KR19990038069U - 메모리가변방식의 디엠에이 콘트롤러 - Google Patents
메모리가변방식의 디엠에이 콘트롤러 Download PDFInfo
- Publication number
- KR19990038069U KR19990038069U KR2019980004004U KR19980004004U KR19990038069U KR 19990038069 U KR19990038069 U KR 19990038069U KR 2019980004004 U KR2019980004004 U KR 2019980004004U KR 19980004004 U KR19980004004 U KR 19980004004U KR 19990038069 U KR19990038069 U KR 19990038069U
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- dma
- address
- controller
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 고안은 DMA장치에 관한 것으로, 특히, DMA동작시 전송할 데이터가 저장될 메모리주소와 데이터의 수를 송신측에서 설정할 수 있도록 함으로써, 통신속도와 데이터 처리능력의 향상 및 메모리를 효율적으로 사용할 수 있는 메모리가변방식의 DMA콘트롤러에 관한 것이다.
종래의 DMA장치는 두시스템간이나 프로세서간의 통신시에 마이크로프로세서가 초기화한 목적지 메모리 주소와 데이터의 수에 따라 항상 고정된 메모리 주소에 고정된 수의 데이터만을 저장시키는 바, 메모리의 사용이 효율적이지 못하고 효율적인 데이터의 송/수신이 이루어지지 못하는 문제점이 있다.
본 고안은 DMA동작시 전송할 데이터가 저장될 메모리주소와 데이터의 수를 송신측에서 가변하여 설정할 수 있도록 함으로써, 통신속도와 데이터 처리능력이 향상됨과 동시에 메모리를 효율적으로 사용할 수 있다.
Description
본 고안은 DMA장치에 관한 것으로, 특히, DMA동작시 전송할 데이터가 저장될 메모리주소와 데이터의 수를 송신측에서 설정할 수 있도록 함으로써, 통신속도와 데이터 처리능력의 향상 및 메모리를 효율적으로 사용할 수 있는 메모리가변방식의 DMA콘트롤러에 관한 것이다.
종래의 컴퓨터시스템이나 통신시스템에서 사용하는 DMA장치는 DMA동작을 수행하기전에 마이크로프로세서가 DMA콘트롤러에 수신한 데이터를 저장할 목적지 메모리 주소와 데이터 수를 초기화 한다. 이후에 DMA동작시에 DMA장치는 통신 콘트롤러로부터 인가되는 수신 데이터를 읽어 앞서 초기화된 목적지 메모리주소에 해당 데이터 수 만큼 메모리로 전송한다. 따라서 수신된 데이터는 항상 메모리의 정해진 위치에 정해진 수만큼만 저장되는 바, DMA장치는 두시스템간이나 프로세서간의 통신시에 효율적인 통신을 위해서 상대방에게 보내는 메시지들이 상황에 따라 다른 메모리 장소에 필요한 수 만큼 저장될 필요가 있다.
전술한 바와 같은, 종래의 DMA장치는 두시스템간이나 프로세서간의 통신시에 마이크로프로세서가 초기화한 목적지 메모리 주소와 데이터의 수에 따라 항상 고정된 메모리 주소에 고정된 수의 데이터만을 저장시키는 바, 메모리의 사용이 효율적이지 못하고 효율적인 데이터의 송/수신이 이루어지지 못하는 문제점이 있다.
본 고안은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, DMA동작시 전송할 데이터가 저장될 메모리주소와 데이터의 수를 송신측에서 가변하여 설정할 수 있도록 함으로써, 통신속도와 데이터 처리능력이 향상됨과 동시에 메모리를 효율적으로 사용할 수 있는 메모리가변방식의 DMA콘트롤러를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 고안은, 시스템과 물리계층을 인터페이스 하여 데이터의 송/수신을 수행하는 통신콘트롤러와; 시스템의 동작중에 발생하는 데이터 저장하고, 상기 통신콘트롤러와 DMA동작에 따른 데이터를 입/출력하는 메모리와; 시스템의 동작시에 데이터를 입/출력하는데 필요한 어드레스를 디코딩하여 특정 디바이스의 인에이블 및 상기 메모리의 어드레스를 지시하는 디코더와; 상기 통신콘트롤러과 상기 메모리측과의 DMA동작을 제어하는 DMA콘트롤러와; 시스템의 전체적인 동작을 제어하는 마이크로프로세서를 구비한 통신시스템에 있어서, 상기 DMA콘트롤러는, 다수의 레지스터를 구비하며 상기 다수의 레지스터가 초기화된 내용에 따라 상기 통신콘트롤러로부터 상기 메모리의 주소로 데이터를 전송하는 DMA동작을 수행하는 레지스터부와; 상기 통신콘트롤러로부터 수신된 데이터에 포함되어 있는 목적지 메모리주소와 데이터 수를 읽어들인 후, 이에 대응하여 상기 레지스터부를 초기화하는 어드레스/카운터 레지스터 제어부와; 상기 통신콘트롤러로부터 인가되는 DMA요구신호에 따라 상기 마이크로프로세서측으로 버스요구신호를 출력하고 상기 마이크로프로세서측으로부터 버스허용신호가 인가되면 상기 어드레스/카운터 레지스터 제어부를 제어하면서 DMA동작을 수행하는 상태제어부를 구비하는 것을 특징으로 한다.
도 1은 본 고안이 적용된 DMA장치의 구성블록도.
도 2는 도 1에 도시된 DMA콘트롤러(DMAC)의 상세구성블록도.
도 3은 본 고안의 실시예에 따른 데이터의 포맷이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 통신콘트롤러 20 : 디코더
30 : DMAC(Direct Memory Access Controller; DMA콘트롤러)
31 : 어드레스/카운터 레지스터 제어부
32 : 상태제어부 33 : 레지스터부
40 : 메모리 50 : 마이크로프로세서
이하, 첨부된 도면을 참조하여 본 고안의 실시예를 상세하게 설명하면 다음과 같다.
본 고안의 실시예에 따른 DMA장치는 첨부된 도면 도 1에 도시된 바와 같이, 통신콘트롤러(10), 디코더(20), DMA콘트롤러(30), 메모리(40), 마이크로프로세서(50)를 구비한다.
통신콘트롤러(10)는 시스템과 물리계층을 인터페이스 하여 데이터의 송/수신을 수행한다.
디코더(20)는 시스템의 동작시에 데이터를 입/출력하는데 필요한 어드레스를 디코딩하여 특정 디바이스의 인에이블 및 메모리(40)의 어드레스를 지시한다.
DMA콘트롤러(30)는 송신측에서 보낸 데이터가 통신콘트롤러(10)에서 수신되었다는 신호를 감지하면 통신콘트롤러(10)로부터 인가되는 데이터로 부터 목적지 메모리주소와 데이터의 수를 읽어내어 내부의 어드레스레지스터와 카운터레지스터를 초기화하고, 메모리(40)와 통신콘트롤러(10)간의 DMA동작을 수행한다.
메모리(40)는 시스템의 동작중에 발생하는 데이터 저장하고, 특히 DMA동작에 따른 데이터를 입/출력한다.
마이크로프로세서(50)는 시스템의 전체적인 동작을 제어한다.
한편, 상기 DMA콘트롤러(30)는 어드레스/카운터 레지스터 제어부(31), 상태제어부(32) 및 어드레스레지스터, 카운터레지스터, 명령어레지스터를 포함하는 레지스터부(33)를 구비한다. 어드레스/카운터 레지스터 제어부(31)는 통신콘트롤러(10)로부터 수신된 데이터의 헤더부에 있는 목적지 메모리주소와 데이터 수를 읽어들여 어드레스 레지스터와 카운터 레지스터를 각각 초기화한다. 상태제어부(32)는 통신콘트롤러(10)로부터 인가되는 DMA요구신호에 따라 마이크로프로세서(50)측으로 버스요구신호를 출력하고 해당 마이크로프로세서(50)측으로부터 버스허용신호가 인가되면 어드레스/카운터 레지스터 제어부(31)를 제어하면서 DMA동작을 수행한다. 레지스터부(33)는 어드레스/카운터 레지스터 제어부(31)에 의해 초기화 된 후, 해당 초기화된 내용에 따라 통신콘트롤러(10)로부터 목적지 메모리의 주소로 데이터를 전송하는 DMA동작을 수행한다.
전술한 바와 같이 구성되는 본 고안의 동작을 첨부된 도면에 따라 상세하게 설명하면 다음과 같다.
먼저, 송신측에서는 실제로 보내고자하는 데이터 앞에 수신측의 DMA콘트롤러(30)가 필요한 목적지 메모리주소와 데이터 수에 대한 정보를 추가하여 송신하는 바, 첨부된 도면 도 3에서 알 수 있는 바와 같이, 목적지 메모리 주소와 데이터의 수가 일반데이터의 앞부분에 추가되어 송신된다. 이에 통신콘트롤러(10)는 데이터가 수신되었음을 DMA콘트롤러(30)에게 알리고 DMA콘트롤러(30)는 송신측에서 보낸 데이터가 통신콘트롤러(10)에서 수신되었다는 신호를 감지하면 우선 통신콘트롤러(10)로부터 수신된 데이터로부터 목적지 메모리 주소와 데이터수를 읽어낸 후, 어드레스/카운터 레지스터 제어부(31)는 해당 데이터의 내용에 따라 DMA콘트롤러(30)의 어드레스 레지스터와 카운터 레지스터를 초기화시킨다. 이후에 통신콘트롤러(10)는 초기화내용에 따라 통신콘트롤러(10)로부터 목적지 메모리 주소로 데이터를 전송하는 일반적인 DAM동작을 수행한다.
이 때, 송신측에서는 목적지 메모리 주소와 데이터의 수를 일반데이터와 함께 송신함으로써, 수신된 데이터를 저장하는 메모리(40)의 장소와 데이터수를 송신측에서 임의로 변경할 수 있다. 즉, 메모리(40)의 수신영역과 데이터 수를 가변할 수 있도록 함으로써, 수신측의 프로세서가 이전에 수신된 데이터를 처리하지 않았을 경우 송신측에서 다른 수신측 메모리로 다음 데이터를 보낼 수 있으므로 송신측에서 수신측의 데이터처리를 기다릴 필요가 없고 통신속도와 데이터 처리능력을 향상시킬 수 있다. 또한 수신된 데이터의 수만큼만 수신 메모리 영역을 사용하므로 메모리 관리를 효율적으로 할 수 있다.
전술한 바와 같이, 본 고안은 DMA동작시 전송할 데이터가 저장될 메모리주소와 데이터의 수를 송신측에서 가변하여 설정할 수 있도록 함으로써, 통신속도와 데이터 처리능력이 향상됨과 동시에 메모리를 효율적으로 사용할 수 있다.
Claims (1)
- 시스템과 물리계층을 인터페이스 하여 데이터의 송/수신을 수행하는 통신콘트롤러(10)와; 시스템의 동작중에 발생하는 데이터 저장하고, 상기 통신콘트롤러(10)와 DMA동작에 따른 데이터를 입/출력하는 메모리(40)와; 시스템의 동작시에 데이터를 입/출력하는데 필요한 어드레스를 디코딩하여 특정 디바이스의 인에이블 및 상기 메모리(40)의 어드레스를 지시하는 디코더(20)와; 상기 통신콘트롤러(10)과 상기 메모리(40)측과의 DMA동작을 제어하는 DMA콘트롤러(30)와; 시스템의 전체적인 동작을 제어하는 마이크로프로세서(50)를 구비한 통신시스템에 있어서, 상기 DMA콘트롤러(30)는, 다수의 레지스터를 구비하며 상기 다수의 레지스터가 초기화된 내용에 따라 상기 통신콘트롤러(10)로부터 상기 메모리(40)의 주소로 데이터를 전송하는 DMA동작을 수행하는 레지스터부(33)와; 상기 통신콘트롤러(10)로부터 수신된 데이터에 포함되어 있는 목적지 메모리주소와 데이터 수를 읽어들인 후, 이에 대응하여 상기 레지스터부(33)를 초기화하는 어드레스/카운터 레지스터 제어부(31)와; 상기 통신콘트롤러(10)로부터 인가되는 DMA요구신호에 따라 상기 마이크로프로세서(50)측으로 버스요구신호를 출력하고 상기 마이크로프로세서(50)측으로부터 버스허용신호가 인가되면 상기 어드레스/카운터 레지스터 제어부(31)를 제어하면서 DMA동작을 수행하는 상태제어부(32)를 구비하는 것을 특징으로 하는 메모리가변방식의 DMA콘트롤러.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980004004U KR19990038069U (ko) | 1998-03-18 | 1998-03-18 | 메모리가변방식의 디엠에이 콘트롤러 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980004004U KR19990038069U (ko) | 1998-03-18 | 1998-03-18 | 메모리가변방식의 디엠에이 콘트롤러 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990038069U true KR19990038069U (ko) | 1999-10-15 |
Family
ID=69713258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980004004U KR19990038069U (ko) | 1998-03-18 | 1998-03-18 | 메모리가변방식의 디엠에이 콘트롤러 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990038069U (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020021739A (ko) * | 2000-09-16 | 2002-03-22 | 박종섭 | 디엠에이 제어기 |
| KR100364800B1 (ko) * | 2000-08-29 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 입출력 제어 장치 |
-
1998
- 1998-03-18 KR KR2019980004004U patent/KR19990038069U/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364800B1 (ko) * | 2000-08-29 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 입출력 제어 장치 |
| KR20020021739A (ko) * | 2000-09-16 | 2002-03-22 | 박종섭 | 디엠에이 제어기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467447A (en) | Information transferring apparatus | |
| US5961626A (en) | Method and processing interface for transferring data between host systems and a packetized processing system | |
| CA1241766A (en) | Communication controller using multiported random access memory | |
| US5752076A (en) | Dynamic programming of bus master channels by intelligent peripheral devices using communication packets | |
| US5958024A (en) | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver | |
| EP2059877B1 (en) | Device for processing a stream of data words | |
| JPH04294441A (ja) | マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置 | |
| KR100450680B1 (ko) | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 | |
| US20040225760A1 (en) | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments | |
| JPH07225727A (ja) | 計算機システム | |
| JP2003050788A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
| KR19990038069U (ko) | 메모리가변방식의 디엠에이 콘트롤러 | |
| US5640570A (en) | Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer | |
| JP2000029826A (ja) | 多重レベルキャッシングを有する３ポ―トｆｉｆｏデ―タバッファ | |
| US7370130B2 (en) | Core logic device of computer system | |
| KR0155659B1 (ko) | 프로세서-노드간 정합장치 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| KR100379293B1 (ko) | 프로세서 사이의 통신 인터페이스와 반도체 집적 회로 장치 | |
| GB2248128A (en) | A single board computer | |
| SU1176340A1 (ru) | Устройство дл ввода-вывода информации | |
| KR910003497A (ko) | 내부 버스라인 수를 줄인 데이타 처리장치 | |
| JPH11338818A (ja) | データ転送方法及び装置 | |
| KR950022597A (ko) | 피포메모리를 이용한 프로세서간 통신장치 | |
| JPS6155763A (ja) | 制御装置におけるチヤネルデ−タ格納制御方式 | |
| JPH0553860A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |