KR950022597A - 피포메모리를 이용한 프로세서간 통신장치 - Google Patents
피포메모리를 이용한 프로세서간 통신장치 Download PDFInfo
- Publication number
- KR950022597A KR950022597A KR1019930026112A KR930026112A KR950022597A KR 950022597 A KR950022597 A KR 950022597A KR 1019930026112 A KR1019930026112 A KR 1019930026112A KR 930026112 A KR930026112 A KR 930026112A KR 950022597 A KR950022597 A KR 950022597A
- Authority
- KR
- South Korea
- Prior art keywords
- module
- fifo
- control module
- main control
- ipc
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
디지탈 교환기에 있어서, FIFO메모리를 이용한 프로세서간 통신을 수행하는 IPC기능의 신뢰성을 향상시키고 시스템 구성에 대응하여 이중화 FIFO메모리를 IPC FIFO로 이용하는 FIFO메모리를 이용한 프로세서간 통신장치가 개시되고 있다. 본 발명에 따르면 주제어모듈 및 이중화 모듈간의 교환정보를 서로 공유하여 이중화모듈로 동작이 전환될때 사용자가 통화를 계속 할 수 있으며, 주제어모듈을 단독으로 운영시 이중화 FIFO를 IPC송신 FIFO로 이용할 수 있다. 또한 IPC 제어시 리셋신호에 따른 리드동작을 제한함으로써 IPC기능의 신뢰성을 높일 수 있으며, 프로토콜 처리모듈이 없어도 IPC기능을 수행할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 디지탈 교환기의 블럭구성도,
제3도는 본 발명에 따른 프로세서간 통신장치(IPC)의 상세 구성도.
Claims (1)
- 가입자 제어모듈을 포함하는 제1접속모듈과, 프로세서간 데이타통신을 위해 상기 제1접속모듈과 IPC데이타 송수신버스를 통해 접속되는 제1양방향버퍼와, 상기 이중화데이타 버스를 통해 상기 제1양방향버퍼와 연결되는 이중화 FIFO 및 대용량 메모리를 구비하여 상기 제1접속모듈과 접속되어 디지탈 교환기의 전반적인 동작을 제어하는 주제어모듈과, 대용량 메모리를 실장하고 상기 주제어모듈에 전송되는 교환정보를 상기 제1양방향버퍼를 통해 공통수신하며 상기 주제어모듈의 이상동작시 상기 주제어모듈을 대체하여 디지탈 교환기의 전반적인 동작을 제어하는 이중화 모듈과, 상기 주제어모듈내의 제1양방향버퍼와 접속되어 프로세서간 통신을 위해 IPC데이타를 송신하는 제2양방향버퍼와, 상기 제2양방향버퍼와 IPC데이타 송수신버스를 통해 연결되며 IPC데이타를 입력받아 저장하는 송신 FIFO와, 상기 송신 FIFO의 상태 신호를 입력받아 상기 주제어모듈로 송신하는 제2버퍼와, 상기 주제어모듈에 연결되어 상기 각 구성부들을 제어하기 위한 제어신호를 디코딩하여 출력하는 제1디코딩회로와, 소정 타 접속장비로부터 입력되는 HDLC신호를 처리하는 HDIC처리부와, 소정 타 접속장비로부터 입력되는 HDLC신호를 처리하는 HDLC처리부와,소정 타 접속장비로부터 입력되는 BCH신호를 처리하는 BCH처리부와, 상기 HDLC처리부와 상기 BCH처리부 및 상기 송신 FIFO들과 데이타 버스라인을 통해 연결되어 IPC데이타 및 기타 처리데이타를 송수신하기 위한 제3양방향버퍼를 구비하여 프로세서간 통신을 위한 HDLC 및 BCH 프로토콜을 처리하는 프로토콜처리리모듈과, 상기 주제어모듈에 연결된 가입자 접속모듈을 다중화선로를 통해 타 노드교환기와 접속하기 위한 제2접속모듈과, 상기 제2접속모듈 및 상기 프로토콜처리모듈내의 제3양방향버퍼와 연결되어 상기 HDLC 처리부 또는 BCH처리부를 통해 입력되는 IPC데이타 및 기타 처리데이타를 송수신하는 제4양방향 버퍼와, 상기 제2접속모듈로부터 입력되는 IPC데이타를 상기 주제어모듈로 송신하기 위한 수신 FIFO와, 상기 수신 FIFO 및 상기 프로토콜처리모듈 내 송신 FIFO의 데이타 송수신을 제어하기 위한 제어신호를 출력하는 제2디코딩회로와, 상기 제2디코딩회로의 출력신호에 제어되어 상기 송신 및 수신 FIFO로부터 출력되는 상태신호를 입력받는 제3버퍼를 구비하는 부제어모듈로 구성함을 특징으로 하는 FIFO메모리를 이용한 프로세서간 통신장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026112A KR950022597A (ko) | 1993-12-01 | 1993-12-01 | 피포메모리를 이용한 프로세서간 통신장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026112A KR950022597A (ko) | 1993-12-01 | 1993-12-01 | 피포메모리를 이용한 프로세서간 통신장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950022597A true KR950022597A (ko) | 1995-07-28 |
Family
ID=66826526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026112A KR950022597A (ko) | 1993-12-01 | 1993-12-01 | 피포메모리를 이용한 프로세서간 통신장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950022597A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293363B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 전전자교환기의 프로세서간 통신제어보드의 송신대기열 관리방법 |
-
1993
- 1993-12-01 KR KR1019930026112A patent/KR950022597A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293363B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 전전자교환기의 프로세서간 통신제어보드의 송신대기열 관리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774683A (en) | Interconnect bus configured to implement multiple transfer protocols | |
| KR920001358A (ko) | 정보 처리 장치용 버스 시스템 | |
| JPH04294441A (ja) | マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置 | |
| US5761457A (en) | Inter-chip bus with fair access for multiple data pipes | |
| KR960009411A (ko) | 인터버스 버퍼 | |
| US5854910A (en) | Method for accessing control and status registers across a peer-peer bus | |
| US5898848A (en) | Inter-chip bus structure for moving multiple isochronous data streams between integrated circuits | |
| US5771360A (en) | PCI bus to target integrated circuit interconnect mechanism allowing multiple bus masters and two different protocols on the same bus | |
| KR950022597A (ko) | 피포메모리를 이용한 프로세서간 통신장치 | |
| US5832242A (en) | Inter-chip bus with equal access between masters without arbitration | |
| US5764997A (en) | System for generating interrupt requests from either side of an inter-chip bus | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| KR0155659B1 (ko) | 프로세서-노드간 정합장치 | |
| KR930005844B1 (ko) | 회선방식 다단 상호 접속망용 스위칭 소자. | |
| KR100387704B1 (ko) | 메모리 버스를 이용한 네트워크 인터페이스 장치 | |
| KR930007471B1 (ko) | C채널 정합장치 | |
| KR100308146B1 (ko) | 음성인식시스템의메시지처리방법 | |
| KR100210813B1 (ko) | 전전자 교환기의 패킷 핸들러 리셋 장치 | |
| KR930004862A (ko) | 듀얼포트 메모리를 이용한 이중화 인터페이스 장치 | |
| KR19990038069U (ko) | 메모리가변방식의 디엠에이 콘트롤러 | |
| KR970024736A (ko) | 망동기 3중화를 위한 프로세서간 통신장치. | |
| JP2846013B2 (ja) | バスシステム | |
| JPH07110794A (ja) | プロセッサ間バスの送受信同時制御インターフェース回路 | |
| KR930015462A (ko) | 패킷호 제어프로세서의 이중화 패킷버스 제어회로 | |
| KR960025102A (ko) | 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |