KR100387704B1 - 메모리 버스를 이용한 네트워크 인터페이스 장치 - Google Patents

메모리 버스를 이용한 네트워크 인터페이스 장치 Download PDF

Info

Publication number
KR100387704B1
KR100387704B1 KR10-2001-0026481A KR20010026481A KR100387704B1 KR 100387704 B1 KR100387704 B1 KR 100387704B1 KR 20010026481 A KR20010026481 A KR 20010026481A KR 100387704 B1 KR100387704 B1 KR 100387704B1
Authority
KR
South Korea
Prior art keywords
interface
memory
network interface
memory bus
input
Prior art date
Application number
KR10-2001-0026481A
Other languages
English (en)
Other versions
KR20020087635A (ko
Inventor
정희성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0026481A priority Critical patent/KR100387704B1/ko
Publication of KR20020087635A publication Critical patent/KR20020087635A/ko
Application granted granted Critical
Publication of KR100387704B1 publication Critical patent/KR100387704B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Abstract

본 발명은 네트워크 인터페이스에 관한 것으로서, 특히 속도를 향상시키기 위해 응용 프로그램이 오퍼레이팅 시스템을 거치지 않는 사용자 레벨의 메모리 버스를 이용한 네트워크 인터페이스 장치에 관한 것이다.
본 발명은 메모리 버스와 연결되어 양방향으로 메모리 신호를 제어하는 입출력 버퍼와; 상기 입출력 버퍼와 연결되어 메모리 버스의 신호를 해석하고 어드레스를 변환하는 메모리 인터페이스와; 상기 입출력 버퍼와 연결되어 데이터를 저장하는 데이터 버퍼와; 상기 메모리 인터페이스 및 데이터 버퍼와 연결되어 외부 네트워크와 인터페이스 가능하도록 신호를 제어하는 네트워크 인터페이스를 포함하여 이루어져 있다.
이러한 본 발명은 특정 프로세서와 다른 프로세서를 매핑시킬때 이 영역에서의 통신을 운영체제를 거치지 않고 사용자 레벨에서 직접 통신을 하도록 하므로써 지연시간을 줄일 수 있다.

Description

메모리 버스를 이용한 네트워크 인터페이스 장치{Apparatus of Network Interface Using Memory Bus}
본 발명은 네트워크 인터페이스에 관한 것으로서, 특히 속도를 향상시키기 위해 응용 프로그램이 오퍼레이팅 시스템을 거치지 않는 사용자 레벨의 메모리 버스를 이용한 네트워크 인터페이스 장치에 관한 것이다.
기존의 네트워크 인터페이스 회로는 시스템의 입출력 버스를 이용하여 DMA( Direct Memory Access Controller, 직접 메모리 억세스 컨트롤러) 데이터 전송을 하며, 오퍼레이팅 시스템 콜을 이용하여 DMA 전송을 시작한다. 그러나 종래의 일반적인 네트워크 인터페이스는 시스템의 입출력 버스를 이용하여 통신을 하므로 대기시간이 길고 속도에 큰 제약이 따르고, 오퍼레이팅 시스템 콜에 의해 상당한 양의 소프트웨어 오버헤드가 생긴다.
즉, 종래의 오퍼레이팅 시스템 콜에 의한 네트워크 인터페이스 회로는 메시지 전송 프로토콜을 구성하는데 드는 소프트웨어 오버헤드가 매우 크고 오퍼레이팅 시스템에서 상당히 많은 수의 명령어를 필요로 하는 문제점이 있다.
반면에 사용자 레벨의 네트워크 인터페이스는 오퍼레이팅 시스템 커널을 거치지 않고 사용자 프로세스들 사이에서 직접 메시지 전송을 한다.
사용자 레벨의 네트워크 인터페이스 회로는 최소의 메시지 전송 오버헤드를 갖기 위해서 부가적인 하드웨어를 사용한다.
VMMC(Virtual Memory Mapping Communication)를 이용해서 네트워크 인터페이스를 하는 SHRIMP(Scalable High-Performance Really Inexpensive Multi-Processor) 네트워크 인터페이스 회로는 사용자 레벨의 네트워크 방식을 이용한다.
도 1은 종래의 SHRIMP 네트워크 인터페이스를 나타내는 블록도이다.
도 1을 참조하면, SHRIMP 네트워크 인터페이스(11)는 입출력 버스인 EISA 버스(12)를 이용하여 타 노드의 네트워크(13)와 인터페이스한다. 그러나 VMMC를 하드웨어로 구현한 SHRIMP 네트워크 인터페이스는 EISA 버스를 이용하므로써 속도의 제한을 받는 문제점이 있다.
이에 반해 메모리(DRAM) 슬롯을 이용한 네트워크 인터페이스 회로는 EISA 버스를 사용하지 않고 EISA 버스 보다 속도가 훨씬 빠른 메모리 버스를 이용하게 됨으로써, 속도면에서의 성응 향상을 가져올 수 있다. 이러한 메모리 채널(Memory Channel) 역시 사용자 레벨의 네트워크 인터페이스 방식을 이용한다.
도 2는 종래의 메모리 채널 네트워크 인터페이스를 나타내는 블록도이다.
메모리 채널은 PCI 버스를 이용해서 가상 공유 메모리를 구현하고 있고, 어드레스 스페이스 매핑을 이용하고, 기본 노드의 단위가 클러스터이다. 여기서, 클러스터는 같은 오퍼레이팅 시스템을 사용하고 노드의 개수가 많지 않고, 안정성을 지니며 물리적인 거리가 가까운 동종의 시스템이다.
메모리 채널은 동종의 클러스터들 사이에서만 네트워크 인터페이스를 하고, PCI 버스(22)를 이용한다. 그리고, PCI 어댑터(21) 이외에 허브(23)를 이용해서 다른 노드들 사이의 네트워크(24)와 인터페이스를 한다.
또한, PCI 버스를 이용해서 가상 공유 메모리를 구현하는 메모리 채널은 이종의 컴퓨터가 아닌 같은 오퍼레이팅 시스템을 이용하고 노드 수가 많지 않고, 물리적으로 가까이 있으며 안전성이 보장된 동종의 컴퓨터들 사이의 인터페이스를 해주며 데이터를 쓰는 명령만 지원한다.
그리고, PCI 어댑터(21) 이외에 허브(23)를 이용해서 다른 노드들 사이의 네트워크(24)와 인터페이스를 한다.
그러나 종래의 일반적인 네트워크 인터페이스는 시스템의 입출력 버스를 이용하여 통신을 하므로 대기시간이 길고 속도에 큰 제약이 따르고, 오퍼레이팅 시스템 콜에 의해 상당한 양의 소프트웨어 오버헤드가 생긴다.
즉, 종래의 오퍼레이팅 시스템 콜에 의한 네트워크 인터페이스 회로는 메시지 전송 프로토콜을 구성하는데 드는 소프트웨어 오버헤드가 매우 크고 오퍼레이팅 시스템에서 상당히 많은 수의 명령어를 필요로 하는 문제점이 있다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 통신속도를 높이고 소프트웨어 오버헤드를 줄일 수 있도록 오퍼레이팅 시스템 커널을 거치지 않는 메모리 버스를 이용한 네트워크 인터페이스 장치를 제공함에 그 목적이 있다.
도 1은 종래의 SHRIMP 네트워크 인터페이스를 나타내는 블록도.
도 2는 종래의 메모리 채널 네트워크 인터페이스를 나타내는 블록도.
도 3은 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치에 있어서, 데이터 패스 연결관계를 나타내는 블록도.
도 4는 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치에 있어서, 미리넷 스위치 사이의 데이터 전송을 나타낸 블록 구성도.
도 5는 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 회로의 구조를 나타내는 블록도.
도 6은 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치의 상세 블록 구성도.
< 도면의 주요 부분에 대한 부호의 설명 >
100,100n...메모리 버스 200,200n...메모리 버스 인터페이스
300,300n...미리넷 인터페이스 400...PCI 버스
500,500n...PCI 인터페이스 600,600n...미리넷 스위치
본 발명은 상기의 목적을 달성하기 위한 본 발명 실시 예에 다른 메모리 버스를 이용한 네트워크 인터페이스 장치는,
메모리 버스와 연결되어 메모리로의 입출력 신호를 제어하는 입출력 버퍼와;
상기 입출력 버퍼와 연결되어 메모리 버스의 신호를 해석하고 어드레스를 변환하는 메모리 인터페이스와;
상기 입출력 버퍼와 연결되어 데이터를 저장하는 데이터 버퍼와;
상기 메모리 인터페이스 및 데이터 버퍼와 연결되어 외부 네트워크와 인터페이스 가능하도록 신호를 제어하는 네트워크 인터페이스를 포함하여 구성되는 것을 특징으로 한다.
바람직하게, 상기 네트워크 인터페이스는 PCI 버스와 인터페이스하기 위한 미리넷 인터페이스와, 상기 PCI 버스와 네트워크 스위치를 인터페이스하기 위한 PCI 인터페이스를 더 포함하는 것을 특징으로 한다.
바람직하게, 상기 네트워크 스위치는 미리넷 스위치이고 각 노드의 메모리 버스에서 출력되는 신호를 다른 노드의 미리넷 스위치 혹은 다른 네트워크 인터페이스 스위치와 연결되어 데이터 전송이 이루어지도록 하는 것을 특징으로 한다.
바람직하게, 상기 메모리 버스와 데이터 버퍼 사이에는 입력 및 출력되는 데이터의 전송 포맷으로 변환시켜 주는 데이터 변환부를 더 포함하는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 3은 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치에 있어서, 데이터 패스 연결관계를 나타내는 블록도이며, 도 4는 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치에 있어서, 미리넷 스위치 사이의 데이터 전송을 나타낸 블록 구성도이고, 도 5는 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 회로의 구조를 나타내는 블록도이며, 도 6은 본 발명 실시 예에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치의 상세 블록 구성도이다.
도 3을 참조하면, 메모리 버스(100)와, 상기 메모리 버스(100)로 입출력되는 신호를 인터페이스하기 위한 메모리 버스 인터페이스(200)와, 상기 메모리 버스 인터페이스(200)와 PCI 버스(400) 사이에 연결되어 입출력되는 신호를 인터페이스하기 위한 미리넷 인터페이스(300)와, 상기 PCI 버스(400)와 미리넷 스위치(600) 사이에 연결되어 입출력되는 신호를 인터페이스하기 위한 PCI 인터페이스(500)를 포함하는 구성이다.
도 4를 참조하여, 다른 노드들 사이의 연결을 통한 데이터 전송에 대해 설명하면, 메모리 뱅크(50)로부터 메모리 버스(100)에 리드 및 라이트되는 신호는 인터페이스(200,300,500,600)를 통해서 미리넷 스위치(600)와 연결된 다른 노드의 미리넷 스위치(600n)를 통해 데이터 전송이 이루어진다.
그리고, 메모리 버스 인터페이스는 도 5를 참조하면, 메모리 버스(100)의 리드 및 라이트 신호의 입출력을 위한 입출력 버퍼(204)와, 입출력 버퍼(204)의 입출력 신호를 인터페이스하기 위한 메모리 인터페이스(201)와, 입출력 버퍼(204)의 입출력 데이터를 임시 저장하기 위한 데이터 버퍼(203)와, 상기 메모리 인터페이스(201) 및 데이터 버퍼(204)의 입출력 신호를 미리넷인터페이스(PCI)(300)와 인터페이스하기 위한 네트워크 인터페이스(202)를 포함하고, 메모리 버스(100)와 입출력 버퍼(204) 사이의 데이터 입출력시 데이터 전환을 위한 데이터 전환부(150)를 포함한 구성이다.
도 6을 참조하면, 상기 입출력 버퍼(204)는 다수의 양방향 버퍼(204a~204d)로 구성되며, 메모리 인터페이스(201)는 전송(send) 및 수신(receive)을 위한 전송 및 수신 메모리 인터페이스(201a,201b)로 구성되고, 데이터 버퍼(203)는 읽고 쓰기 위한 데이터를 임시 저장하기 위한 전송 리드 및 라이트 버퍼(203a,203b)와 수신 리드 및 라이트 버퍼(203c,203d)를 포함한 구성이고, 네트워크 인터페이스(202)는 미리넷 인터페이스(201)과 연결되어 입출력 신호를 인터페이스하기 위해서 PCI 리드 및 라이트 인터페이스(202a~202d)를 포함한 구성이다.
이러한 본 발명에서 제안하는 메모리 버스를 이용한 네트워크 인터페이스 장치는 사용자 레벨의 네트워크 인터페이스 방식을 이용한다. 또한 본 발명에 따른 메모리 버스를 이용한 네트워크 인터페이스 장치는 응용프로그램이 오퍼레이팅 시스템 커널을 거치지 않고 네트워크 인터페이스 오퍼레이션을 제어하도록 한다.
메모리 버스를 이용한 네트워크 인터페이스 회로가 SHRIMP 네트워크 인터페이스 회로와 다른 점은 SHRIMP 네트워크 인터페이스는 입출력 버스인 EISA 버스를 이용하지만 DRAM 슬롯을 이용한 네트워크 인터페이스 회로는 EISA 버스 대신에 메모리 버스를 이용한다는 것이다.
메모리 버스가 EISA 버스보다 속도가 훨씬 빠르기 때문에 속도면에서의 성능의 향상을 가져올 수 있다.
메모리 버스를 이용한 네트워크 인터페이스 회로를 이용하는 경우 프로세서는 네트워크를 통해 읽거나 쓰는 데이터를 자기의 메모리의 데이터인 것처럼 생각한다.
다시말해, 메모리 버스를 이용한 네트워크 인터페이스 회로를 통해서 읽거나 쓰는 데이터가 네트워크로 전달되는 동안 프로세서는 마치 자신의 해당되는 슬롯에 메모리가 있는 것과 같은 동작을 한다.
도 3은 본 발명에 따른 네트워크 인터페이스 회로의 데이터 패스 연결관계를 나타내는 블록도이다.
메모리 버스(100)의 입출력 신호는 메모리 버스 인터페이스(200)와 연결되고, 메모리 버스 인터페이스 회로(200)는 PCI 버스(400)와 연결되기 위해서 미리넷 인터페이스(PCI 인터페이스)(300)를 거친다. 여기서, 미리넷 인터페이스는 고속 네트워크 인터페이스의 일종으로 상용화된 제품이다.
그리고 PCI 버스(400)와 미리넷 스위치(600)를 연결하기 위해서 PCI 인터페이스(500)가 사용됨으로써, 메모리 버스(100)의 입출력 신호는 상기의 연결 과정을 거쳐 미리넷 스위치(600)로 전달된다.
메모리 버스(100)에서 PCI 버스(400)까지 연결된 신호는 미리넷 스위치(600)와 연결되지 않더라도 다른 일반적인 네트워크 인터페이스 스위치와 연결될 수 있는데, 그렇게 하기 위해서는 PCI 버스에 다른 일반적인 네트워크 인터페이스 스위치를 연결하면 된다.
따라서 메모리 버스를 이용한 네트워크 인터페이스 회로는 일반적인 네트워크 인터페이스에서 모두 사용할 수 있는 범용의 네트워크 인터페이스 회로이다.
도 4에 도시된 바와 같이, 메모리 뱅크(memory bank, 50)에 연결된 메모리 버스(100)에 입출력되는 신호는 메모리 버스 인터페이스(200), 미리넷 인터페이스(300)를 거쳐 PCI 인터페이스(500)에 연결된 미리넷 스위치(600)로 전달되면, 상기 미리넷 스위치(600)에서는 다른 노드(node)와 연결된 미리넷 스위치(600n)을 통해 데이터를 전송해 주어 데이터 전달을 위한 인터페이스(500n→300n→200n)를 통해서 메모리 버스(100n)에 입력되는 경로를 갖게 된다.
이에 따라 각각의 노드의 메모리 버스(100~100n)에서 출력되는 신호는 미리넷 스위치(600~600n) 혹은 다른 네트워크 인터페이스 위치와 연결되어 전달되고, 다른 노드들 사이는 상호 연결된 미리넷 스위치(600~600n) 사이의 데이터 전송에 의해서 이루어진다.
도 5는 본 발명에 따른 메모리 버스를 이용한 네트워크 인터페이스의 메모리 버스 인터페이스의 구조를 나타내는 블록도이다.
도 4에 도시된 바와 같이, 메모리 버스 인터페이스 회로(200)는 크게 메모리 인터페이스(201)와 네트워크 인터페이스(202), 버퍼로 나눌 수 있다.
메모리 인터페이스(201)는 메모리 버스(100)의 신호를 해석하거나 만들어내고, 메모리 버스(100)에서 나오는 어드레스를 변환하는 기능을 하고, 네트워크 인터페이스(202)는 미리넷 인터페이스(300)와의 인터페이스를 위한 블록으로 역시 미리넷 인터페이스(300)를 위해서 데이터와 어드레스, 제어신호를 해석하거나 만들어낸다.
그리고, 버퍼는 신호나 데이터를 저장해두는 부분으로 입출력 버퍼(204)와 데이터 버퍼(203)로 나뉜다. 상기 입출력 버퍼(204)는 양방향으로서 메모리 신호와 직접 연결되는 부분으로 양방향의 메모리 신호를 제어하고, 데이터 버퍼(203)는 상기 입출력 버퍼(204)와 네트워크 인터페이스(202) 사이에 연결되어 수신 및 전송되는 리드 및 라이트 데이터를 저장하는 부분이다.
데이터 변환부(150)는 상기 메모리 버스(100)와 입출력 버퍼(204) 사이에는 데이터 입출력시 전송 및 수신 포맷에 맞는 데이터로 변환해 준다.
도 6은 도 5의 상세 구성도로서, 입출력 버퍼(204)는 다수개의 버퍼(204a~204d)로 구성되는데, 복수개의 버퍼(204a,204b)는 메모리 버스(100)와 양방향으로 연결되고 입출력되는 신호를 임시 저장한 후 메모리 인터페이스(201)의 전송(send) 메모리 인터페이스(201a)로 출력하고, 수신(receive) 메모리 인터페이스(201b)로부터 입력되는 신호를 수신하여 임시 저장한 후 메모리 버스(100)로 출력해 준다. 그리고, 나머지의 버퍼(204c,204d)는 데이터 변환부(150)과 양방향으로 연결되고 데이터 버퍼(203)의 전송 리드 버퍼(203a) 및 수신 라이트 버퍼(203d)로부터 입력되는 데이터를 임시 저장한 후 출력 및, 데이터 전환부(150)로부터 입력되는 데이터를 데이터 버퍼(203)의 수신 리드 버퍼(203c) 및 전송 라이트 버퍼(203b)로 출력하기 위해 데이터를 임시 저장하게 된다.
상기 메모리 인터페이스(201)의 전송 메모리 인터페이스(201a)는 어드레스 신호를 변환 및 신호 전송 기능을 담당하며, 버퍼(204a,204b)로부터 입력되는 신호를 네트워크 인터페이스(202)의 PCI 전송 리드 및 라이트 인터페이스(202a,202b)로 신호를 전송해 준다. 수신 메모리 인터페이스(201b)는 메모리 버스의 신호를 해석하거나 만들어주고 그 신호의 수신 기능을 담당하며 네트워크 인터페이스(202)의 PCI 수신 리드 및 라이트 인터페이스(202c,202d)로부터 신호를 전달받아 해석하거나 만들어서 버퍼(204a,204b)로 출력한다.
상기 데이터 버퍼(203)는 전송 및 수신되는 데이터를 임시 저장하기 위해 리드 및 라이트 버퍼(203a~203d)로 구성되어, 해당하는 PCI 전송 리드 및 라이트 인터페이스(202a~202d)와 각각 연결된다.
그리고, 네트워크 인터페이스(202)는 PCI 전송 리드 및 라이트 인터페이스(202a,202b)와 PCI 수신 리드 및 라이트 인터페이스(202c,202d)로 구성되어, 상기 리드 및 라이트 버퍼(203a~203d)와 전송 및 수신 메모리 인터페이스(201a,201b)와 연결되어 입력 및 출력되는 신호를 수신하고 전송해 주는 기능을 한다.
이와 같이, 메모리 버스를 이용한 네트워크 인터페이스 장치는 메모리 버스의 클럭과 PCI 버스의 클럭, 자체 리셋 신호를 이용하고, 외부 입출력을 거치지 않고 메모리 버스에서 직접 인터페이스를 한다.
상기에서 설명한 바와 같이, 본 발명은 메모리 버스를 이용한 네트워크 인터페이스 회로에 관한 것으로서, 응용 프로그램이 오퍼레이팅 시스템을 거치지 않고 사용자 레벨에서 메모리 버스를 이용하여 타 네트워크와 통신하므로써 이로 인해 통신 속도를 향상시키고 오퍼레이팅 시스템 콜로 인한 소프트웨어 오버헤드를 줄일수 있다.
본 발명은 전술한 바와 같이, 메모리 버스용 네트워크 인터페이스 회로에 관한 것으로, 특정 프로세서와 다른 프로세서를 매핑시킬때 이 영역에서의 통신을 운영체제를 거치지 않고 사용자 레벨에서 직접 통신을 하도록 하므로써 지연시간을 줄일 수 있다.
또한, 메모리 버스를 이용해서 성능의 향상을 가져오고 기존의 고속 네트워크 인터페이스 스위치를 그대로 사용하므로써 속도를 향상시킬 수 있다.
그리고 PC의 비어있는 여분의 디램(DRAM) 슬롯에 연결하여 네트워크를 위해서 사용할 수 있으므로 편리하다.

Claims (4)

  1. 메모리 버스와 연결되어 메모리로의 입출력 신호를 제어하는 입출력 버퍼와;
    상기 입출력 버퍼와 연결되어 메모리 버스의 신호를 해석하고 어드레스를 변환하는 메모리 인터페이스와;
    상기 입출력 버퍼와 연결되어 데이터를 저장하는 데이터 버퍼와;
    상기 메모리 인터페이스 및 데이터 버퍼와 연결되어 외부 네트워크와 인터페이스 가능하도록 신호를 제어하는 네트워크 인터페이스를 포함하여 구성되는 것을 특징으로 하는 메모리 버스를 이용한 네트워크 인터페이스 장치.
  2. 제 1항에 있어서,
    상기 네트워크 인터페이스는 PCI 버스와 인터페이스하기 위한 미리넷 인터페이스와, 상기 PCI 버스와 네트워크 스위치를 인터페이스하기 위한 PCI 인터페이스를 더 포함하는 것을 특징으로 하는 메모리 버스를 이용한 네트워크 인터페이스 장치.
  3. 제 2항에 있어서,
    상기 네트워크 스위치는 미리넷 스위치로서 각 노드의 메모리 버스에서 출력되는 신호를 다른 노드의 미리넷 스위치 혹은 다른 네트워크 인터페이스 스위치와 연결되어 데이터 전송이 이루어지도록 하는 것을 특징으로 하는 메모리 버스를 이용한 네트워크의 인터페이스 장치.
  4. 제 1항에 있어서,
    상기 메모리 버스와 데이터 버퍼 사이에는 입력 및 출력되는 데이터의 전송 포맷으로 변환시켜 주는 데이터 변환부를 더 포함하는 것을 특징으로 하는 메모리 버스를 이용한 네트워크의 인터페이스 장치.
KR10-2001-0026481A 2001-05-15 2001-05-15 메모리 버스를 이용한 네트워크 인터페이스 장치 KR100387704B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026481A KR100387704B1 (ko) 2001-05-15 2001-05-15 메모리 버스를 이용한 네트워크 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026481A KR100387704B1 (ko) 2001-05-15 2001-05-15 메모리 버스를 이용한 네트워크 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20020087635A KR20020087635A (ko) 2002-11-23
KR100387704B1 true KR100387704B1 (ko) 2003-06-18

Family

ID=27704984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026481A KR100387704B1 (ko) 2001-05-15 2001-05-15 메모리 버스를 이용한 네트워크 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100387704B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771654B1 (en) * 2000-01-24 2004-08-03 Advanced Micro Devices, Inc. Apparatus and method for sharing memory using a single ring data bus connection configuration

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773101A (ja) * 1992-11-13 1995-03-17 Natl Semiconductor Corp <Ns> 再帰的サイズ決定メモリバスのインターフェースと方法
US5546547A (en) * 1994-01-28 1996-08-13 Apple Computer, Inc. Memory bus arbiter for a computer system having a dsp co-processor
KR970029121A (ko) * 1995-11-30 1997-06-26 양승택 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
KR19990038013A (ko) * 1997-11-03 1999-06-05 윤종용 피씨아이-투-스카시/랜이 하나의 보드에 마운트된 컴퓨터 시스템
KR19990049719A (ko) * 1997-12-15 1999-07-05 김영환 Pci 마스터 카드
US6061748A (en) * 1996-12-24 2000-05-09 International Business Machines Corp. Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus
US6101553A (en) * 1996-02-08 2000-08-08 Madge Networks Limited Communication network end station and adaptor card therefor eliminating on-board storage of operating control code in adaptor card

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773101A (ja) * 1992-11-13 1995-03-17 Natl Semiconductor Corp <Ns> 再帰的サイズ決定メモリバスのインターフェースと方法
US5546547A (en) * 1994-01-28 1996-08-13 Apple Computer, Inc. Memory bus arbiter for a computer system having a dsp co-processor
KR970029121A (ko) * 1995-11-30 1997-06-26 양승택 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
US6101553A (en) * 1996-02-08 2000-08-08 Madge Networks Limited Communication network end station and adaptor card therefor eliminating on-board storage of operating control code in adaptor card
US6061748A (en) * 1996-12-24 2000-05-09 International Business Machines Corp. Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus
KR19990038013A (ko) * 1997-11-03 1999-06-05 윤종용 피씨아이-투-스카시/랜이 하나의 보드에 마운트된 컴퓨터 시스템
KR19990049719A (ko) * 1997-12-15 1999-07-05 김영환 Pci 마스터 카드

Also Published As

Publication number Publication date
KR20020087635A (ko) 2002-11-23

Similar Documents

Publication Publication Date Title
US6233643B1 (en) Apparatus including a host processor and communications adapters interconnected with a bus
US20150135196A1 (en) Method For Enabling A Communication Between Processes, Processing System, Integrated Chip And Module For Such A Chip
US5564061A (en) Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets
US7191262B2 (en) High-throughput UART interfaces
CN113961494B (zh) 一种pcie总线与axi总线的桥接系统
KR0140131B1 (ko) 이동통신 시스템에서 셀렉터와 다수개의 보코더 인터페이스 장치 및 방법
US20020085575A1 (en) Interface control of communication between a control processor and a digital signal processor
KR20040041628A (ko) 버스 시스템 및 버스 인터페이스
CN112511537B (zh) 一种sce-mi协议桥及仿真系统
KR20020028534A (ko) 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러
KR100387704B1 (ko) 메모리 버스를 이용한 네트워크 인터페이스 장치
US20190286606A1 (en) Network-on-chip and computer system including the same
KR100251712B1 (ko) 전전자교환기에서 엑스.25 프로토콜 통신을 위한 엑스.25망정합장치
US11789884B2 (en) Bus system and method for operating a bus system
KR100366049B1 (ko) 직렬통신제어기를 이용한 직접메모리접근장치
KR101120749B1 (ko) 다수의 이종 씨피유/디에스피 버스 정합 시스템
KR0155659B1 (ko) 프로세서-노드간 정합장치
CN111104353B (zh) 基于fpga的多功能航空总线接口卡
KR0136514B1 (ko) 공통선 신호장치의 속도정합장치
KR100563725B1 (ko) 듀얼 포트 메모리를 이용한 다수개의 모뎀 연결장치
KR100560566B1 (ko) 전전자교환기 제어보드
CN117951067A (zh) 数据管理系统、串行通信工具及数据管理方法
CN111783374A (zh) 一种芯片和终端
KR20010010624A (ko) 패킷 송수신 제어 장치
KR19990033159A (ko) 링 정합장치를 갖는 다중처리형 마이크로프로세서

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee