KR100366049B1 - 직렬통신제어기를 이용한 직접메모리접근장치 - Google Patents

직렬통신제어기를 이용한 직접메모리접근장치 Download PDF

Info

Publication number
KR100366049B1
KR100366049B1 KR1019960011793A KR19960011793A KR100366049B1 KR 100366049 B1 KR100366049 B1 KR 100366049B1 KR 1019960011793 A KR1019960011793 A KR 1019960011793A KR 19960011793 A KR19960011793 A KR 19960011793A KR 100366049 B1 KR100366049 B1 KR 100366049B1
Authority
KR
South Korea
Prior art keywords
dma
transmission
serial communication
request signal
communication controller
Prior art date
Application number
KR1019960011793A
Other languages
English (en)
Other versions
KR970071294A (ko
Inventor
노병석
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1019960011793A priority Critical patent/KR100366049B1/ko
Publication of KR970071294A publication Critical patent/KR970071294A/ko
Application granted granted Critical
Publication of KR100366049B1 publication Critical patent/KR100366049B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 직렬통신제어기를 이요한 직접메모리접근장치에 관한 것으로서, DMA 제어기; 외부장치로 송신되는 데이터를 일시 저장하는 송신버퍼와 외부장치에서 수신되는 데이터를 일시 저장하는 수신버퍼를 내장하고 있으며, 상기 송신버퍼 및 수신버퍼의 상태에 따라 송신 DMA를 요구하는 송신DMA요구신호와 수신 DMA를 요구하는 수신DMA요구신호를 발생하는 직렬통신 제어기; 송신 DMA 전송을 위해 상기 직렬통신제어기의 송신버퍼의 데이터가 외부장치로 출력될 때, 상기 직렬통신제어기의 송신DMA요구신호를 디스에이블시키는 송신DMA요구신호 제어부; 및 상기 직렬통신제어기의 수신 DMA 요구신호 및 송신 DMA 요구신호를 받아 DMA용도에 따라 결정되는 선택신호에 의해 상기 DMA제어기로 DMA를 요구하는 신호를 출력하는 멀티플렉서를 포함함을 특징으로 한다.
본 발명에 의하면, 입출력 데이터 액세스 사이클이 간단하게 됨으로 인해 시스템이 실시간으로 운용될 수 있고, 시스템의 성능 향상에 도움이 된다.

Description

직렬통신제어기(SCC)를 이용한 직접메모리접근(DMA) 장치
본 발명은 직접메모리접근장치에 관한 것으로서, 특히 직렬통신 제어기를 이용한 직접메모리접근 장치에 관한 것이다.
일반적으로 직렬통신제어기(Serial Communication Controller:이하 SCC라 함)는 외부 장치로부터 직렬 데이터를 수신하여 이를 병렬데이터로 변환시켜 중앙처리장치나 메모리로 전송하고, 중앙처리장치나 메모리의 병렬 데이터를 직렬 데이터로 변환하여 외부 장치로 송신하는 직렬통신을 제어하는 장치로서, 내부에 직렬데이터를 래치하는 수신버퍼와 외부장치로 직렬데이터를 전송하기 위해 병렬데이터를 래치하는 송신버퍼가 있다.
상기 SCC는 중앙처리장치(CPU)의 입장에서 보면 일종의 입출력 장치에 해당하므로 CPU가 정상적인 액세스 방법으로 SCC를 액세스하여 SCC의 데이터를 메모리로 옮기는데는 상당히 많은 시간이 요구된다. 특히 실시간 데이터를 처리하기 위해서는 CPU의 직렬데이터의 액세스 및 처리속도가 빨라야 하는데, 이를 위해서는 상기와 같은 방법으로 인한 외부와의 통신에 오랜시간을 소비할 수가 없다.
따라서 본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 시스템의 성능향상을 위해 시스템이 실시간으로 운용될 수 있도록 SCC의 데이터 액세스 시간을 줄이기 위해 DMA 기능을 회로에 첨가하여 CPU의 입출력 데이터 액세스 사이클을 간단하게 하는, SCC를 이용한 DMA 장치를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 의한, SCC를 이용한 DMA 장치는
직접메모리접근(DMA) 제어기;
외부장치로 송신되는 데이터를 일시 저장하는 송신버퍼와 외부장치에서 수신되는 데이터를 일시 저장하는 수신버퍼를 내장하고 있으며, 상기 송신버퍼 및 수신버퍼의 상태에 따라 송신 DMA를 요구하는 송신DMA요구신호와 수신 DMA를 요구하는 수신DMA요구신호를 발생하는 직렬통신 제어기;
송신 DMA 전송을 위해 상기 직렬통신제어기의 송신버퍼의 데이터가 외부장치로 출력될 때, 상기 직렬통신제어기의 송신DMA요구신호를 디스에이블시키는 송신DMA요구신호 제어부; 및
상기 직렬통신제어기의 수신 DMA 요구신호 및 송신 DMA 요구신호를 받아 DMA용도에 따라 결정되는 선택신호에 의해 상기 DMA제어기로 DMA를 요구하는 신호를 출력하는 멀티플렉서를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 바람직한 일실시예를 들어 본 발명을 상세히 설명한다. 제1도는 본 발명에 따른 SCC를 이용한 DMA제어장치의 일실시예를 도시한 것으로서, 직접메모리접근(DMA)제어기(도시되지 않음), 직렬통신 제어기(100), 송신DMA요구신호제어부(110), 제1멀티플렉서(120), 제2멀티플렉서 (130), 모드설정레지스터(도시되지 않음)를 포함하여 구성된다.
상기 DMA제어기는 통상적인 DMA 제어기로서, 멀티플렉서(120,130)으로 부터 DMA요구신호(DRQ0.DRQ1)을 받아 CPU에 DMA요구를 하고 그에 대한 응답을 받으면 DMA를 제어하는 버스 마스터를 말하며, CPU에 내장될 수도 있다.
직렬통신 제어기(SCC,100)는 외부장치(도시되지 않음)로 입력되는 직렬데이터를 병렬데이터로 바꾸어 CPU나 DMA제어기로 출력하고, CPU나 DMA제어기의 병렬데이터를 직렬데이터로 변환시켜 외부장치로 출력하는 모듈로서, 외부장치로 송신되는 데이터를 일시 저장하는 한 바이트의 크기를 갖는 송신버퍼(102)와 외부장치에서 수신되는 데이터를 일시 저장하는 한 바이트의 크기를 갖는 수신버퍼(104)를 내장하고 있으며, 상기 송신버퍼(102) 및 수신버퍼(104)의 상태에 따라 송신 DMA를 요구하는 송신DMA요구신호(TxDReq)와 수신 DMA를 요구하는 수신DMA요구신호 (RxDReq)를 발생한다. 본 실시예에서는 DMA 채널을 두개(채널 A, 채널 B) 가지고 있는 SCC이므로 모두 4개의 DMA요구신호를 구동할 수 있다. 즉 RxDMAREQA는 수신 DMA를 채널A를 통해 요구하는 신호이고, RxDMAREQB는 수신 DMA를 채널B를 통해 요구하는 신호이다. 그리고 TxDMAREQA는 송신 DMA를 채널A를 통해 요구하는 신호이고, TxDMAREQB는 송신 DMA를 채널B를 통해 요구하는 신호이다.
송신DMA요구신호 제어부(110)는 송신 DMA 전송을 위해 상기 직렬통신제어기(100)의 송신버퍼(102)의 데이터가 외부장치로 출력될 때, 상기 직렬통신제어기(100)의 송신DMA요구신호를 디스에이블시킨다. 상기 송신DMA요구신호 제어부(110)는 항상 인에이블되어 있는 입력데이터단자, 항상 디스에이블되어 있는 프리셋 단자, 상기 직렬통신제어기의 송신DMA요구신호를 입력으로 하는 클럭단자 및 입출력 어드레스를 디코드한 신호를 입력으로 하는 클리어단자로 구성되는 디(D)플립플롭으로 구성되어 있다.
제1멀티플렉서(120)는 상기 직렬통신제어기(100)의 수신 DMA요구신호 및 송신 DMA 요구신호를 받아 DMA용도에 따라 결정되는 선택신호에 의해 상기 DMA제어기로 DMA를 요구하는 신호(DRQ0)를 출력한다. 제2멀티플렉서(130)는 상기 직렬통신제어기(100)의 수신 DMA 요구신호 및 송신 DMA 요구신호를 받아 DMA용도에 따라 결정되는 선택신호에 의해 상기 DMA제어기로 DMA를 요구하는 신호(DRQ1)를 출력한다.
모드설정레지스터는 상기 직렬통신 제어기(100)를 이용한 DMA 장치의 DMA채널수와 송수신에 따른 동작모드를 설정한다. 본 실시예에서는 채널을 두개 가지고 있고, 송신 및 수신이 가능하므로, 상기 동작모드는 제1송신 DMA, 제2송신 DMA, 제1수신 DMA, 제2수신 DMA로 구성된다. 그리고 상기 모드설정레시스터의 내용은 딥(DIP)스위치나 프로그램으로 변경 가능하다.
본 발명의 동작을 설명하면 다음과 같다. 동작을 설명하기 전에 우선 본 발명은 상기 동작설정레지스터를 통해 채널은 A만 사용하고 송신 및 수신 DMA를 사용하기로 가정한다. 상기 가정은 사용자의 요구에 따라 바꿀 수 있다.
먼저 수신 DMA를 설명하기로 한다. 외부장치로부터 직렬통신 라인을 통해 입력되는 직렬데이터는 직렬통신제어기(100)의 수신버퍼(104)에 한 바이트 채워지면수신DMA요구신호(RxDMAREQA)가 인에이블된다. 그러면 상기 수신DMA요구신호(RxDMAREQA)는 제1멀티플렉서(120) 및 제2멀티플렉서(130)으로 입력되어 상기 제1멀티플렉서의 선택신호와 제2멀티플렉서의 선택신호에 의해 DRQ0 또는 DRQ1을 인에이블시켜 DMA제어기를 DMA 전송을 CPU에게 요청하고 CPU가 DMA 응답을 하면 DMA제어기를 통해 수신 DMA가 시작된다. 상기 제1멀티플렉서(120)의 선택신호는 상기 모드설정레지스터의 내용에 의해 결정된다. 그리고 상기 직렬통신제어기(100)의 수신DMA요구신호(RxDMAREQA)는 수신버퍼(104)의 내용이 DMA제어기에 의해 메모리로 출력되면 디스에이블된다.
한편 송신DMA의 동작을 설명하면, 먼저 CPU가 DMA제어기를 통해 송신DMA를 하고자 DMA제어기를 제어하고 아울러 모드설정레지스터를 통해 송신 DMA를 설정한다. 그리고나면 DMA제어기는 메모리의 데이터를 상기 직렬통신제어기(100)의 송신버퍼(102)에 옮긴다. 그러면 직렬통신제어기(100)는 직렬데이터를 직렬송신데이터A 단자를 통해 외부장치로 출력한다. 그러면 송신버퍼(102)는 비워지고 이때 상기 TxDMAREQA신호는 인에이블된다. 상기 인에이블된 TxDMAREQA신호는 다시 상기 멀티플렉서(120,130)으로 입력되어 멀티플렉서의 선택신호에 의해 DMA제어기로 DMA를 요구하는 신호(DRQ0,DRQ1)을 출력한다. 그리고 상기 송신버퍼(102)가 채워질 때, 즉 입출력포트 어드레스를 디코드하여 해당 어드레스가 출력될 때 송신DMA요구신호 제어부(110)의 D플립플롭(114)의 클리어단자(CLR)는 로(low)가 되어 상기 TxDMAREQA 신호는 디스에이블된다.
그리고 본 발명은 상기 동작설정레지스터를 통해 채널이 B 또는 A, B 둘다사용하고 송신 및 수신 DMA를 사용할 때도 동작원리는 상기와 마찬가지이다.
상술한 바와 같이 본 발명에 의하면, SCC의 데이터 액세스 시간을 줄이기 위해 DMA 기능을 회로에 첨가함으로써, 입출력 데이터 액세스 사이클이 간단하게 됨으로 인해 시스템이 실시간으로 운용될 수 있고, 시스템의 성능 향상에 도움이 된다.
제1도는 본 발명에 따른 SCC를 이용한 DMA제어장치의 일실시예를 도시한 것이다.

Claims (4)

  1. 직접메모리접근(DMA) 제어기;
    외부장치로 송신되는 데이터를 일시 저장하는 송신버퍼와 외부장치에서 수신되는 데이터를 일시 저장하는 수신버퍼를 내장하고 있으며, 상기 송신버퍼 및 수신버퍼의 상태에 따라 송신 DMA를 요구하는 송신DMA요구신호와 수신 DMA를 요구하는 수신DMA요구신호를 발생하는 직렬통신 제어기;
    송신 DMA 전송을 위해 상기 직렬통신제어기의 송신버퍼의 데이터가 외부장치로 출력될 때, 상기 직렬통신제어기의 송신DMA요구신호를 디스에이블시키는 송신DMA요구신호 제어부; 및
    상기 직렬통신제어기의 수신 DMA 요구신호 및 송신 DMA 요구신호를 받아 DMA용도에 따라 결정되는 선택신호에 의해 상기 DMA제어기로 DMA를 요구하는 신호를 출력하는 멀티플렉서를 포함함을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA)장치.
  2. 제1항에 있어서, 상기 송신 DMA요구신호 제어부는
    항상 인에이블되어 있는 입력데이터단자;
    항상 디스에이블되어 있는 프리셋 단자;
    상기 직렬통신제어기의 송신DMA요구신호를 입력으로 하는 클럭단자; 및
    입출력 어드레스를 디코드한 신호를 입력으로 하는 클리어단자로 구성되는플립플롭으로 이루어짐을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA)장치.
  3. 제1항 또는 제2항 중 어느 한 항에 있어서,
    상기 직렬통신 제어기를 이용한 DMA 장치의 DMA채널수와 송수신에 따른 동작모드를 설정하는 모드설정레지스터를 부가로 구비함을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA)장치.
  4. 제3항에 있어서,
    상기 동작모드는
    제1송신 DMA, 제2송신 DMA, 제1수신 DMA, 제2수신 DMA로 구성됨을 특징으로 하는 직렬통신제어기를 이용한 직접메모리접근(DMA)장치.
KR1019960011793A 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치 KR100366049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011793A KR100366049B1 (ko) 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011793A KR100366049B1 (ko) 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치

Publications (2)

Publication Number Publication Date
KR970071294A KR970071294A (ko) 1997-11-07
KR100366049B1 true KR100366049B1 (ko) 2003-03-28

Family

ID=37491097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011793A KR100366049B1 (ko) 1996-04-18 1996-04-18 직렬통신제어기를 이용한 직접메모리접근장치

Country Status (1)

Country Link
KR (1) KR100366049B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427789B1 (ko) * 1998-12-28 2004-09-18 주식회사 대우일렉트로닉스 데이터 입출력 방법
KR100352016B1 (ko) * 2000-05-25 2002-09-11 (주)씨앤에스 테크놀로지 저전력 주변장치 아키텍쳐
KR100513738B1 (ko) * 2003-06-25 2005-09-09 삼성전자주식회사 비디오데이터 제어부 및 그의 비디오데이터 독출/저장방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008180A (ko) * 1986-12-31 1988-08-30 구자학 리드 데이타 버퍼 제어회로
JPS63293657A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd シリアル通信制御装置
KR930014110A (ko) * 1991-12-28 1993-07-22 정몽헌 시스템간의 데이타 전송방법
JPH0612365A (ja) * 1992-06-26 1994-01-21 Hitachi Ltd Ｄｍａ制御方式
KR950016078A (ko) * 1993-11-27 1995-06-17 김광호 고속 시리얼 통신에서의 데이타 수신처리 버퍼관리 방법
JPH088977A (ja) * 1994-06-15 1996-01-12 Hitachi Ltd データ通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008180A (ko) * 1986-12-31 1988-08-30 구자학 리드 데이타 버퍼 제어회로
JPS63293657A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd シリアル通信制御装置
KR930014110A (ko) * 1991-12-28 1993-07-22 정몽헌 시스템간의 데이타 전송방법
JPH0612365A (ja) * 1992-06-26 1994-01-21 Hitachi Ltd Ｄｍａ制御方式
KR950016078A (ko) * 1993-11-27 1995-06-17 김광호 고속 시리얼 통신에서의 데이타 수신처리 버퍼관리 방법
JPH088977A (ja) * 1994-06-15 1996-01-12 Hitachi Ltd データ通信装置

Also Published As

Publication number Publication date
KR970071294A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
EP0235199B1 (en) Communication protocol selection for data processing system
US5404459A (en) Serial interface module and method in which the clock is only activated to send a predetermined number of data bits
KR100375233B1 (ko) 전송될 데이터 길이 값에 따라 전송 모드가 유동적으로변환되는 직접 메모리 억세스 컨트롤러
EP0772831B1 (en) Bidirectional parallel signal interface
KR100366049B1 (ko) 직렬통신제어기를 이용한 직접메모리접근장치
KR100229897B1 (ko) 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치
EP0473279B1 (en) Communication control apparatus for computing systems
KR100267783B1 (ko) 디엠에이(dma)제어신호발생회로
KR100387704B1 (ko) 메모리 버스를 이용한 네트워크 인터페이스 장치
KR950000970B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 b-버스 입출력보드
KR100962306B1 (ko) 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법
KR970003140B1 (ko) 고속병렬동기 제어버스 방식을 이용한 정합회로
KR970002786B1 (ko) 패킷 접속장치
KR0135011B1 (ko) 프로세서간의 데이타 송수신장치
KR950003519B1 (ko) 제어시스템의 데이타 오류검사 방법
KR20000046810A (ko) 선입선출 메모리를 이용한 데이터 전송장치
KR920004415B1 (ko) 데이타 전송회로 및 방법
KR0128049B1 (ko) 키보드 인터페이스 장치
JP2797419B2 (ja) タイムスロット割当データ設定方法
KR920000092B1 (ko) 디지탈 전화기를 이용한 디지탈 단말 접속회로
KR20000013079A (ko) 범용 동기/비동기형 송수신기 데이터 전송속도 가변회로
KR19990066427A (ko) 다중 비트 송수신기
JPH11327948A (ja) シリアルバスインタフェースマクロ回路の動作テスト方法
KR19980073034A (ko) 데이터 송수신장치 및 제어명령
JP2002024168A (ja) シリアルデータ転送装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051130

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee