KR950000970B1 - 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 b-버스 입출력보드 - Google Patents

Abstract

내용 없음.

Description

공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 B-버스 입출력보드

제 1 도는 본 발명이 적용되는 메시지전달부의 전체 구성도,

제 2 도는 본 발명에 의한 B-버스 입출력보드의 개략적인 구성블럭도,

제 3 도는 본 발명에 의한 DP-RAM 엑세스 제어부의 상세도,

제 4 도의 (a) 및 (b)는 인터럽터 제어부의 상세도,

제 5 도는 본 발명에 의한 B-버스 접촉제어부의 상세도,

제 6 도는 본 발명에 의한 버스에러 인식 및 발생부의 상세도,

제 7 도는 본 발명에 의한 B-버스 채널 감시부의 상세도.

* 도면의 주요부분에 대한 부호의 설명

1 : VWE-버스 2 : 내부 버스

3 : 리세트회로 4 : 어드레스신호 버퍼

5 : 데이타 신호 버퍼 6 : 이중포트 램

7 : 제어신호 버퍼 8 : 이중포트 램 엑세스 제어부

9 : 인터럽트 제어부 10 : 인터럽트 인식부

11 : 마이크로프로세서 12 : 프로그램 가능한 롬

13 : 정적램 14 : 버스에러 인식 및 발생부

15 : 클럭발생 및 분주부 16 : 어드레스 디코우더

17 : DMAC 18a : DUSCC1

18b : DUSCC2 19 : B-버스 접속제어부

20 : MFP 21 : 상태인식 레지스터

22 : 상태제어 레지스터 23 : B-버스 채널 감시부

31 : 스위치 32 : 8비트 비교기

33 : ROM 34, 41, 45 : PAL

42, 46 : 플립플롭회로 43 : 8비트 레지스터

44 : 선택스위치 51a : 송신 버퍼

51b : 수신 버퍼 52 : 선택기

53 : DUSCC 54 : 클럭 감시회로

55 : 동기신호 56 : 카운터

57a, 57b : AND게이트 58 : 플립플롭

59 : 버스 점유시간 감시회로

60 : B-버스 채널 감시부

71 : OR게이트 72 : AND게이트

73 : 멀티바이브레이터 80 : 상태인식 레지스터

81 : 상태제어 레지스터 82 : 비교기

83 : MFP

본 발명은 공통선 신호방식(CCS No.7) 메시지전달부(MTP : Message Transfer Part)의 레벨3기능중 사용자부(User Part)인 T-레벨 프로세서와의 통신을 위한 B-버스 접속기능을 제공하는 B-버스 입출력보드(BIOB : B-Bus Input/Output Board, 이하 BIOB로 칭함)에 관한 것이다.

본 발명의 목적은 메시지전달부의 레벨 3 기능중 T-레벨 프로세서(TLP)와의 통신 기능을 안정되고 효율적으로 제공하는데 있다.

그런데 기존 전전자교환기 (TDX-IB)의 수용가능한 TLP의 수는 10개까지 확장가능 하므로 본 발명이 속해있는 메시지전달부에서는 최대 10개의 B-버스 처리능력이 요구된다. 따라서 BIOB당 처리가 가능한 B-버스 처리능력이 요구된다. 따라서 BIOB당 처리가능한 B-버스의 수를 크게함으로사 BIOB의 실장 보드수를 줄일 수 있다. BIOB는 2개의 B-버스 처리능력을 갖는 것이 보드구성상 바람직하나, 본 발명에서는 최대 4개 B-버스 접속능력을 갖도록 하기위해서, 가능한 버스접속 로직을 간략화시키고, 필요 부품의 수를 줄이기 위해 PAL(Programable Array Logic)등을 주로 사용하여 구성된다.

또한, 메시지전달부는 신뢰성을 위해 핫 스탠드-바이(Hot Stand-by)로 이중화되어 있으며 동작(Active) 및 대기(Standby) 측 각각 3개의 BIOB가 수용가능하다. B-버스로의 데이터 출력은 통상적으로 동작(Active)측 BIOB만 가능하도록 구성되며, 이중화된 BIOB사이의 통신을 위해 상태제어 레지스터의 특정 비트를 세트하면 대기상태의 BIOB도 데이터출력을 할 수 있게 구성되어 있다. BIOB는 B-버스 접속시 버스의 안정화를 위해 구성되고 TSBB(Trunk Signalling Back Board)에 실장된 BAB(Bus Adaptor Board)와 RS-422로 구성된다.

상기의 목적을 달성하기 위하여 본 발명은 메시지전달부의 BIOB에 있어서 VME-버스에 연결되어 각종 신호를 안정되게 제공하기 위한 버퍼 수단, 사이 버퍼 수단에 연결된 이중포트램(DPRAM), 내부 버스를 통해 상기 DPRAM에 연결된 MPU, 상기 버퍼 수단, DPRAM, 및 내부 버스에 연결된 DPRAM 엑세스 제어 수단, 상기 VME-버스에 연결되고 전원공급시 및 리세트 요구시 보드내의 각 소자의 동작상의 동기를 유지시키는 리세트 수단, 상기 VME-버스 및 내부 버스에 연결된 인터럽트 제어 수단, 상기 MPU에 연결되어 요구된 인터럽트를 엔코우딩하여 MPU로 보내고 상기 MPU에서 인터럽트를 인식한후 응답신호를 해당 인터럽트 소자로 보내는 인터럽트 인식수단, 상기 MPU에 연결되어 MPU의 동작 상태를 모니터링하여 동작오류에 대한 버스에러를 인식하고 이를 MPU로 알려 시스템을 정상으로 복구하는 버스에러인식 및 발생 수단, 상기 내부 버스에 연결된 PROM 및 SRAM, 보드내의 각 소자에 클럭 신호를 제공하는 클럭발생 및 분주 수단, 상기 내부 버스에 연결되어 상기 MPU가 보드내의 각 소자들을 제어할 수 있도록 선택 신호를 발생시키는 디코우딩 수단, 상기 내부 버스에 연결된 DMA 컨트롤 수단, 상기 내부 버스 및 DMA 컨트롤 수단에 연결되며 독립적인 메시지의 송수신기능을 보유하는 직렬통신 컨트롤(DUSCC), 상기 직렬통신 컨트롤에 연결되고 보드 초기화시에 보드내에서 외부로 전송하는 신호를 외부와 차단하고 내부를 루프벡시켜 에러위치를 확인하는 신호루프 제어 수단, 상기 내부 버스에 연결된 MFP, 상기 내부 버스 및 MFP에 연결되어 보드내의 동작상태를 적절한 상태로 제어하는 상태제어 레지스터에 연결되어 있고 B-버스에 접속되는 B-버스 접속제어 수단으로 구성함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

우선 1 도를 통하여 메시지전달부의 전체구성에서 본 발명의 역할을 설명하고, 제 2 도에서 BIOB의 기능을 설명한다. BIOB는 레벨 3 기능처리부에서 VME-버스를 통해 전달된 메시지를 해석하여 B-버스을 이용하여 사용자부로 전송한다. 역으로 사용자부로부터 수신한 메시지는 DP-RAM(Dual Port RAM)을 이용하여 레벨 3 기능처리부와의 통신기능을 수행한다. B-버스는 상용화되어 사용되고 있는 TDX-1 계열의 전전자 교환기에서 프로세서간의 통신 채널이며 BIOB의 B-버스 접속기능은 기존 B-버스의 변경없이 접속도리 수 있다.

제 2 도를 통해서 B-버스 입출력보드의 기능블럭 구성을 살펴보면 다음과 같다.

도면에서 1은 VME-버스, 2는 내부 버스, 3은 리세트회로, 4는 어드레스 신호버퍼, 5는 데이터 신호버퍼, 6은 이중포트램(DP-RAM), 7은 제어신호 버퍼, 8은 이중포트램 엑세스 제어부, 9는 인터럽트 제어부, 10은 인터럽트 인식부, 11은 마이크로 프로세서(MPU), 12는 프로그램 가능한 롬(PROM), 13은 정적램(SRAM), 14는 버스에러 인식 및 발생부, 15는 클럭발생 및 분주부, 16은 어드레스 디코우더, 17은 DMAC, 18은 DUSCC, 19는 B-버스 접속제어부, 20은 MFP, 21은 상태 인식 레지스터, 22는 상태제어 레지스트, 23은 B-버스 채널 감시부를 각각 나타낸다.

레벨 3 기능제어부는 사용자부의 사용자부의 메시지 교환이 필요할 때 BIOB의 이중포트램(DPRAM)(6)을 읽어 내거나(read-수신), 정보를 이중포트램(DP-RAM)에 쓰게되고(write-송신), BIOB는 이를 위해 VME-버스에 의해 이중포트램(6)을 엑세스할 수 있도록 어드레스, 데이터, 제어신호를 버퍼(4, 5, 7) 후단에서 이용한다. 이중포트램 억세스 제어부(8)는 VME-버스의 어드레스 신호를 사용하여 레벨 3 의 이중포트램(6)을 엑세스할 수 있는 영역을 결정하고, VME-버스의 제어신호를 이용하여 이중포트램을 엑세스할 수 있는 제어신호를 변환하여 레벨 3 기능제어부와, BIOB의 MPU(MicroProcessor Unit)가 동시에 이중포트램을 엑세스할 때의 데이터손실을 방지하는 제어신호를 발생시킨다.

BIOB는 상기 DPRAM(6)을 통해 메시지를 수신하거나 송신할 때 메시지의 유무를 계속적으로 또는 일정시간의 주기로 확인하는 방법은 전반적으로 성능을 저하시킬 것이다. 이를 해결하는 방법으로 송·수신인터럽트방식을 도입하여 레벨 3 기능 제어부로 송신할 메시지가 있을때 DPRAM(6)에 메시지를 채운 다음 인터럽트를 발생시켜 메시지가 있음을 알리고 수신에서 인터럽트를 인식후 DPRAM(6)내에 메시지를 읽어낸다. 인터럽트 제어부(9)는 이를 위한 회로부이다.

인터럽트인식부(10)는 레벨 3 기능 제어부로 부터의 인터럽트 및 BIOB내의 여러 인터럽트를 받아들여 엔코우딩하여 MPU로 보내고 MPU(11)에서 인터럽트를 인식한 후에 응답신호를 만들어 인터럽트를 발생한 디바이스(device)로 보낸다.

BIOB내의 각 다바이스의 선택신호는 어드레스 디코우더(16)에서 MPU(11)의 어드레스신호와 제어신호에 의해 발생되며, 리세트회로(3)는 전원이 공급될 때와 리세트 스위치에 의한 리세트 신호를 보드내의 각 디바이스로 동시에 보내어 동작상의 동기를 유지하게 한다. 클럭(clock)발생 및 분주부(15)는 클럭의 발생 및 분주회로로 구성된다.

버스에러 인식 및 발생부(14)는 제어 소프트웨어의 동작오류로 인하여 보드내의 각 디바이스의 메모리 영역을 벗어난 메모리 엑세스에 대해서 버스에러를 인식하고 이를 MPU(11)에 알림으로써 만일의 경우에 대비하여 심각한 동작오류에 대해 시스템을 정상적을 복구하기 위한 기능 블럭이다.

상태인식레지스터(21) 및 상태제어 레지스터(22)는 BIOB의 동작상태를 해석하고, 필요한 시점에 적절한 상태로 제어하기 위한 각 16비트(bit)와 32비트(bit)레지스터이다.

신호 루프 제어부(19)는 BIOB내의 직렬 I/O(Serial Input/Output)를 위한 신호와 외부신호(B-버스)와 접속지점에 위치하여 상태제어 레지스터(22)의 제어에 의해 보드에서 외부로 전송되는 신호를 차단하고 내부로 루프백(loopback) 시키는 기능을 갖고 있어 제 1 도에서 BIOB와 연계되는 다른 보드에 영향을 주지않고 자체 시험을 할 수 있는 기능을 제공한다.

B-버스 접속제어부(19)는 TDX-1계열의 전전자 교환기에서 프로세서간 통신채널이 B-버스에 접속하여 메시지를 송신할 수 있는 기능을 제공하는 기능블럭으로 다음과 같은 주요 기능을 갖는다.

균등한 기회로 B-버스를 점유하여 메시지를 송신할 수 있기 위해 수신된 전송클럭을 카운터하여 임의의 값으로 카운터를 초기화할 수 있다. 그리고, B-버스에 접속된 상대측 프로세서에서 버스를 점유했을때 점유상태를 인식하고, 점유상태에서만 유효데이타가 수신되게 하는 기능을 수행한다. 또한, B-버스에 접속된 다른 프로세서에 버스의 점유를 균등히 제공해 주어야 하고, 동작 오류에 의한 통신 채널의 동작블능이 유발되지 않도록 하기 위해 일정시간 이상의 버스점유를 금지하는 하드웨어 타이머를 갖추고 이를 감시한다.

그리고, BIOB는 B-버스에서 종속적으로 동작하도록 고안되어 있으므로 수신되는 동작클럭 및 동기클럭에 따라 동작하며, 클럭의 수신상태를 감시하여 오류발생이 감지되면 MPU에 인터럽트를 발생시켜서 필요조치를 행할 수 있도록 구성된다.

바람직한 실시예로서 BIOB는 전술한 각 기능 블록 이외에 다음과 같은 주요 IC로 구성된다.

MPU(11)는 내부 버스(2)를 통해 보드내의 소자들을 엑세스하여 제어하는 것으로 MC68000을 사용하였다. PROM(12)은 내부 버스(2)에 연결되어 있는 프로그램 가능한 롬으로서, 본 발명 실시예에서는 64K 바이트의 EPROM(150ns) 2개를 사용하였다. SRAM(13)은 내부 버스(2)에 연결되어 있는 정적램으로서, 본 발명 실시예에서는 128K 바이트의 SRAM(120ns) 2개를 사용하였다.

DMAC(17)는 상기 내부 버스(2)에 연결되어 있으며, 메시지의 송수신을 위해 4개의 처리 채널을 갖고 있는 DMA 컨트롤러로서, 본 발명의 실시예에서는 MC68450을 사용하였다.

DMAC(17)에 연결되어 있으며, 메시지의 송수신을 위해 독립된 2개의 채널을 갖고 있는 다기능 직렬(serial) 통신 컨트롤러로서, 4개의 B-버스 채널을 수용하기위해 본 발명의 실시예에서는 MC68901 2개를 사용하였다.

4개의 B-버스를 수용하기 위해서는 2개의 DMAC(17)와 2개의 DUSCC(18)로 4개의 독립된 전이중(Fullduplex) 방식과 B-버스채널을 구성하는 것이 바람직하다. 그러나 2개의 DMAC 사이에는 버스 점유를 제어하는 중재(Arbitration)회로가 추가로 요구된다. 따라서 본 발명에서는 B-버스가 반이중 통신방식으로 운용됨을 이용하여 1개의 DMAC만 이용 4개의 독립된 B-버스 채널을 반이중 통신방식으로 구성하므로, DMAC 2개를 사용할 때의 추가 부품수를 줄일 수 있다. 그러나, 이때 하나의 채널을 사용하여 송·수신을 겸용하므로 버스의 송·수신모드의 제어가 필요하며, 이는 소프트웨어적인 방법으로 제어하도록 한다.

DMAC와 2개의 DUSCC사이의 DMA 통신을 위해 버스요구신호(REQ)와 데이터수신응답신호(ACK)의 발생이 전이중통신 모드(자체 루프 시험상태)와 반이중통신모드(서비스 상태)가 모두 가능하도록 구성하여야 하며 이를 2개의 PAL(20L10)로서 구현하였다. B-버스 접속제어부는 PAL을 사용하여 간소화하였고 동일한 로직을 해당 DMAC 채널과 DUSCC채널에 연결, 구성하여 4개의 B-버스를 수용하도록 수성된다. DUSCC의 B-버스 채널할당은 첫번째 DUSCC에 채널 0, 1을, 두번째 DUSCC에 채널 2, 3을 수용하도록 구성하였다.

지금까지 제 2 도의 본 발명에 대한 BIOB의 기능블럭에 대한 주요 기능을 설명하였다.

다음으로 상기 각 기능블럭의 연계성과 전반적인 동작절차를 설명한다.

레벨 3 기능제어부에서는 사용자부로 전송할 메시지가 있을 때 메시지를 DPRAM(6)에 채우고 BIOB로 인터럽트를 건다. BIOB는 인터럽트를 인식하고 DPRAM(6) 읽어내어 SRAM(13)의 특정한 영역으로 옮긴다음 레지스터를 사용하여 VME-버스로 부터의 인터럽트를 정상상태로 복구하고 수신한 메시지를 해석하여 B-버스에 해당하는 DMAC(17)와 DUSCC(18)의 특정한 채널을 제어하여 송신한다. 수신에서 DMAC(17)와 DUSCC(18)의 수신채널은 동작상태에 있으며 메시지를 수신하면 B-버스에 해당하는 DUSCC(18)로부터 인터럽트를 인식한다. MPU(11)는 인터럽트에 의해 수신완료 상태를 인식하면 SRAM(13)의 특정한 영역으로 메시지를 읽어내어 DPRAM에 채운 다음 인터럽트 제어부를 통해 레벨 3 기능제어부로 인터럽트를 걸어주어 B-버스로부터 메시지를 수신했음을 알린다.

이하 첨부된 도면을 사용하여 본 발명의 BIOB의 각기능 블록을 상세히 설명한다.

제 3 도는 DPRAM 엑세스 제어부(8)의 상세도이다. 도면에서 31은 스위치, 32는 비교기, 33은 ROM, 34는 PAL(Programable Array Logic)이다. VME-버스의 어드레스 (A23∼A16)와 메시지 처리보드내의 스위치설정값이 일치하는 경우 추가적인 디코우딩이 이루어지고 VME-버스의 AM(Address Modifier) 코우드와 제어신호를 근거로 DPRAM의 선택신호가 발생되며 레벨 3 기능 제어부에서 다른 어드레스 영역으로 엑세스할때 버스에러신호를 발생시킨다.

제 4 도의 (a) 및(b)는 인터럽트 제어부의 상세도로서, 도면에서 41 및 45는 PAL, 42 및 46은 플립플롭, 43은 8비트 레지스터, 44는 선택스위치를 나타낸다.

실현과정에 PAL을 사용하여 선택신호 및 필요한 제어신호를 발생시킴으로 인해 각 PAL의 결과적인 출력신호의 용도설명으로 동작상태를 설명한다. 제 4 도의 레벨 3 기능제어부에서 BIOB로 인터럽트를 주는 방식을 나타낸 것이다. VME-버스로 부터의 어드레스 신호와 DPRM 엑세스에 필요한 제어신호(a)를 사용하여 레벨 3 기능제어부에서 DPRAM의 특정 영역에 데이터를 쓸때 BIOB의 인터럽트가 발생하고, 상태제어 레지스터의 신호(b)로 래치(latch)되어 있는 인터럽트인가신호를 정상상태로 복구하도록 구성되어 있다.

제 4 도의 (b)는 BIOB에서 레벨 3 기능제어부로 인터럽트를 인가시키는 방식을 나타낸 것이다. MPU에서 레벨 3 기능제어부로 주는 인터럽트벡터값은 8비트 레지스터(43)에 래치시킬때 어드레스 디코우더의 선택신호(c)에 의해 VME-버스로의 인터럽트신호가 D-플립플롭(46)에 래치된다. 보드내에 선택 스위치(44)를 두어 VME-버스의 인터럽트 번호를 선택할 수 있다. 레벨 3 기능제어부의 인터럽트 응답사이클에서 VME-버스의 어드레스 신호(VA1∼VA2)와 내부 스위치(44)의 설정값이 일치할 때 VME-버스의 제어신호를 사용하여 8비트 레지스터(43)의 벡터값을 VME-버스의 데이터 버스로 내보내는 신호와 VME-버스의 인터럽트신호를 정상 상태로 복구하는 신호를 PAL(45)을 이용하여 발생시킨다.

제 5 도는 B-버스 접속제어부의 상세도로서 51a는 송신 버퍼, 51b는 수신 버퍼, 52는 선택기, 53은 DUSCC, 54는 클럭감시회로, 55는 동기신호 감시회로, 56은 카운터, 57은 앤드(AND)게이트, 58은 플립플롭, 59는 버스점유시간 감시회로, 60은 B-버스 채널 감시부를 각각 나타낸다.

TDX-1 계열 교환기에서 B-버스는 이중화되어 있으므로 B-버스에 직접 접속되는 BA-버스도 이중화되어 있다. 이중화된 양측의 BIOB에 물리적으로 분리도니 2개의 케이블을 통해 BAB(Bus Adaptor Board)에 연결된다. B-버스로부터의 데이터 수신을 BAB를 경유하여 양측의 BIOB로 동시에 전달되며, 반대로 B-버스로의 데이터 송출은 동작(Active) 측의 BIOB에서만 이루어진다. 그러나 이중화된 BIOB간에 통신이 가능하도록 상태제어 레지스터의 특정비트를 세트하면, 대기상태의 BIOB도 데이터를 출력할 수 있도록 PAL로직으로 구성된다. BAB는 이중화된 B-버스 인터페이스(A/B)로부터 한쪽을 선택하여, 선택된 신호를 양측의 BIOB로 전송한다. 두개의 BIOB로부터 BAB로 입력되는 데이터 및 버스점유신호는 제어로직을 거쳐 하나의 데이터 및 점유신호가 얻어진 후 이중화된 B-버스로 송출된다. BAB는 단순히 안정된 B-버스 통신을 위해 기존 B-버스 접속에 전혀 영향을 주지않고 신호레벨만 RS422로 변환시켜주는 보드이다.

B-버스는 직렬(serial)버스로서 4가지 신호측 데이터버스, 어서트(ASST) 신호(버스의 각 프로세서에서 점유상태를 상대측 프로세서에 알리기 위한 신호), 전송속도를 결정하는 클럭신호와 동기신호로 구성된다. 동기신호를 이용하여 카운터(56) 값을 초기화하여 상태제어 레지스터의 제어신호에 따라 카운터의 종료시점에서 D플립플롭(58)에 버스점유신호가 래치되어 B-버스상으로 전송된다. 메시지를 전송완료한 경우 상태제어 레지스터를 사용하여, 점유신호를 복구해야하며, 버스점유시간 감시회로(59)는 일정시간 이상 버스점유상태를 보드내에서 유지하면 이 상태를 MFP(Multi Function Preripheral) 및 상태인식 레지스터에 알린다. 클럭감시회로(54)와 동기신호 감시회로(55)는 B-버스의 클럭 신호 및 동기신호가 인식되지 않을때 MFP로 상태신호를 보내 인터럽트를 MPU에 인가한다. 이러한 클럭감시회로와 동기신호감지회로는 멀티바이브레이터(multivibrator)로 구현된다. 제 5 도의 52는 신호루프의 구성을 위한 선택기로서, B-버스 접속기능에 대한 자체시험시 또는 접속운용상의 문제점 발생시 에러 발생 위치를 알아내는데 유용하며, 본 발명에서는 LS157을 사용하여 구성하였다. 신호루프의 구성 및 해제는 상태제어 레지스터의 제어신호를 사용하여 필요시 루프기능을 수행한다. B-버스 채널 감시부(60)는 오류를 검출하여 MPU(11)로 인터럽트를 발생한다.

제 6 도는 버스에러인식 및 발생부의 세부구성도로서 71은 논리합(OR)게이트, 72는 논리곱(AND) 게이트, 73은 멀티바이브레이터이다. 도면에서 1은 보드내의 리세트 신호이고, m은 MPU동작 주파수의 2분주에 해당하는 신호이며, n은 MPU의 어드레스 스트로브 신호이다. 따라서, 일정시간동안 어드레스 스트로브(AS) 신호가 발생되지 않으면 논리곱(AND) 게이트(72)의 출력단에 연결된 멀티바이브레이터(73)에 의해 버스에러 신호가 발생된다. 그러면 MPU(11)는 상기 버스에러 신호를 인식하여 제어루틴의 심각한 오류로 판단처리하고 보드내의 제어루틴을 초기화한다.

제 7 도는 B-버스 채널 감시부의 상세도로서, 각 B-버스 채널의 클럭감시회로(54) 및 버스점유신호 감시회로(59)로부터 입력되는 신호를 수집하며 어느 하나라도 오류가 발생되면, 바로 비교기에 검출되어지며, MFP에 의해 MPU로 인터럽트를 인가하는 회로를 나타낸다.

그리하여 상술한 바와 같은 본 발명의 BIOB는 TDX-1계열 교환기의 B-버스 접속기능과 VME-버스 및 DPRAM 접속기능 및 BIOB의 동작상태 모니터 기능을 수행한다.

상기와 같이 구성 동작하는 본 발명은 다음과 같은 효과가 있다.

공통선 신호방식의 메시지 전달부 기능을 국산 전전자 교환기인 TDX-1 계열에 이식할 수 있는 하드웨어적인 접속기술을 제공한다. BIOB당 처리가능한 B-버스의 수를 최대 4개까지 수용하므로서 BIOB의 실장 보드수를 줄일 수 있다. 또한 BIOB는 메시지전달부의 신뢰성을 위해 핫 스탠드-바이(Hot Stand-by)로 이중화되어 있으며 B-버스 접속시 버스신호를 RS-422로 구성하므로 버스의 안정화를 기할 수 있다.

Claims (4)

1. 전전자 교환기의 메시지 전달부의 B-버스 입출력보드에 있어서, VME-버스(1)에 연결되어 각종 신호를 안정되게 제공하기 위한 버퍼링 수단(4, 5, 7) ; 상기 버퍼링 수단(4, 5)에 연결된 이중포트 메모리 수단(DPRAM)(6) ; 내부 버스(2)를 통해 상기 이중포트 메모리 수단(6)에 연결된 중앙 제어 수단(MPU)(11) ; 상기 버퍼링 수단(4, 5, 7), 이중포트 메모리 수단(6) 및 내부 버스(2)에 연결된 이중포트 메모리 엑세스 제어 수단(8) ; 상기 VME-버스(1)에 연결되고 전원공급시 및 리세트 요구시 보드내의 각 소자의 동작상의 동기를 유지시키는 리세트 수단(3) ; 상기 VME-버스(1) 및 내부 버스(2)에 연결된 인터럽트 제어수단(9) ; 상기 중앙 제어 수단(11)에 연결되어 요구된 인터럽트를 엔코우딩하여 상기 중앙 제어 수단(11)으로 보내고 상기 중앙 제어 수단(11)에서 인터럽트를 인식하면 응답신호를 해당 인터럽트 발생소자로 보내는 인터럽트 인식 수단(10) ; 상기 중앙 제어 수단(11)에 연결되어 상기 중앙 제어 수단(11)의 동작 상태를 모니터링하여 동작오류에 대한 버스에러를 인식하고 이를 상기 중앙 제어 수단(11)으로 알려 시스팀을 정상으로 복구하는 버스에러인식 및 발생 수단(14) ; 상기 내부 버스(2)에 연결된 다수의 메모리 수단(12, 13) ; 보드내의 각 소자에 클럭 신호를 제공하는 클럭 발생 및 분주 수단 상기 내부 버스(2)에 연결되어 상기 중앙 제어 수단(11)이 보드내의 각 소자들을 제어할 수 있도록 선택 신호를 발생시키는 디코우딩 수단(16) ; 상기 내부 버스(2)에 연결된 DMA(Direct Momoroy Access) 컨트롤 수단(17) ; 상기 내부 버스(2) 및 DMA 컨트롤 수단(17)에 연결되며 독립적인 메시지의 송수신 기능을 보유하는 직렬통신 컨트롤(DUSCC)수단(18) ; 상기 직렬 통신 컨트롤 수단(18)에 연결되어 에러발생기 보드내에서 외부로 전송하는 신호를 외부와 차단하고 내부로 루프백시켜 에러위치를 확인하는 신호루프 제어 수단(19) ; 상기 신호루프 제어 수단(19) 및 B-버스에 연결되어 B-버스를 접속하는 B-버스접속제어 수단(23) ; 상기 내부 버스(2) 및 B-버스 접속 제어 수단(23)에 연결된 MFP(Multi Function Preripheral) 수단(20) ; 상기 내부 버스(2) B-버스 접속 제어 수단(23) 및 MFP 수단(20)에 연결되어 보드내의 동작상태를 확인하는 상태인식 레지스터(21) ; 및 상기내부 버스(2), B-버스 접속제어수단(23) 및 MFP 수단(20)에 연결되어 보드내의 동작상태를 적절한 상태로 제어하는 상태에서 레지스터(22)를 구비하고 있는 것을 특징으로 하는 공통선 신호방식 메시지전달부의 레벨 3 기능 구현을 위한 B-버스 입출력보드.
2. 제 1 항에 있어서, 상기 B-버스 제어 수단(23)은, 상기 B-버스에 접속되는 송신 버퍼링 수단(51a) ; 상기 B-버스에 연결되어 대기(Standby) 상태의 메시지처리보드의 출력을 제한하는 수신 버퍼링 수단(51b); 상기 B-버스로 부터의 클럭신호 및 동기신호를 자체 감시하여 인식되지 않을때 상 MFP 수단(20)으로 상태신호를 보내 인터럽트를 상기 중앙 제어수단(11)으로 발생시키는 신호감시 수단(54, 55) ; 카운터 초기값 및 상기 동기 신호를 입력받아 종료신호를 발생시키는 카운팅 수단(56) ; 상기 카운팅 수단(56)으로부터 종료신호를 입력받아 버스점유신호를 래치하는 플립플롭(58) ; 및 상기 플립플롭(58)의 출력에 따라 버스 점유 상태를 상기 MFP 수단(20) 및 상태인식 레지스터(21)로 알리는 버스점유시간 감시 수단(59)을 구비하는 것을 특징으로 하는 공통선 신호방식 메시지 전달부의 레벨 3 기능 구현을 위한 메시지처리보드.
3. 제 1 항에 있어서, 상기 신호루프 제어 수단(19)은, 신호단말보드가 동작중에도 특정 채널을 소프트웨어적으로 선택할 수 있도록 구성하는 것을 특징으로 하는 공통선 신호 방식 메시지 전달부의 레벨 1 및 레벨 2 기능 구현을 위한 신호 단말 보드.
4. 제 2 항에 있어서, 상기 B-버스 접속 제어 수단(23)은, 상기 상태인식 레지스터(21)와 상기 상태제어 레지스터(22)의 출력을 입력받아 상태변화를 비교하여 상기 MFP 수단(20)으로 인터럽트를 발생하는 B-버스 채널 감시 수단(60)을 더 구비하는 것을 특징으로 하는 공동선 신호방식 메시지 전달부의 레벨 3 기능구현을 위한 메세지처리보드.