KR950000969B1 - 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 메세지처리 보드 - Google Patents

Abstract

내용 없음.

Description

공통선 신호방식 메시지전달부의 레벨 3기능 구현을 위한 메시지처리 보드

제 1 도는 본 발명이 적용되는 메시지 전달부의 전체 구성도,

제 2 도는 본 발명에 의한 메시지처리 보드의 개략적인 구성블럭도,

제 3 도는 본 발명에 의한 DP-RAM 억세스 제어부의 상세도,

제 4 도 (a) 및 (b)는 인터럽터 제어부의 상세도,

제 5 도는 본 발명에 의한 STG-버스 접속제어부의 상세도,

제 6 도는 본 발명에 의한 버스에러 인식 및 발생부의 상세도,

제 7 도는 본 발명에 의한 신호단말털장감시부의 상세도.

* 도면의 주요부분에 대한 부호의 설명

1 : VME : 버스 2 : 내부버스

3 : 리세트회로 4 : 어드레스신호 버퍼

5 : 데이터 신호 버퍼 6 : 이중포트램

7 : 제어신신 버퍼 8 : 이중포트 램 엑세스 제어부

9 : 인터럽트 제어부 10 : 인터럽트 인식부

11 : 마이크로프로세서 12 : 프로그램 가능한 롬

13 : 정적램 14 : 버스에러 인식 및 발생부

15 : 클럭발생 및 분주부 16 : 어드레스 디코우더

17 : DMAC 18 : DUSCC

19 : 신호루프제어부 20 : MFP

21 : 상태인식레지스터 22 : 상태제어 레지스터

23 : STG : 버스 접속제어부

24 : 신호단말 탈장감시부 31 : 스위치

32 : 비교기 33 : ROM

31, 41, 45 : PAL 42, 46 : 플립플롭

43 : 8비트레지스터 44 : 선택스위치

51a : 수신 데이터 버퍼 51b : 송신 데이터 버퍼

52 : 선택기 53 : DUSCC

54 : 클럭 감시회로 55 : 동기신호 감시회로

56 : 카운터 57 : 동기 신호 발생부

58 : MFP 59 : 클럭발생부

71 : OR게이트 72 : AND게이트

73 : 멀티바이브레이터 80 : 상태인식 레지스터

81 : 상태제어 레지스터 82 : 비교기

본 발명은 공통선 신호방식(CCS No.7) 메시지전달부(MTP : Message Transfer Part)의 레벨 3 기능중 신호 메시지 처리기능 및 레벨 2 기능과의 접속 기능을 제공하는 메시지처리보드(MHB : Message Handling Board)에 관한 것이다.

기출원된 관련 특허인 메시지 입출력 전담보드(출원번호 90-14327호)가 실장되는 메시지 전달부의 성능분석에 관한 연구 결과에서 메시지 입출력전담보드가 신호단말의 메시지를 받아들이는 STG-버스의 폴링(Polling)방식에 처리능력의 근본적인 근본적인 저하요인이 있으며, 메시지 입출력전담보드와 신호단말을 STG-버스를 통해 연결할 때, 메시지 입출력 전단보드 하나에 신호단말 4개 정도 연결되는 구조가 이상적이며, 신호단말이 8개 및 16개로 확장될 경우에 메시지입출력전담보드의 처리능력을 향상시키는 방안 검토가 필요하다고 분석되었다. 또한 본 발명에서는 추가 기능으로 신호전달점(STP)으로서의 처리능력과 신호 단말을 최대 16개까지 수용하여야 하기 때문에 STG-버스의 개조가 불가피하다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로 STG-버스의 효율을 증대시키기 위해 기존 폴링 방식에서 하드웨어에 의한 라운드로빈(round robin) 방식의 증재(arbitration)을 적용하므로서 신호단말로부터 메시지 입력능력을 향상시키고 신호단말의 메시지 송신기회를 균등하게 부여하며, 폴링방법에서 처럼 신호단말로부터 데이터를 받아들이기 위해 항상 폴을 송출하지 않아도 되기 때문에 전체적인 메시지 처리능력을 향상시킬 수 있는 메시지 처리 보드를 제공하는데 그 목적이 있다.

본 발명은 상기 목적을 달성하기 위해 기출원된 관련특허(출원번호 90-14327)에서 신호메세지처리기능(Signalling Message Handling)만을 전담시키기 위해 기출원된 발명에서 B-Bus접속기능을 제외시키고, 상기와 같이 STG-버스를 폴링방식에서 하드웨어에 의한 라운드로빈 방식의 중재를 적용한다. 본 발명은 신호 단말 그룹버스의 마스터(Master)로 동작하며 최대 16개의 신호단말보드가 슬레이브로 동작한다. 신뢰성을 위해 본 발명은 이중화된 양측 프로세서가 핫 스탠드바이(Hot standby)로 동작하며, 신호단말의 탈장 및 실장 상태가 감시로직에 의한 하드웨어적으로 감시되며 탈장 및 실장이 발생되면 MFP(Multi Function Preripheral)로 상태신호를 보내 인터럽트를 마이크로프로세서(MPU)에 인가하는 기능을 수행한다.

상기의 기능을 수행하는 전전자 교환기의 메시지 전달부의 메시지처리보드에 있어서 ; VME-버스에 연결되어 각종 신호를 안정되게 제공하기 위한 버퍼링 수단 ; 상기 버퍼링 수단에 연결된 이중포트 메모리 수단(DPRAM) ; 내부 버스를 통해 상기 이중포트 메모리 수단에 연결된 중앙 제어 수단(MPU) ; 상기 버퍼링 수단, 이중포트 메모리 수단 및 내부 버스에 연결된 이중포트 메모리 엑세스 제어수단 ; 상기 VME-버스에 연결되고 전원공급시 및 리세트 요구시 보드내의 각 소자의 동작상의 동기를 유지시키는 리세트수단 ; 상기 VME-버스 및 내부버스에 연결된 인터럽트 제어수단 ; 상기 중앙 제어 수단에 연결되어 요구된 인터럽트를 엔코우딩하여 상기 중앙 제어 수단으로 보내고 상기 중앙 제어 수단에서 인터럽트를 인식하면 응답신호를 해당 인터럽트 발생소자로 보내는 인터럽트 인식수단 ; 상기 중앙 제어 수단에 연결되어 상기 중앙 제어 수단의 동작상태를 모니터링하여 동작오류에 대한 버스에러를 인식하고 이를 상기 중앙 제어 수단으로 알려 시스팀을 정상으로 복구하는 버스에러 인식 및 발생수단 ; 상기 내부 버스에 연결된 메모리 수단 ; 보드내의 각 소자에 클럭을 제공하는 클럭 발생 및 분주수단 ; 상기 내부 버스에 연결되어 상기 중앙 제어 수단이 보드내의 각 소자들을 제어할 수 있도록 선택신호를 발생시키는 디코딩 수단 ; 상기 내부 버스에 연결된 DMA(Direct Memory Access)컨트롤 수단 ; 상기 내부 버스 및 DMA 컨트롤 수단에 연결되며 독립적인 메시지의 송수신기능을 보유하는 직렬통신 컨트럴(DUSCC) 수단 ; STG-버스에 연결되어 상기 STG-버스를 관장하는 STG-버스 제어수단 ; 상기 직렬 통신 컨트롤 수단 및 STG-버스에 연결되어 에러발생시 보드내에서 외부로 전송하는 신호를 외부와 차단하고 내부를 루프백시켜 에러위치를 확인하는 신호루프 제어수단 ; 상기 내부 버스, 신호루프 제어수단 및 STG-버스 제어수단에 연결된 MFP(Multi Function Preripheral)수단 ; 상기 내부 버스, 신호루프 제어수단, STG-버스 제어수단 및 MFP 수단에 연결되어 보드내의 동작상태를 확인하는 상태인식 레지스터 ; 및 상기 내부 버스, 신호루프 제어수단, STG-버스 제어수단 및 MFP수단에 연결되어 보드내의 동작상태를 적절한 상태로 제어하는 상태제어 레지스터를 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

우선 제 1 도를 통하여 메시지전달부의 전체구성에서 본 발명의 역할을 설명하고, 제 2 도에서 메시지처리보드의 기능을 설명한다. 제 1 도에서 메시지처리보드는 A/B로 이중화되어 있으며, 레벨 3기능 처리부에서 VME-버스를 통해 전달된 메시지를 라우팅하여 레벨 2기능을 수행하는 각 신호단말로 STG-버스를 통해 전달하며, 신호단말로부터 STG-버스를 통해 들어오는 메시지를 판별하여 자국메세지인 경우는 DPRAM을 통해서 레벨 3 기능 처리부로 전달하고, 신호전달점(STP)메세지인 경우는 라우팅하여 메시지처리보드에서 직접 STG-버스를 통해 해당 링크로 되돌려 보낸다. 버스의 이중화는 기능의 완전 이중화가 아닌 케이블의 이중화만을 구현하여 운용중에 케이블의 교치가 가능하도록 구성된다.

제 2 도를 통해서 메시지처리보드의 기능블럭구성을 살펴보면 다음과 같다.

도면에서 1은 VME-버스, 2는 내부버스, 3은 리세트회로, 4는 어드레스 신호버퍼, 5는 데이터 신호버퍼, 6은 이중포트램(DPRAM), 7은 제어신호 버퍼, 8은 DPRAM 엑세스 제어부, 9는 인터럽트 제어부, 10은 인터럽트 인식부, 11은 마이크로 프로세서(MPU), 12는 프로그램 가능한 롬(PROM), 13은 정적램(SRAM), 14는 버스에러 인식 및 발생부, 15는 클럭발생 및 분주부, 16은 어드레스디코우더, 17은 DMAC, 18은 DUSCC, 19는 신호루프제어부, 20은 MFP, 21은 상태 인식 레지스터, 22는 상태제어 레지스터, 23은 STG-버스 접속 제어부, 24는 신호단말 탈장감시부를 각각 나타낸다.

레벨 3기능제어부는 신호단말과 메시지 교환이 필요할 때 메시지처리보드의 DPRAM(6)을 읽어 내거나 (read-수신), 정보를 DP-RAM에 쓰게 되고(write-송신), 메시지 처리보드는 이를 위해 VME-버스에 의해 DPRAM(6)을 엑세스할 수 있도록 어드레스, 데이터, 제어신호를 버퍼(4, 5, 7)후단에서 이용한다. DPRAM 엑세스제어부(8)는 VME-브스의 어드레서 신호를 사용하여 레벨 3의 DPRAM(6)을 엑세스할 수 있는 영역을 결정하고, VME-버스의 제어신호를 이용하여 DPRAM을 엑세스할 수 있는 제어신호를 변환하여 레벨 3 기능제어부와 메시지처리보드의 MPU(Micro Processor Unit)가 동시에 같은 DPRAM 영역을 엑세스할 때의 데이터손실을 방지하는 제어신호를 발생시킨다.

메시지처리보드는 상기 DPRAM(6)을 통해 메시지를 수신하거나 송신할 때 메시지의 유무를 계속적으로 또는 일정시간의 주기로 확인하는 방법은 전반적으로 성능을 저하시킬 것이다. 이를 해결하는 방법으로 송.수신 인터럽트방식을 도입하여 레벨 3기능 제어부로 송신할 메시지가 있을 때 DPRAM(6)에 메시지를 채운 다음 인터럽트를 발생시켜 메시지가 있음을 알리고 수선에서 인터럽트를 인식후 DPRAM(6)내의 메시지를 읽어낸다. 인터럽트 제어부(9)는 이를 위한 회로부이다.

인터럽트인식부(10)는 레벨 3기능 제어부로 부터의 인터럽트 및 메시지처리보드 내의 여러 인터럽트를 받아들여 엔코우딩하여 MPU로 보내고 MPU(1)에서 인터럽트를 인식한 후에 응답신호를 만들어 인터럽트를 발생한 디바이스(device)로 보낸다.

메시지처리보드내의 각 디바이스의 선택신호는 어드레스 디코우더(16)에서 MPU(11)의 어드레스신호와 제어신호에 의해 발생되며, 리세트 회로(3)는 전원이 공급될 때와 리세트 스위치에 의한 리세트 신호를 보드내의 각 디바이스로 동시에 보내어 동작상의 동기를 유지하게 한다. 클럭(clock)발생 및 분주부(15)는 클럭의 발생 및 분주회로로 구성된다.

버스에러 인식 및 발생부(14)는 제어 소프트웨어의 동작오류를 인하여 보드내의 각 디바이스의 메모리 영역을 벗어난 메모리 엑세스에 대해서 버스에러를 인식하고 이를 MPU(11)에 알림으로써 만일의 경우에 대비하여 심각한 동작오류에 대한 시스팀을 정상적으로 복구하기 위한 기능 블럭이다.

상태인식레지스터(21) 및 상태제어 레지스터(22)는 메시지처리보드의 동작상태를 해석하고, 필요한 시점에 적절한 상태로 제어하기 위한 각 16비트(bit)와 32비트(bit)레지스터이다.

신호루프제어부(19)는 메시지처리보드내의 직렬 I/O(serial input/output)를 위한 신호와 STG-버스와 접속지점에 위치하여 상태제어 레지스터(22)의 제어에 의해 보드에서 외부로 전송되는 신호를 외부와 차단하고 내부로 루프백(loopback)시키는 기능을 갖고 있어 제 1 도에서 메시지처리보드와 연계되는 다음 보드에 영향을 주지 않고 자체 시험을 할 수 있는 기능을 제공한다.

STG-버스 접속제어부(23)는 최대 16개의 신호단말을 수용할 수 있는 직렬(serial)버스로서 신호단말이 버스점유기회를 균등히 가질 수 있도록 하드웨어 라운드로빈 방식의 중재를 적용하며, 이를 위해 송수신클럭과 동기신호를 송출한다. 단, 마스터의 메시지 송신능력을 높이기 위해 메시지처리보드는 중재에 포함시키지 않고 독립적인 송신기회를 가진다. 그리고, 자체 발생 공급되는 동작 클럭과 동기신호를 자체 감시하여 오류상태를 인식하고 레벨 3기능제어부에 통보하여 이증화 절체에 참조토록 한다. 신호단말 탈장감시회로(24)는 신호단말 탈장 및 실장을 신속히 인식하기 위해 구성된다.

바람직한 실시예로서 메시지처리보드는 전술한 각 기능 블록이외에 다음과 같은 주요 IC로 구성된다.

MPU(11)는 내부 버스(2)를 통해 보드내의 소자들을 엑세스하여 제어하는 것으로 MC68000을 사용하였다. PROM(12)는 내부 버스(2)에 연결되어 있는 프로그램 가능한 롬으로서, 본 발명 실시예에서는 64K 바이트의 EPROM(150ns) 2개를 사용하였다. SRAM(13)은 내부 버스(2)에 연결되어 있는 정적램으로서, 본 발명 실시예에서는 128K 바이트의 SRAM(120ns)2개를 사용하였다.

DMAC(17)는 상기 내부 버스(2)에 연결되어 있으며, 메시지의 송수신을 위해 4개의 처리 채널을 갖고 있는 DMA 컨트롤러로서, 본 발명의 실시예에서는 MC68450을 사용하였다.

DUSCC(18)는 상기 내부 버스(2)와 DMAC(17)에 연결되어 있으며, 메시지의 송수신을 위해 독립된 2개의 채널을 갖고 있는 다기능 직렬(serial)통신 컨트롤러로서, 본 발명의 실시예에서는 MC68901을 사용하였다.

지금까지 제 2 도의 본 발명에 대한 메시지처리보드의 기능블럭에 대한 주요 기능을 설명하였다. 다음으로 상기 각 기능블럭의 연계성과 전반적인 동작절차를 설명한다.

레벨 3 기능제어부에서는 신호단말로 전송할 메시지가 있을 때 메시지를 DPRAM(6)에 채우고 메시지처리보드로 인터럽트를 건다. 메시지처리보드는 인터럽트를 인식하고 DPRAM(6)읽어내어 SRAM(13)의 특정한 영역으로 옮긴다음 상태제어 레지스터를 사용하여 VME-버스로 부터의 인터럽트를 정상상태로 복구하고 수신한 메시지를 해석하여 STG-버스에 해당하는 DMAC(17)와 DUSCC(18)의 특정한 채널을 제어하여 송신한다. 수신에서 DMAC(17)와 DUSCC(18)의 수신채널은 동작상태에 있으며 메시지를 수신하면 STG-버스에 해당하는 DUSCC(15)로부터 인터럽트를 인식한다. MPU(11)는 인터럽트에 의해 수신완료상태를 인식하면 SRAM(13)의 특정한 영역으로 메시지를 읽어내어 DPRAM에 채운다음 인터럽트 제어부를 통해 레벨 3 기능제어부로 인터럽트를 걸어주어 STG-버스로 부터 메시지를 수신했음을 알린다.

이하 첨부된 도면을 사용하여 본 발명의 메시지처리보드의 각 기능 블록을 상세히 설명한다.

제 3 도는 DPRAM 엑세스 제어부(8)의 상세도이다. 도면에서 31은 스위치, 32는 비교기, 33은 ROM 34는 PAL(Programable Array Logic)이다, VME-버스의 어드레스(A23∼A16)와 메시지 처리보드내의 스위치설정값이 일치하는 경우 추가적인 디코우딩이 이루어지고 VME-버스의 AM(Address Modifier)코우드와 제어신호를 근거로 DPRAM 선택신호가 발생되며 레벨 3 기능제어부에서 다른 어드레스 영역으로 엑세스할 때 버스에러신호를 발생시킨다.

제 4 도는 (a) 및 (b)는 인터럽트 제어부의 상세도로서, 도면에서 41 및 45는 PAL, 42 및 46은 플립플롭, 43은 8비트 레지스터, 44는 선택스위치를 나타낸다.

실현과정에 PAL을 사용하여 선택신호 및 필요한 제어신호를 발생시킴으로 인해 각 PAL의 결과적인 출력신호의 용도설명으로 동작상태를 설명한다. 제 4 도의 (a)는 레벨 3 기능 제어부에서 메시지처리보드로 인터럽트를 주는 방식을 나타낸 것이다. VME-버스로 부터의 어드레스 신호와 DPRAM 엑세스에 필요한 제어신호(a)를 사용하여 레벨 3 기능제어부에서 DPRAM의 특정영역에 데이터를 쓸 때 메시지처리보드에 인터럽트가 발생하고, 상태제어 레지스터의 신호(b)로 래치(latch)되어 있는 인터럽트인가신호를 정상상태로 복구하도록 구성되어 있다.

제 4 도의 (b)는 메시지처리보드에서 레벨 3 기능제어부로 인터럽트를 인가시키는 방식을 나타낸 것이다. MPU에서 레벨 3 기능제어부로 주는 인터럽트백터값은 8비트 레지스터(43)에 래치시킬때 어드레스 디코우더의 선택신호(c)에 의해 VME-버스로 인터럽트 신호가 D-플립플롭(46)에 래치된다. 보드내의 선택스위치(44)를 두어 VME-버스의 인터럽트 번호를 선택할 수 있다. 레벨 3 기능제어부의 인터럽트 응답사이클에서 VME-버스의 어드레스 신호(VA1∼VA2)의 내부 스위치(44)의 설정값이 일치할 때 VME-버스의 제어신호를 사용하여 8비트 레지스터(43)의 벡터값을 VME-버스의 데이터 버스로 내보내는 신호와 VME-버스로의 인터럽트신호를 정상상태로 복구하는 신호를 PAL(45)을 이용하여 발생시킨다.

제 5 도는 STG-버스의 접속제어부의 상세도로서, 도면에서 51a는 수신 데이터 버퍼, 51b는 송신 데이터 버퍼, 52는 선택기, 53은 DUSCC, 54는 클럭감시회로, 55는 동기신호 감시회로, 56은 카운터, 57은 동기신호 발생회로, 58은 MFP, 59는 클럭발생부를 각각 나타낸다.

STG-버스는 최대 16개의 신호단말을 수용할 수 있는 직렬(serial)버스로서 5가지 신호즉 송신데이타버스(STXD), 수신데이타버스(SRXD), 송수신클럭(SCLK), 데이터송신동기신호(SFRS) 및 점유신호(SAST)로 구성된다.

데이터송신버스의 데이터수신버스는 직렬버스로서 메시지처리 보드가 데이터를 송신 및 수신하는 버스로서 송.수신이 완전히 분리되어 있다. 마스터인 메시지처리보드에서 신호단말로의 송신할 데이터가 있는 경우는 항상 데이터를 송신할 수 있으며, 반면에 송신할 데이터가 준비된 슬레이브 프로세서인 신호단말들은 공히 자기 자체내에 어드레스 카운터가 클럭을 세어 FF(16진수)에 도달했을 때 송신할 수 있는 차례가 부여되며, 송신할 메시지가 있는 신호단말은 이때 송신버스 점유신호를 송출하고 메시지를 송출하며 데이터 송신버스 점유신호는 모든 신호단말 및 메시지 처리보드에 입력되어 어드레스 카운터가 정지되도록 한다. 각 슬레이브 프로세서간의 송신 동기를 맞추기위해 마스터로부터 동기신호를 받을 때 마다 어드레스 카운터는 설정된 초기값이 로드(Lord)되도록 한다. 카운터의 초기값은 일정 간격으로 차이를 갖도록 딥 스위치를 세트함으로 각 슬레이브가 충돌 없이 버스를 점유하게 한다. 송수신클럭과 동기신호는 메시지처리보드가 이중화되어 있음으로 동작(Active)측만 출력하도록 하드웨어 로직에 의해 구성된다. 동작(Active)/대기(Stand-by)상태의 구분은 메시지전달부의 이중화기능 처리를 위해 실장되는 이중화보드(DPB)로부터 출력되는 신호를 이용하여 신호레벨이 "0"(Low Active)일때가 동작 상태이다. 사용되는 클럭의 속도는 1Mbps 또는 512 Kbps로 선택기능 하도록 구성되어 있다. 클럭감시회로(54) 및 동기신호 감시회로(55)는 STG-버스의 클럭신호 및 동기신호를 자체 감시하여 인식되지 않을 때 MFP로 상태신호를 보내 인터럽트를 MPU에 인가한다. 이러한 클럭감시회로와 동기신호 감시회로는 제 6 도의 버스에러 인식 및 클럭감시회로와 동기신호 감시회로는 제 6 도의 버스에러 인식 및 발생부의 구성도에서 나타난 것처럼 멀티바이브레이터(multibrator)로 구현한다.

제 5 도의 52는 신호루프의 구성을 위한 선택기를 나타낸 것으로서, 메시지처리보드의 STG-버스 접속기능에 대한 자체시험시 또는 접속운용상의 문제점 발생시 에러 발생 위치를 알아내는데 유용하며, 본 발명에서는 LS157을 사용하여 구성하였다. 신호루프의 구성 및 해제는 상태제어 레지스터의 제어신호를 사용하여 필요시 루프기능을 수행한다.

제 6 도는 버스에러인식 및 발생부의 세부구성도로서 71은 논리합(OR) 게이트, 72는 논리곱(AND) 게이트, 73은 멀티바이브레이터이다. 도면에서 1은 보드내의 리세트 신호이고, m은 MPU동작 주파수의 2분주에 해당하는 신호이며, n은 MPU의 어드레스 스트로브 신호이다. 따라서, 일정시간동안 어드레스 스트로브(AS)신호가 발생되지 않으면 논리곱(AND) 게이트(72)의 출력단에 연결된 멀티바이브레이터(73)에 의해 버스에러 신호가 발생된다. 그러면 MPU(11)는 상기 버스에러 신호를 인식하여 제어루틴의 심각한 오류로 판단처리하고 보드내의 제어루틴을 초기화한다.

제 7 도는 신호단말의 탈장 및 실장감시를 위한 세부구성도로서, 상태인식 레지스터(80), 상태제어 레지스터(81), 비교기(compara-tor)(82)로 구성된다. 탈장신호는 16개의 신호단말로부터 출력되는 신호가 메시지처리보드의 벡컨넥터로부터 입력되어 16비트의 상태인식 레지스터에 입력된다. 상태변화를 판단하기 위해 변화되기 직전의 상태를 상태 제어 레지스터에 저장하며 비교기에서는 상태인식 레지스터와 상태제어 레지스터의 내용을 항상 비교하여, 변화상태를 인식하면, MFP인터럽트를 발생시켜 상태변화에 대한 조치를 행하고, 다음 변화상태를 인식할 수 있도록 상태제어 레지스터의 내용을 상태제어 인식레지스터와 동일하게 변화시킨다.

그리하여 상술한 바와 같은 본 발명의 메시지처리보드는 신호 단말과의 연계를 위한 STG-버스 접속기능과 VME-버스 및 DPRAM 접속기능 및 메시지처리보드의 동작상태 모니터 기능을 수행한다.

상기와 같이 구성되어 동작하는 본 발명은 다음과 같은 효과가 있다.

공통선 신호방식의 메시지 전달부 기능을 국산 전전자 교환기인 TDX-1계열에 인식할 수 있는 하드웨어적인 접속기술을 제공한다. 또한 본 발명의 보드는 동일 기능을 수행하는 기출원된 관련특허(출원번호 : 제 90-14327호)의 단점인 STG-버스의 성능을 보완하고, 메시지 전달부가 신호전달점(STP)기능을 개발을 고려하여 신호망 기능을 갖는 레벨 3기능제어부의 메시지 처리기능과 트래픽관리 및 루트관 기능중 일부를 담당하여 레벨 2로부터 수신된 메시지가 신호전달점(STP)메세지인 경우는 레벨 3기능 제어부까지 전달하지 않고 메시지 처리보드에서 직접 라우팅하여 되돌림으로서, 메시지 입출력 및 신호전달점(STP)메세지처리에 관련된 레벨 3기능제어부 프로세서의 부담을 크게 줄여줌으로써, 메시지 전달부의 전반적인 처리성능을 높여주며, 추후 레벨 3기능제어부의 새로운 기능추가에 도움을 줄 수 있다. 메시지 입출력 기능을 분리하여 구현하는 이러한 방식은 특정한 통신프로토콜에 의한 외부와의 통신을 갖는 장치에 이용된다.

Claims (4)

1. 전전자 교환기의 메시지 전달부의 메시지처리보드에 있어서 ; VME-버스(1)에 연결되어 각종 신호를 안정되게 제공하기 위한 버퍼링 수단(4, 5, 7) ; 상기 버퍼링 수단(4, 5)에 연결된 이중포트 메모리 수단 DPRAM(6) ; 내부 버스(2)를 통해 상기 이중포트 메모리 수단(6)에 연결된 중앙 제어 수단(MPU)(11) ; 상기 버퍼링 수단(4, 5, 7), 이중포트 메모리 수단(6) 및 내부 버스(2)에 연결된 이중포트 메모리 엑세스 제어수단(8) ; 상기 VME-버스(1)에 연결되고 전원공급시 및 리세트 요구시보드내의 각 소자의 동작상의 동기를 유지시키는 리세트 수단(3) ; 상기 VME-버스(1) 및 내부버스(2)에 연결된 제어수단(9) ; 상기 중앙 제어 수단(11)에 연결되어 요구된 인터럽트를 엔코우딩하여 상기 중앙 제어 수단(11)으로 보내고 상기 중앙 제어수단(11)에서 인터럽트를 인식하면 응답신호를 해당 인터럽트 발생소자로 보내는 인터럽트 인식수단(10) ; 상기 중앙 제어 수단(11)에 연결되어 상기 중앙 제어 수단(11)의 동작 상태를 모니터링하여 동작오류에 대한 버스에러를 인식하고 이를 상기 중앙 제어 수단(11)으로 알려 시스팀을 정상으로 복구하는 버스에러 인식 및 발생수단(14) ; 상기 내부 버스(2)에 연결된 메모리 수단(12, 13) ; 보드내의 각 소자에 클럭을 제공하는 클럭 발생 및 분주수단(15) ; 상기 내부 버스(2)에 연결되어 상기 중앙 제어 수단(11)이 보드내의 각 소자들을 제어할 수 있도록 선택신호를 발생시키는 디코딩 수단(16) ; 상기 내부 버스(2)에 연결된 DMA(Direct Memory Access)컨트롤 수단(17) ; 상기 내부 버스(2) 및 DMA 컨트롤 수단(17)에 연결되며 독립적인 메시지의 송수신기능을 보유하는 직렬통신 컨트롤(DUSCC)수단(18) ; STG-버스에 연결되어 상기 STG-버스를 관장하는 STG-버스 제어수단(23) ; 상기 직렬 통신 컨트롤 수단(18) 및 STG-버스에 연결되어 에러발생시 보드내에서 외부로 전송하는 신호를 외부와 차단하고 내부를 루프백시켜 에러위치를 확인하는 신호루프 제어수단(19) ; 상기 내부 버스(2), 신호루프 제어수단(19) 및 STG-버스 제어수단(23)에 연결된 MFP(Multi Function Preipheral)수단(20) ; 상기 내부 버스(2), 신호루프 제어수단(19), STG-버스제어수단(23) 및 MFP 수단(20)에 연결되어 보드내의 동작상태를 확인하는 상태인식 레지스터(21) ; 및 상기 내부 버스(2), 신호루프 제어수단(19), STG-버스 제어수단(23) 및 MFP 수단(20)에 연결되어 보드내의 동작상태를 적절한 상태로 제어하는 상태제어 레지스터(22)를 구비하는 것을 특징으로 하는 공통선 신호방식 메시지 전달부의 레벨 3기능 구현을 위한 메시지 처리보드.
2. 제 1 항에 있어서, 상기 상태인식 레지스터(21)와 상기 상태제어 레지스터(22)의 출력을 입력받아 상태변화를 비교하여 상기 MFP 수단(20)으로 인터럽트를 발생하는 신호단말 탈장 감시수단(24)을 더 구비하는 것을 특징으로 하는 공동선 신호방식 메시지 전달부의 레벨 3기능 구현을 위한 메시지처리보드.
3. 제 1 또는 제 2 항에 있어서, 상기 STG-버스 제어수단(23)은, 상기 STG-버스에 접속되는 수신 버스 인터페이스 수단(51a) ; 상기 송신 버스 인터페이스에 연결되어 대기(Standby)상태의 메시지처리보드의 출력을 제한하는 송신 버스 인터페이스 수단(51b) ; 상기 STG-버스로 부터의 클럭신호 및 동기신호를 자체 감시하여 인식되지 않을 때 상기 MFP 수단(20)으로 상태신호를 보내 인터럽트를 상기 중앙 제어 수단(11)으로 발생시키는 신호 감시 수단(54, 55) ; 카운터 초기값 및 상기 동기 신호를 입력받아 종료신호를 발생시키는 카운팅 수단(56) ; 상기 카운터 수단(56)으로부터 종료신호를 입력받아 동기신호를 발생하는 동기신호 발생수단(57)을 구비하는 것을 특징으로 하는 공통선 신호방식 메시지 전달부의 레벨 3기능 구현을 위한 메시지처리보드.
4. 제 1 항 또는 제 2 항에 있어서, 상기 신호 루프 제어 수단(19)은, 신호단말보드가 동작중에도 특정 채널을 소프트웨어적으로 선택할 수 있도록 구성하는 것을 특징으로 하는 공통선 신호 방식 메시지 전달부의 레벨 1 및 레벨 2 기능 구현을 위한 신호단말보드.