KR0179587B1 - 망동기 3중화를 위한 프로세서간 통신장치 - Google Patents

망동기 3중화를 위한 프로세서간 통신장치 Download PDF

Info

Publication number
KR0179587B1
KR0179587B1 KR1019950037120A KR19950037120A KR0179587B1 KR 0179587 B1 KR0179587 B1 KR 0179587B1 KR 1019950037120 A KR1019950037120 A KR 1019950037120A KR 19950037120 A KR19950037120 A KR 19950037120A KR 0179587 B1 KR0179587 B1 KR 0179587B1
Authority
KR
South Korea
Prior art keywords
network
hdlc
receiving
processor
transmission
Prior art date
Application number
KR1019950037120A
Other languages
English (en)
Other versions
KR970024736A (ko
Inventor
김주용
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019950037120A priority Critical patent/KR0179587B1/ko
Publication of KR970024736A publication Critical patent/KR970024736A/ko
Application granted granted Critical
Publication of KR0179587B1 publication Critical patent/KR0179587B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명에 따라 3중화된 망동기장치는 프로세서간 통신장치를 각각 구비하고 있는 바, 이 프로세서간 통신장치는 망동기장치를 제어하기 위한 프로세서부(41); 다른 두개의 망동기장치에 자신의 IPC데이타를 송신하기 위한 송신 메모리와 다른 두개의 망동기장치로 IPC데이타를 수신하기 위한 수신메모리 영역을 할당하기 위한 이중포트 시스템 램(42); 상기 시스템 램(42)에 저정된 데이타를 HDLC프로토콜에 따라 송신 및 수신하기 위한 제1HDLC제어기(43); 상기 시스템 램에 저장된 데이타를 HDLC프로토콜에 따라 수신하기 위한 제2HDLC제어기(44); 및 상기 제1HDLC제어기 및 제2HDLC제어기에 의한 송수신 데이타를 일시 저장하며, 프로세서로부터 입력된 기능선택(SEL)신호에 따라 루프백기능이 활성화되면 자신의 송신 IPC데이타를 수신측으로 루프백시키도록 된 외부버퍼(45)가 구비된다. 따라서 신속하게 상태정보를 획득할 수 있으며 통신의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

망동기 3중화를 위한 프로세서간 통신장치
제1도는 종래에 망동기를 3중화할 경우 프로세서간 통신계통을 도시한 블럭도.
제2도는 본 발명에 따라 망동기를 3중화할 경우 프로세서간 통신 장치를 도시한 블럭도.
제3도는 제2도에 도시된 일 프로세서의 통신계통을 도시한 블럭도.
제4도는 본 발명을 설명하기 위해 도시한 HDLC 프로토콜에 따른 데이타 포맷도.
제5도는 제3도에 도시된 외부버퍼의 루프백을 위한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10,20,30 : 제0~제2망동기부 11,21,31 : 제0~2프로세서
12 : 제0송신메모리 13,34 : 제1송신버퍼
14,24 : 제2송신버퍼 15,36 : 제1수신버퍼
16,26 : 제2수신버퍼 17,38 : 제1수신메모리
18,28 : 제2수신메모리 22 : 제1송신메모리
32 : 제2송신메모리 41 : 프로세서
42 : 이중포트 램 43,44 : HDLC제어기
45 : 외부버퍼
본 발명은 디지탈 정보통신망에서 필수적으로 사용되는 동기장치를 3중화하기 위한 기술에 관한 것으로, 특히 HDLC 프로토콜을 지원하는 마이크로 프로세서의 직렬 통신포트를 이용하여 안정되고 신뢰도가 높게 망동기장치를 3중화할 수 있도록 된 프로세서간 통신장치에 관한 것이다.
일반적으로 디지탈 전전자교환기에 있어서 망동기장치는 시스템의 성능에 중대한 영향을 미치기 때문에 신뢰성을 보장하기 위하여 동일한 망동기장치가 3중화되어 있고, 이중 어느 하나가 액티브상태로 동작하다가 고장이 발생되면 다른 스탠바이 동기장치로 제어가 옮겨가 클럭공급을 중단시키지 않고 계속 공급할 수 있도록 되어 있다. 그런데 이와 같이 동일한 하드웨어 구성을 갖는 망동기장치를 3중화할 경우에, 각 망동기장치를 제어하는 프로세서들은 다른 망동기장치의 상태를 수시로 감시하여 파악하고 있다가, 어느 하나의 동기장치에 이상이 발생되면 적절히 대응해야 한다. 이와 같이 3중화로 구성된 망동기장치간에는 상태정보를 교환할 필요가 있는데, 이를 위하여 망동기장치의 동작을 제어하는 각 프로세서들간에 상태정보를 교환하기 위한 통신채널이 구비되어야 한다.
제1도는 망동기장치를 3중화하기 위하여 프로세서간에 정보를 교환하는 종래의 통신장치를 도시한 블럭도로서, 3개의 망동기장치(10,20,30)는 제어를 위한 프로세서들을 각각 개별적으로 가지고 있으며 서로 다른 망동기장치의 프로세서와 통신하기 위해 하나의 송신메모리와 두개의 수신메모리를 가지고 있다. 또한 송신 메모리는 다른 프로세서에 자신의 상태정보를 전송하기 위한 송신버퍼와, 또다른 프로세서에 자신의 상태정보를 전송하기 위한 송신버퍼에 연결되어 자신의 상태를 송신하는데 사용되고, 수신메모리는 각각의 수신 버퍼를 가지고 있으며 이 수신버퍼는 다른 프로세서들의 상태정보를 수신하도록 되어 있다.
즉 제1도에 있어서, 제0망동기장치(10), 제1망동기장치(20), 및 제2망동기장치(30)로 구성되어 3중화된 망동기장치는, 각각의 자신의 프로세서를 가지고 있는데, 제0망동기장치(10)는 제0프로세서(11)에 의해 제어되면서 자신의 상태를 다른 프로세서(21,31)에 전송함과 아울러 다른 프로세서들로부터 다른 망동기장치의 상태정보를 수신한다. 즉, 제0프로세서(11)는 송신메모리(TMO:12)에 자신의 상태정보를 저장한 후 제1송신버퍼(TB1:13)를 통해 제1프로세서(21)에 장신의 상태정보를 송신하고, 제2송신버퍼(TB2:14)를 통해 제2프로세서(31)에 자신의 상태정보를 송신하며, 제1프로세서(21)로부터 제1망동기장치의 상태정보를 제1수신버퍼(RB1:15)와 제1수신메모리(RM1:17)를 통해 수신하고, 제2프로세서(31)로부터 제2망동기장치의 상태정보를 제2수신버퍼(RB2:16)와 제2수신메모리(RM2:18)를 통해 수신한다. 유사한 방식으로 제1프로세서(21)는 송신메모리(TM1:22)에 자신의 상태정보를 저장한 후 제0송신버퍼(TB0:23)를 통해 제0프로세서(11)에 자신의 상태 정보를 송신하고, 제2송신버퍼(24)를 통해 제2프로세서(31)에 자신의 상태정보를 송신하며, 제0프로세서(11)로부터 제0망동기장치의 상태정보를 제0수신버퍼(25)와 제0수신메모리(27)를 통해 수신하고, 제2프로세서로부터 제2망동기장치의 상태정보를 제2수신버퍼(26)와 제2수신메모리(28)를 통해 수신한다. 그리고 제2프로세서(31)는 송신메모리(TM2:32)에 자신의 상태정보를 저장한 후 제1송신버퍼(34)를 통해 제1프로세서에 자신의 상태정보를 송신하고, 제0송신버퍼(33)를 통해 제0프로세서에 자신의 상태정보를 송신하며, 제1프로세서(21)로부터 제1망동기장치의 상태정보를 제1수신버퍼(36)와 제1수신메모리(38)를 통해 수신하고, 제0프로세서로부터 제0망동기장치의 상태정보를 제0수신버퍼(35)와 제0수신메모리(37)를 통해 수신한다.
그런데 망동기장치를 3중화하기 위한 상기 종래의 프로세서간 통신 장치는 제0프로세서가 송신 혹은 수신메모리를 억세스하는 동안에는 다른 제1 및 제2프로세서가 상태정보를 전달할 수 없고, 반대로 제1 혹은 제2프로세서가 제0프로세서의 메모리를 억세스하는 동안에는 제0프로세서가 자신의 메모리를 억세스할 수 없었기 때문에 상태의 변화에 신속하게 대응하지 못하고, 버스를 중재하기 위한 중재회로가 필요하여 회로가 복잡해지는 문제점이 있었다.
또한, 자신의 프로세서간 통신(즉, IPC)기능이 정상적으로 동작하는지를 확인하기 위해서는 다른 프로세서와의 통신이 필요하였기 때문에 단독으로 IPC기능을 시험하지 못하는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 안출된 것으로, 신뢰성이 보장되고 회로 구성이 간단하게 망동기장치를 3중화할 수 있으며, IPC데이타를 루프백하는 기능을 추가하여 단독으로 IPC기능을 시험할 수 있도록 된 망동기 3중화를 위한 프로세서간 통신장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 제1망동기장치와 제2망동기장치 및 제3망동기장치가 서로 IPC데이타를 교환하므로써 상대방의 상태정보를 인지하여 망동기장치를 3중화할 수 있도록 된 디지탈 전전자교환기의 망동기 3중화장치에 있어서, 상기 제1 내지 제3망동기장치가, 망동기장치를 제어하기 위한 프로세서부; 다른 두개의 망동기장치에 자신의 IPC데이타를 송신하기 위한 송신메모리와 다른 두개의 망동기장치로 IPC데이타를 수신하기 위한 수신메모리 영역을 할당하기 위한 이중포트 시스템 램; 상기 시스템 램에 저장된 데이타를 HDLC프로토콜에 따라 송신 및 수신하기 위한 제1HDLC제어기; 상기 시스템 램에 저장된 데이타를 HDLC프로토콜에 따라 수신하기 위한 제2HDLC제어기; 및 상기 제1HDLC제어기 및 제2HDLC제어기에 의한 송수신 데이타를 일시 저장하며, 프로세서로부터 입력된 기능선택신호에 따라 루프백기능이 활성화되면 자신의 송신 IPC데이타를 수신측으로 루프백시키도록 된 외부버퍼를 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.
본 발명에 따라, 제1망동기장치 내지 제3망동기장치(10,20,30)로 3중화된 망동기장치는, 제2도에 도시된 바와 같이, 망동기장치간에 IPC데이타를 교환하기 위하여 각각 하나의 송신포트(TX)와 두개의 수신포트(RX1,RX2)를 구비하고 있다. 바람직하게 각 망동기장치는, 논리적으로 자신의 왼쪽에 위치한 망동기장치의 상태를 제1수신포트(RX1)로 입력받고, 자신의 오른쪽에 위치한 망동기장치의 상태를 제2수신포트(RX2)로 입력받으며, 송신포트(TX)를 이용하여 다른 두개의 망동기장치에 자신의 IPC데이타를 HDLC 프로토콜에 따라 송신한다.
그리고 이와 같이 3중화된 망동기장치는 제3도에 도시된 바와 같은 프로세서간 통신장치를 각각 구비하고 있는 바, 이 프로세서간 통신장치는 망동기장치를 제어하기 위한 프로세서부(41); 다른 두개의 망동기장치에 자신의 IPC데이타를 송신하기 위한 송신 메모리와 다른 두개의 망동기장치로 IPC데이타를 수신하기 위한 수신메모리 영역을 할당하기 위한 이중포트 시스템 램(42); 상기 시스템 램(42)에 저장된 데이타를 HDLC프로토콜에 따라 송신 및 수신하기 위한 제1HDLC제어기(43); 상기 시스템 램에 저장된 데이타를 HDLC프로토콜에 따라 수신하기 위한 제2HDLC제어기(44); 및 상기 제1HDLC제어기 및 제2HDLC제어기에 의한 송수신 데이타를 일시 저장하며, 프로세서로부터 입력된 기능선택(SEL)신호에 따라 루프백기능이 활성화되면 자신의 송신 IPC데이타를 수신측으로 루프백시키도록 된 외부버퍼(45)가 구비된다.
그리고 상기 프로세서부(41), 이중포트 시스템 램(42), 제1HDLC 내지 제2HDLC(43,44)는 모토롤라사의 MC68302 마이크로프로세서로 구현될 수 있으며, 이와 같이 단일의 마이크로프로세서에 의해 구현될 경우 상기 듀얼포트 램(42)은 통상 576 바이트 정도의 크기를 가지고 있고, HDLC제어기(43,44)와 프로세서 코아(41)가 독립적으로 작동되어 듀얼 포트 메모리를 억세스할 수 있다.
또한 상기 외부버퍼(45)는 제5도에 도시된 바와 같이, 반전된 선택신호와 자신의 송신신호를 논리합하는 제1앤드게이트(52)와, 반전되지 않은 선택신호와 수신신호를 논리합하는 제2앤드게이트(53), 상기 제1앤드게이트(52)의 출력과 제2앤드게이트(53)의 출력을 논리곱하는 오아게이트(54)로 구성되어 선택(sel)신호가 하이일 경우에는 자신의 송신신호(self TX)를 차단하고, 외부로부터 입력된 수신신호(RX)를 자신의 수신메모리에 출력하여 정상적으로 외부의 입력을 수신할 수 있게 하고, 선택(sel) 신호가 로우일 경우에는 외부로부터 입력된 수신신호(RX)를 차단하고 자신의 송신신호(self TX)를 자신의 수신메모리측으로 루프백시키므로써 단독으로 IPC시험을 할 수 있다.
또한 상기 HDLC제어기(43,44)가 통신하는 HDLC프로토콜은, 제4도에 도시된 바와 같은 데이타 포맷으로 IPC데이타를 송수신할 수 있도록 되어 있으며, 어드레스(address), 콘트롤(control), 및 데이타(data) 부분(a)이 시스템 메모리(42)에 저장된다. 그리고 HDLC통신방식에서는 전송중의 오류를 제어하기 위한 CRC 기능이 첨가되어 있으므로 보다 정확하게 IPC데이타를 전달할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따라 망동기장치를 3중화할 경우에 HDLC프로토콜을 이용하여 IPC데이타를 전송하고, 듀얼포트 메모리를 프로세서와 통신제어기가 독립적으로 억세스할 수 있으므로 신속하게 상태정보를 획득할 수 있으며 통신의 신뢰성을 향상시킬 수 있는 효과가 있다. 또한 루프백기능이 첨가되어 각각의 망동기장치가 자신의 IPC기능을 단독으로 시험할 수 있으므로 유지보수가 용이한 효과가 있다.

Claims (3)

  1. 제1망동기장치와 제2망동기장치 및 제3망동기장치가 서로 IPC데이타를 교환하므로써 상대방의 상태정보를 인지하여 망동기장치를 3중화할 수 있도록 된 디지탈 전전자교환기의 망동기 3중화장치에 있어서, 망동기장치를 제어하기 위한 프로세서부(41); 다른 두개의 망동기장치에 자신의 IPC데이타를 송신하기 위한 송신 메모리와 다른 두개의 망동기장치로 IPC데이타를 수신하기 위한 수신메모리 영역을 할당하기 위한 이중포트 시스템 램(42); 상기 시스템 램(42)에 저장된 데이타를 HDLC프로토콜에 따라 송신 및 수신하기 위한 제1HDLC제어기(43); 상기 시스템 램에 저장된 데이타를 HDLC프로토콜에 따라 수신하기 위한 제2HDLC제어기(44); 및 상기 제1HDLC제어기 및 제2HDLC제어기에 의한 송수신 데이타를 일시 저장하며, 프로세서로부터 입력된 기능선택(SEL)신호에 따라 루프백기능이 활성화되면 자신의 송신 IPC데이타를 수신측으로 루프백시키도록 된 외부버퍼(45)가 구비되는 망동기 3중화를 위한 프로세서간 통신장치.
  2. 제1항에 있어서, 상기 프로세서부(41), 이중포트 시스템 램(42), 제1HDLC 내지 제2HDLC(43,44)는 모토롤라사의 MC68302 마이크로 프로세서로 구현되는 것을 특징으로 하는 망동기 3중화를 위한 프로세서간 통신장치.
  3. 제1항에 있어서, 상기 외부버퍼(45)는 반전된 선택신호와 자신의 송신신호를 논리합 하는 제1앤드게이트(52)와, 반전되지 않은 선택신호와 수신신호를 논리합하는 제2앤드게이트(53), 상기 제1앤드게이트(52)의 출력과 제2앤드게이트(53)의 출력을 논리곱하는 오아게이트(53)를 포함하여 구성되는 것을 특징으로 하는 망동기 3중화를 위한 프로세서간 통신장치.
KR1019950037120A 1995-10-25 1995-10-25 망동기 3중화를 위한 프로세서간 통신장치 KR0179587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037120A KR0179587B1 (ko) 1995-10-25 1995-10-25 망동기 3중화를 위한 프로세서간 통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037120A KR0179587B1 (ko) 1995-10-25 1995-10-25 망동기 3중화를 위한 프로세서간 통신장치

Publications (2)

Publication Number Publication Date
KR970024736A KR970024736A (ko) 1997-05-30
KR0179587B1 true KR0179587B1 (ko) 1999-05-15

Family

ID=19431301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037120A KR0179587B1 (ko) 1995-10-25 1995-10-25 망동기 3중화를 위한 프로세서간 통신장치

Country Status (1)

Country Link
KR (1) KR0179587B1 (ko)

Also Published As

Publication number Publication date
KR970024736A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US5063494A (en) Programmable data communications controller
JP3566304B2 (ja) バス制御装置及びバス制御システム
JPH04294441A (ja) マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置
KR20040076730A (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 데이터전송 장치 및 그 방법
US5128666A (en) Protocol and apparatus for a control link between a control unit and several devices
JPH0218742B2 (ko)
KR0179587B1 (ko) 망동기 3중화를 위한 프로세서간 통신장치
JP3639651B2 (ja) 少なくとも２台のプロセッサからなる情報処理装置
KR950000970B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 b-버스 입출력보드
KR20000003010A (ko) 두 개의 공유 메모리를 사용한 프로세서의 이중화 장치 및 방법
KR100342004B1 (ko) 버스제어장치 및 버스제어시스템
JPS60186151A (ja) プロセツサ間デ−タ通信方法
KR100455106B1 (ko) 무선 가입자 망 기지국의 중앙 제어 장치
JPS6055752A (ja) パケツト処理方式
KR100262263B1 (ko) 전전자 교환기에서 프로세서와 디바이스간의 버스 운용방법
KR960008563Y1 (ko) 병렬버스의 제어장치
KR100210813B1 (ko) 전전자 교환기의 패킷 핸들러 리셋 장치
KR0136520B1 (ko) 분산 제어 시스템
JPH11122275A (ja) シリアル通信システム
JPS62181551A (ja) ゲ−トウエイ装置
JPH11327948A (ja) シリアルバスインタフェースマクロ回路の動作テスト方法
JPH0879225A (ja) データ通信システム及びデータ通信方法
JPH06149703A (ja) メッセージ転送制御装置
JPH0410836A (ja) 通信制御装置
JPH0546529A (ja) ダイレクトメモリアクセス方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee