JPH06149703A - メッセージ転送制御装置 - Google Patents
メッセージ転送制御装置Info
- Publication number
- JPH06149703A JPH06149703A JP29834092A JP29834092A JPH06149703A JP H06149703 A JPH06149703 A JP H06149703A JP 29834092 A JP29834092 A JP 29834092A JP 29834092 A JP29834092 A JP 29834092A JP H06149703 A JPH06149703 A JP H06149703A
- Authority
- JP
- Japan
- Prior art keywords
- message
- transmission
- reception
- information
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 メッセージ転送に伴う割込み発生を少なくし
その処理時間を削減し、また、一連のメッセージ受信中
でも適度な割込みを発生させてメッセージキューの過不
足の発生を予防し、また、データのコピーを無くし、高
速転送が可能なメッセージ転送制御装置を得る。 【構成】 共通制御部４５は送信制御部４６または受信
制御部４７からの終了を受け取り、制御ブロックの割込
みマスクに従い割込み発生を制御する。また、送信制御
部４６はメッセージのヘッダとデータを連結して送信
し、受信制御部４７はこれらを分けて受信する。
その処理時間を削減し、また、一連のメッセージ受信中
でも適度な割込みを発生させてメッセージキューの過不
足の発生を予防し、また、データのコピーを無くし、高
速転送が可能なメッセージ転送制御装置を得る。 【構成】 共通制御部４５は送信制御部４６または受信
制御部４７からの終了を受け取り、制御ブロックの割込
みマスクに従い割込み発生を制御する。また、送信制御
部４６はメッセージのヘッダとデータを連結して送信
し、受信制御部４７はこれらを分けて受信する。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムの、各プロセッサ間通信に関するものである。
テムの、各プロセッサ間通信に関するものである。
【０００２】
【従来の技術】図４に示すような２個以上のプロセッサ
モジュールから構成されたシステムにおいて、プロセッ
サ間でメッセージを送受信し、処理の依頼やデータ交換
などの処理遂行を行う。図において、１はシステムバ
ス、２および３はプロセッサモジュール、２１および３
１はローカルバス、２２および３２はプロセッサ、２３
および３３はローカルメモリ、２４および３４はメッセ
ージ転送制御装置である。プロセッサモジュール２およ
び３では、メッセージの発信元および受信先に当るアプ
リケーション（ソフトウェア）と、このアプリケーショ
ンとハードウェア間のメッセージの送信および受信の処
理を行うメッセージハンドラ（ソフトウェア）がローカ
ルメモリ２３および３３に置かれ、プロセッサ２２およ
び３２によって実行される。
モジュールから構成されたシステムにおいて、プロセッ
サ間でメッセージを送受信し、処理の依頼やデータ交換
などの処理遂行を行う。図において、１はシステムバ
ス、２および３はプロセッサモジュール、２１および３
１はローカルバス、２２および３２はプロセッサ、２３
および３３はローカルメモリ、２４および３４はメッセ
ージ転送制御装置である。プロセッサモジュール２およ
び３では、メッセージの発信元および受信先に当るアプ
リケーション（ソフトウェア）と、このアプリケーショ
ンとハードウェア間のメッセージの送信および受信の処
理を行うメッセージハンドラ（ソフトウェア）がローカ
ルメモリ２３および３３に置かれ、プロセッサ２２およ
び３２によって実行される。
【０００３】この種の従来のメッセージ転送システムに
は図５に示すものがある。この図は、インテルＭＵＬＴ
Ｉ−ＢＵＳＩＩバスアーキテクチャ仕様説明書（１９８
５）に記載されたものである。この例では、一回のバス
転送で送信できるメッセージ単位は３２バイトである。
は図５に示すものがある。この図は、インテルＭＵＬＴ
Ｉ−ＢＵＳＩＩバスアーキテクチャ仕様説明書（１９８
５）に記載されたものである。この例では、一回のバス
転送で送信できるメッセージ単位は３２バイトである。
【０００４】図４、図５により、３２バイトを超えるデ
ータの通信動作を説明する。このデータは３２バイトの
データメッセージに分割され転送される。まず、プロセ
ッサ２２のメッセージハンドラは、データメッセージを
ローカルメモリ２３に生成し、メッセージ転送制御装置
２４にＤＭＡ転送アドレスとデータ長を設定し、バッフ
ァ要求１０１を発生する。メッセージ転送制御装置２４
は、バッファ要求メッセージ１０２を送信する。メッセ
ージ転送制御装置３４は、バッファ要求メッセージ１０
２を受信し、プロセッサ３２へ割込み１０３を送る。プ
ロセッサ３２のメッセージハンドラはデータを受け取る
ための受信バッファの割り当て１０４を実施し、メッセ
ージ転送制御装置３４にＤＭＡ転送アドレスとデータ長
を設定し、応答１０５を返す。メッセージ転送制御装置
３４は、応答メッセージ１０６を送信する。メッセージ
転送制御装置２４は応答メッセージ１０６を受信し、ロ
ーカルメモリ２３をアクセスし、データメッセージ１０
７〜１１０を時間間隔を空けて送信し、完了割込み１１
１をプロセッサ２２へ送る。一方、メッセージ転送制御
装置３４は、データメッセージ１０７〜１１０を受信し
ローカルメモリ３３へ書き込み、プロセッサ３２へ完了
割込み１１２を送る。
ータの通信動作を説明する。このデータは３２バイトの
データメッセージに分割され転送される。まず、プロセ
ッサ２２のメッセージハンドラは、データメッセージを
ローカルメモリ２３に生成し、メッセージ転送制御装置
２４にＤＭＡ転送アドレスとデータ長を設定し、バッフ
ァ要求１０１を発生する。メッセージ転送制御装置２４
は、バッファ要求メッセージ１０２を送信する。メッセ
ージ転送制御装置３４は、バッファ要求メッセージ１０
２を受信し、プロセッサ３２へ割込み１０３を送る。プ
ロセッサ３２のメッセージハンドラはデータを受け取る
ための受信バッファの割り当て１０４を実施し、メッセ
ージ転送制御装置３４にＤＭＡ転送アドレスとデータ長
を設定し、応答１０５を返す。メッセージ転送制御装置
３４は、応答メッセージ１０６を送信する。メッセージ
転送制御装置２４は応答メッセージ１０６を受信し、ロ
ーカルメモリ２３をアクセスし、データメッセージ１０
７〜１１０を時間間隔を空けて送信し、完了割込み１１
１をプロセッサ２２へ送る。一方、メッセージ転送制御
装置３４は、データメッセージ１０７〜１１０を受信し
ローカルメモリ３３へ書き込み、プロセッサ３２へ完了
割込み１１２を送る。
【０００５】また、公開特許公報平２−２８２８５１
は、上記動作と同様に一連のメッセージ送信後において
のみ割込みを発生させ、割込みの発生頻度を少なくする
ものであるが、一連のメッセージ送信後の割込みが起こ
るまで、メッセージキュー操作を行うことができない。
は、上記動作と同様に一連のメッセージ送信後において
のみ割込みを発生させ、割込みの発生頻度を少なくする
ものであるが、一連のメッセージ送信後の割込みが起こ
るまで、メッセージキュー操作を行うことができない。
【０００６】
【発明が解決しようとする課題】従来のメッセージ転送
制御装置は以上のように構成されているので、受信用バ
ッファ割り当ての割込み処理１０４に時間がかかるとい
う問題点があった。また、データメッセージ受信中は、
送信元のプロセッサからのメッセージ受信のみに対応し
ているため、第３のプロセッサモジュールからのデータ
メッセージを受信できないという問題点があった。
制御装置は以上のように構成されているので、受信用バ
ッファ割り当ての割込み処理１０４に時間がかかるとい
う問題点があった。また、データメッセージ受信中は、
送信元のプロセッサからのメッセージ受信のみに対応し
ているため、第３のプロセッサモジュールからのデータ
メッセージを受信できないという問題点があった。
【０００７】また、メッセージにはメッセージを管理す
るためにヘッダが先頭に置かれ、メッセージ送信時、メ
ッセージハンドラはヘッダの置かれた領域の後にアプリ
ケーションのデータをコピーしなければならず、メッセ
ージ受信時は、逆にメッセージのデータのみをアプリケ
ーションへ送るためにコピー処理が必要であり、メッセ
ージ転送時間が大きくなるという問題点があった。
るためにヘッダが先頭に置かれ、メッセージ送信時、メ
ッセージハンドラはヘッダの置かれた領域の後にアプリ
ケーションのデータをコピーしなければならず、メッセ
ージ受信時は、逆にメッセージのデータのみをアプリケ
ーションへ送るためにコピー処理が必要であり、メッセ
ージ転送時間が大きくなるという問題点があった。
【０００８】本発明は上記のような問題点を解決するた
めに為なされたもので、データメッセージの受信中も他
のプロセッサからのデータメッセージの受信ができ、且
つプロセッサの割込みによる遅れを小さくしたメッセー
ジ転送制御装置を得ることを目的とし、また、データの
コピー時間を削除して高速転送が可能なメッセージ転送
制御装置を得ることを目的とする。
めに為なされたもので、データメッセージの受信中も他
のプロセッサからのデータメッセージの受信ができ、且
つプロセッサの割込みによる遅れを小さくしたメッセー
ジ転送制御装置を得ることを目的とし、また、データの
コピー時間を削除して高速転送が可能なメッセージ転送
制御装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】本発明に係るメッセージ
転送制御装置においては、メッセージの送信および受信
を統括して制御し、送信または受信後の割込みの発生を
制御する制御手段と、割込み発生をメッセージ毎で制御
するためにメッセージ制御テーブルの制御ブロック毎に
割込みマスクを設けたものである。
転送制御装置においては、メッセージの送信および受信
を統括して制御し、送信または受信後の割込みの発生を
制御する制御手段と、割込み発生をメッセージ毎で制御
するためにメッセージ制御テーブルの制御ブロック毎に
割込みマスクを設けたものである。
【００１０】また、メッセージ送信または受信後の割込
み発生までの時間監視手段を設けたものである。
み発生までの時間監視手段を設けたものである。
【００１１】また、送信または受信したメッセージ数を
計数する計数手段を設けたものである。
計数する計数手段を設けたものである。
【００１２】また、メッセージのヘッダとデータを連結
して転送するために、メッセージ送信を制御する送信制
御手段と、メッセージ受信を制御する受信制御手段と、
制御ブロックにヘッダアドレスとデータアドレスを設け
たものである。
して転送するために、メッセージ送信を制御する送信制
御手段と、メッセージ受信を制御する受信制御手段と、
制御ブロックにヘッダアドレスとデータアドレスを設け
たものである。
【００１３】また、メッセージのヘッダとデータの分割
受信の禁止を指示するレジスタを設けたものである。
受信の禁止を指示するレジスタを設けたものである。
【００１４】
【作用】本発明においては、メッセージの送信または受
信後、制御手段は制御ブロックの割込みマスクを調べ、
マスクされていない時のみ割込みを発生する。
信後、制御手段は制御ブロックの割込みマスクを調べ、
マスクされていない時のみ割込みを発生する。
【００１５】また、時間監視手段は、メッセージ送信ま
たは受信後の割込み発生までの時間を計り、制御手段に
割込み発生を要求する。
たは受信後の割込み発生までの時間を計り、制御手段に
割込み発生を要求する。
【００１６】また、計数手段は、送信または受信したメ
ッセージ数が所定数に達した時、制御手段に割込み発生
を要求する。
ッセージ数が所定数に達した時、制御手段に割込み発生
を要求する。
【００１７】また、送信制御手段はメッセージ送信時、
制御ブロックに従い、メッセージのヘッダとデータを連
結して送信し、受信手段は制御テーブルに従い、ヘッダ
はヘッダ領域へ、データはデータ領域へ転送する。ま
た、ヘッダとデータの分割処理の禁止を指示するレジス
タが禁止を示すならば、受信制御手段はヘッダとデータ
共に、データ領域へ転送する。
制御ブロックに従い、メッセージのヘッダとデータを連
結して送信し、受信手段は制御テーブルに従い、ヘッダ
はヘッダ領域へ、データはデータ領域へ転送する。ま
た、ヘッダとデータの分割処理の禁止を指示するレジス
タが禁止を示すならば、受信制御手段はヘッダとデータ
共に、データ領域へ転送する。
【００１８】
実施例１．図１は本発明の一実施例を示すメッセージ転
送制御装置の構成図である。図中、４１はローカルバス
インタフェース、４２はシステムバスインタフェース、
４３は送信メッセージを一時的に保持する送信ＦＩＦＯ
バッファ、４４は受信メッセージを一時的に保持する受
信ＦＩＦＯバッファ、４５はメッセージ送信と受信を共
通して制御する共通制御部、４６はメッセージ送信を制
御する送信制御部、４７はメッセージ受信を制御する受
信制御部、４８はメッセージ転送に関する制御情報を記
憶するレジスタファイル、４９は送信用メッセージ制御
テーブルの制御ブロック情報を一時的に保持する送信制
御バッファ、５０は受信用メッセージ制御テーブルの制
御ブロック情報を一時的に保持する受信制御バッファ、
５１はプロセッサへの割込み要求である。
送制御装置の構成図である。図中、４１はローカルバス
インタフェース、４２はシステムバスインタフェース、
４３は送信メッセージを一時的に保持する送信ＦＩＦＯ
バッファ、４４は受信メッセージを一時的に保持する受
信ＦＩＦＯバッファ、４５はメッセージ送信と受信を共
通して制御する共通制御部、４６はメッセージ送信を制
御する送信制御部、４７はメッセージ受信を制御する受
信制御部、４８はメッセージ転送に関する制御情報を記
憶するレジスタファイル、４９は送信用メッセージ制御
テーブルの制御ブロック情報を一時的に保持する送信制
御バッファ、５０は受信用メッセージ制御テーブルの制
御ブロック情報を一時的に保持する受信制御バッファ、
５１はプロセッサへの割込み要求である。
【００１９】図２は本発明の一実施例を示すローカルメ
モリに置かれるメッセージ送信キューおよび受信キュー
の構成図である。図中、６０はメッセージ送信キューま
たは受信キューに当るメッセージ制御ブロック、６１は
メッセージフレームに対応する制御ブロックであり、メ
ッセージ制御テーブル６０は連続した制御ブロック６１
からなる循環型のキューである。６２は送信または受信
されるメッセージフレーム、６０１および６０２は制御
ブロック６１が置かれる制御ブロック領域、６１１は制
御ブロックの一要素である制御ステータスワード、６１
２は制御ブロックの一要素であるメッセージフレームア
ドレス、６１３は送信用制御ブロックの一要素である送
信先アドレス、６２１は制御ステータスワード６１１に
配置された割込みマスク、６３１はメッセージフレーム
６２の先頭に置かれるメッセージヘッダ、６３２はメッ
セージフレーム６２の先頭に置かれるメッセージデータ
であり、６４１はレジスタファイル４８に保持されるメ
ッセージ制御テーブル６０の先頭を指す先頭ポインタの
指示、６４２は同じくメッセージ制御テーブル６０の処
理中のメッセージ制御ブロックを指す実行ポインタの指
示、６４３は同じくメッセージ制御テーブル６０の末尾
を指す末尾ポインタの指示を示す。
モリに置かれるメッセージ送信キューおよび受信キュー
の構成図である。図中、６０はメッセージ送信キューま
たは受信キューに当るメッセージ制御ブロック、６１は
メッセージフレームに対応する制御ブロックであり、メ
ッセージ制御テーブル６０は連続した制御ブロック６１
からなる循環型のキューである。６２は送信または受信
されるメッセージフレーム、６０１および６０２は制御
ブロック６１が置かれる制御ブロック領域、６１１は制
御ブロックの一要素である制御ステータスワード、６１
２は制御ブロックの一要素であるメッセージフレームア
ドレス、６１３は送信用制御ブロックの一要素である送
信先アドレス、６２１は制御ステータスワード６１１に
配置された割込みマスク、６３１はメッセージフレーム
６２の先頭に置かれるメッセージヘッダ、６３２はメッ
セージフレーム６２の先頭に置かれるメッセージデータ
であり、６４１はレジスタファイル４８に保持されるメ
ッセージ制御テーブル６０の先頭を指す先頭ポインタの
指示、６４２は同じくメッセージ制御テーブル６０の処
理中のメッセージ制御ブロックを指す実行ポインタの指
示、６４３は同じくメッセージ制御テーブル６０の末尾
を指す末尾ポインタの指示を示す。
【００２０】前記のように構成されたメッセージ転送制
御装置において、先ず、図４に示すプロセッサモジュー
ル２のメッセージ送信動作を説明する。プロセッサ２２
は、ローカルバスインタフェース４１経由で共通制御部
４５に送信開始を指示する。送信制御部４６は、ローカ
ルバスインタフェース４１を経由して、ローカルメモリ
の送信用メッセージ制御テーブル６０から次の送信に対
応した送信制御ブロック領域６０１の制御ブロック６１
を送信制御バッファ４９に転送し、送信制御部４６に送
信を指示する。送信制御部４６は、送信制御バッファ４
９に従い、ローカルバスインタフェース４１にメッセー
ジフレームアドレス６１２を送りメッセージフレーム６
２を読み出させ、読み出されたメッセージフレーム６２
を送信ＦＩＦＯバッファ４３に一時的に蓄えさせなが
ら、システムバスインタフェース４２に送信先アドレス
６１３を送り送信を指示する。システムバスインタフェ
ース４２は、送信ＦＩＦＯバッファ４３からメッセージ
フレーム６２を取り出しながら送信先アドレス６１３を
送出し、メッセージフレーム６２をプロセッサモジュー
ル３へ、システムバス１経由で送信する。メッセージフ
レーム６２送信後、送信制御部４６は送信制御バッファ
４９の内容を更新し、ローカルバスインタフェース４１
経由でローカルメモリ２３の制御ブロック領域６０１へ
書き戻し、送信制御バッファ４９に蓄えられた制御ブロ
ック６１の割込みマスク６２１がリセット状態であれば
割込み要求５１をプロセッサ２２へ送る。そしてローカ
ルメモリ２３から次の制御ブロック領域６０２の制御ブ
ロック６１を読み出し、同様にして次のメッセージフレ
ームを送信する。よって、連続したメッセージフレーム
を送信する場合、最後のメッセージフレームに対応した
制御ブロックのみの割込みマスク６２１をセットしてお
けば割込みの発生頻度を抑制できる。
御装置において、先ず、図４に示すプロセッサモジュー
ル２のメッセージ送信動作を説明する。プロセッサ２２
は、ローカルバスインタフェース４１経由で共通制御部
４５に送信開始を指示する。送信制御部４６は、ローカ
ルバスインタフェース４１を経由して、ローカルメモリ
の送信用メッセージ制御テーブル６０から次の送信に対
応した送信制御ブロック領域６０１の制御ブロック６１
を送信制御バッファ４９に転送し、送信制御部４６に送
信を指示する。送信制御部４６は、送信制御バッファ４
９に従い、ローカルバスインタフェース４１にメッセー
ジフレームアドレス６１２を送りメッセージフレーム６
２を読み出させ、読み出されたメッセージフレーム６２
を送信ＦＩＦＯバッファ４３に一時的に蓄えさせなが
ら、システムバスインタフェース４２に送信先アドレス
６１３を送り送信を指示する。システムバスインタフェ
ース４２は、送信ＦＩＦＯバッファ４３からメッセージ
フレーム６２を取り出しながら送信先アドレス６１３を
送出し、メッセージフレーム６２をプロセッサモジュー
ル３へ、システムバス１経由で送信する。メッセージフ
レーム６２送信後、送信制御部４６は送信制御バッファ
４９の内容を更新し、ローカルバスインタフェース４１
経由でローカルメモリ２３の制御ブロック領域６０１へ
書き戻し、送信制御バッファ４９に蓄えられた制御ブロ
ック６１の割込みマスク６２１がリセット状態であれば
割込み要求５１をプロセッサ２２へ送る。そしてローカ
ルメモリ２３から次の制御ブロック領域６０２の制御ブ
ロック６１を読み出し、同様にして次のメッセージフレ
ームを送信する。よって、連続したメッセージフレーム
を送信する場合、最後のメッセージフレームに対応した
制御ブロックのみの割込みマスク６２１をセットしてお
けば割込みの発生頻度を抑制できる。
【００２１】次にプロセッサモジュール３のメッセージ
受信動作を説明する。プロセッサ３２は予め受信用メッ
セージ制御テーブル６０をローカルメモリ３３に生成し
ておき、メッセージ転送制御装置３４の共通制御部４５
は、ローカルメモリ３３から次の受信に対応した制御ブ
ロック領域６０１の制御ブロック６１を受信制御バッフ
ァ５０に転送しておく。システムバスインタフェース４
２は、メッセージフレーム６２が送られて来た時、受信
制御部４７にメッセージフレーム６２の受信を知らせ、
受信制御部４７は受信ＦＩＦＯバッファ４４にメッセー
ジフレーム６２を書き込ませ、ローカルバスインタフェ
ース４１にローカルバス３１への送信を指示する。ロー
カルバスインタフェース４１は、受信ＦＩＦＯバッファ
４４からメッセージフレーム６２を読み出し、ローカル
メモリ３３へ書き込む。メッセージフレーム６２受信
後、受信制御部４７は受信制御バッファ５０の内容を更
新し、ローカルバスインタフェース４１経由でローカル
メモリ３３の制御ブロック６１を書き戻し、受信制御バ
ッファ５０に蓄えられた制御ブロック６１の割込みマス
ク６２１がリセット状態であれば、割込み要求５１をプ
ロセッサ３２へ送る。そして、ローカルメモリ３３から
次の制御ブロック領域６０２の制御ブロック６１を読み
出し、次のメッセージフレームの受信に備える。よっ
て、連続したメッセージフレームを受信する場合、幾つ
かのメッセージフレームに対応した制御ブロックの割込
みマスク６２１をセットしておけば割込みの発生頻度を
抑制できる。
受信動作を説明する。プロセッサ３２は予め受信用メッ
セージ制御テーブル６０をローカルメモリ３３に生成し
ておき、メッセージ転送制御装置３４の共通制御部４５
は、ローカルメモリ３３から次の受信に対応した制御ブ
ロック領域６０１の制御ブロック６１を受信制御バッフ
ァ５０に転送しておく。システムバスインタフェース４
２は、メッセージフレーム６２が送られて来た時、受信
制御部４７にメッセージフレーム６２の受信を知らせ、
受信制御部４７は受信ＦＩＦＯバッファ４４にメッセー
ジフレーム６２を書き込ませ、ローカルバスインタフェ
ース４１にローカルバス３１への送信を指示する。ロー
カルバスインタフェース４１は、受信ＦＩＦＯバッファ
４４からメッセージフレーム６２を読み出し、ローカル
メモリ３３へ書き込む。メッセージフレーム６２受信
後、受信制御部４７は受信制御バッファ５０の内容を更
新し、ローカルバスインタフェース４１経由でローカル
メモリ３３の制御ブロック６１を書き戻し、受信制御バ
ッファ５０に蓄えられた制御ブロック６１の割込みマス
ク６２１がリセット状態であれば、割込み要求５１をプ
ロセッサ３２へ送る。そして、ローカルメモリ３３から
次の制御ブロック領域６０２の制御ブロック６１を読み
出し、次のメッセージフレームの受信に備える。よっ
て、連続したメッセージフレームを受信する場合、幾つ
かのメッセージフレームに対応した制御ブロックの割込
みマスク６２１をセットしておけば割込みの発生頻度を
抑制できる。
【００２２】実施例２．上記実施例１では、送信と受信
の双方の処理ができるメッセージ転送制御装置を示した
が、受信系（受信ＦＩＦＯバッファ４４、受信制御部４
７、受信制御バッファ５０）を除いた送信専用、または
送信系（送信ＦＩＦＯバッファ４３、送信制御部４６、
送信制御バッファ４９）を除いた受信専用のメッセージ
転送制御装置を構成してもよい。
の双方の処理ができるメッセージ転送制御装置を示した
が、受信系（受信ＦＩＦＯバッファ４４、受信制御部４
７、受信制御バッファ５０）を除いた送信専用、または
送信系（送信ＦＩＦＯバッファ４３、送信制御部４６、
送信制御バッファ４９）を除いた受信専用のメッセージ
転送制御装置を構成してもよい。
【００２３】実施例３．上記実施例１および実施例２で
は、割込みマスク６２１によって割込み発生を抑止して
いるために、メッセージの送信または受信が行われてい
ても割込みが発生しないことがあるので、共通制御部４
５内に時間監視用タイマを設け、最初のメッセージ送信
または受信が終わってから、割込みの非発生時間を計
り、所定の時間までに割込みが発生されなかった場合、
前記タイマの指示で共通制御部４５は割込みを発生す
る。よって、この割込みでメッセージハンドラはメッセ
ージキューの操作が可能になり、メッセージキューのエ
ントリの過不足を予防できる。
は、割込みマスク６２１によって割込み発生を抑止して
いるために、メッセージの送信または受信が行われてい
ても割込みが発生しないことがあるので、共通制御部４
５内に時間監視用タイマを設け、最初のメッセージ送信
または受信が終わってから、割込みの非発生時間を計
り、所定の時間までに割込みが発生されなかった場合、
前記タイマの指示で共通制御部４５は割込みを発生す
る。よって、この割込みでメッセージハンドラはメッセ
ージキューの操作が可能になり、メッセージキューのエ
ントリの過不足を予防できる。
【００２４】実施例４．上記実施例３では時間監視用タ
イマを設けたが、この代わりに、送信または受信したメ
ッセージ数を計数する計数手段を設け、計数手段はメッ
セージの送信または受信毎に加算を実行し、送信または
受信したメッセージ数が所定数に達したことを検出し
て、共通制御部４５に割込みを発生させる。よって、こ
の割込みでメッセージハンドラは、メッセージキューの
操作が可能になり、メッセージキューのエントリの過不
足を予防できる。
イマを設けたが、この代わりに、送信または受信したメ
ッセージ数を計数する計数手段を設け、計数手段はメッ
セージの送信または受信毎に加算を実行し、送信または
受信したメッセージ数が所定数に達したことを検出し
て、共通制御部４５に割込みを発生させる。よって、こ
の割込みでメッセージハンドラは、メッセージキューの
操作が可能になり、メッセージキューのエントリの過不
足を予防できる。
【００２５】実施例５．上記実施例１では、メッセージ
フレーム６２内にメッセージヘッダ６３１とメッセージ
データ６３２が連続して置かれた例を示したが、本実施
例ではメッセージヘッダ６３１とメッセージデータ６３
２が離れた領域に置かれた例を示す。図３は本実施例の
メッセージ制御テーブルの構成図で、図中、６１４はメ
ッセージヘッダアドレス、６１５はメッセージデータア
ドレスである。
フレーム６２内にメッセージヘッダ６３１とメッセージ
データ６３２が連続して置かれた例を示したが、本実施
例ではメッセージヘッダ６３１とメッセージデータ６３
２が離れた領域に置かれた例を示す。図３は本実施例の
メッセージ制御テーブルの構成図で、図中、６１４はメ
ッセージヘッダアドレス、６１５はメッセージデータア
ドレスである。
【００２６】メッセージの送信時は、送信制御部４６が
先ず、メッセージヘッダアドレス６１４の指すメッセー
ジヘッダ６３１をローカルバスインタフェース４１経由
で、ローカルメモリから送信ＦＩＦＯバッファ４３に転
送する。次にメッセージデータ６３２を同様にして送信
ＦＩＦＯバッファ４３に転送すると同時に、システムバ
スインタフェース４２経由で、システムバスへメッセー
ジフレーム６３１を送信する。よって、メッセージヘッ
ダ６３１とメッセージデータ６３２がシステムバス上の
１トランザクションとして実行される。メッセージの受
信時は、システムバスインタフェース４２から受信し受
信ＦＩＦＯバッファ４４に取り込んだメッセージフレー
ム６２を受信制御部４７が先ず、受信したメッセージヘ
ッダをローカルバスインタフェース４１経由でローカル
メモリ３３のメッセージヘッダ６３１の領域へ書き込ま
せ、次に、メッセージデータを同様にしてメッセージデ
ータ６３２の領域へ書き込ませる。よって、メッセージ
ヘッダとメッセージデータがローカルメモリ上で非連続
領域にあってもメッセージを転送することができる。
先ず、メッセージヘッダアドレス６１４の指すメッセー
ジヘッダ６３１をローカルバスインタフェース４１経由
で、ローカルメモリから送信ＦＩＦＯバッファ４３に転
送する。次にメッセージデータ６３２を同様にして送信
ＦＩＦＯバッファ４３に転送すると同時に、システムバ
スインタフェース４２経由で、システムバスへメッセー
ジフレーム６３１を送信する。よって、メッセージヘッ
ダ６３１とメッセージデータ６３２がシステムバス上の
１トランザクションとして実行される。メッセージの受
信時は、システムバスインタフェース４２から受信し受
信ＦＩＦＯバッファ４４に取り込んだメッセージフレー
ム６２を受信制御部４７が先ず、受信したメッセージヘ
ッダをローカルバスインタフェース４１経由でローカル
メモリ３３のメッセージヘッダ６３１の領域へ書き込ま
せ、次に、メッセージデータを同様にしてメッセージデ
ータ６３２の領域へ書き込ませる。よって、メッセージ
ヘッダとメッセージデータがローカルメモリ上で非連続
領域にあってもメッセージを転送することができる。
【００２７】実施例６．上記実施例５では、メッセージ
のヘッダとデータを連結して転送し、分割して受信する
場合を示したが、レジスタファイル４８内に分割を禁止
するレジスタを設け、共通制御部４５は前記レジスタが
分割禁止を示す時、メッセージヘッダとデータを１つの
メッセージデータと見なして、メッセージデータ６３２
の領域へ転送する。よって、分割受信を必要としない用
途では、プロセッサの分割受信に伴う処理時間を削減す
ることができる。
のヘッダとデータを連結して転送し、分割して受信する
場合を示したが、レジスタファイル４８内に分割を禁止
するレジスタを設け、共通制御部４５は前記レジスタが
分割禁止を示す時、メッセージヘッダとデータを１つの
メッセージデータと見なして、メッセージデータ６３２
の領域へ転送する。よって、分割受信を必要としない用
途では、プロセッサの分割受信に伴う処理時間を削減す
ることができる。
【００２８】ところで、前記実施例ではメッセージの転
送制御について述べたが、その他の転送制御にも利用で
きることはいうまでもない。
送制御について述べたが、その他の転送制御にも利用で
きることはいうまでもない。
【００２９】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００３０】メッセージ送信、または受信毎に割込み発
生を制御する割込みマスクを設け、一連のメッセージ送
信または受信の終了時または幾つかまとまった転送の途
中で割込みを発生できるように構成したので、割込みの
発生頻度を抑制しプロセッサの処理負荷を軽減できる。
生を制御する割込みマスクを設け、一連のメッセージ送
信または受信の終了時または幾つかまとまった転送の途
中で割込みを発生できるように構成したので、割込みの
発生頻度を抑制しプロセッサの処理負荷を軽減できる。
【００３１】また、時間監視手段によって、メッセージ
の送信終了または受信終了時に割込みがマスクされてい
た場合でも、所定時間内に割込みを発生できるので、メ
ッセージキューの操作が可能になり、メッセージキュー
のエントリの過不足を予防できる。
の送信終了または受信終了時に割込みがマスクされてい
た場合でも、所定時間内に割込みを発生できるので、メ
ッセージキューの操作が可能になり、メッセージキュー
のエントリの過不足を予防できる。
【００３２】また、計数手段によって、送信または受信
したメッセージ数によって割込みを発生できるので、こ
の割込みでメッセージキューの操作が可能になり、エン
トリの過不足を予防できる。
したメッセージ数によって割込みを発生できるので、こ
の割込みでメッセージキューの操作が可能になり、エン
トリの過不足を予防できる。
【００３３】また、非連続領域に置かれたメッセージの
ヘッダとデータを連続して送信することにより、アプリ
ケーションからのデータをそのまま送信することができ
るので、メッセージハンドラによるコピー処理を削減で
き、送信時間を短縮できる。
ヘッダとデータを連続して送信することにより、アプリ
ケーションからのデータをそのまま送信することができ
るので、メッセージハンドラによるコピー処理を削減で
き、送信時間を短縮できる。
【００３４】また、受信したメッセージをヘッダとデー
タに分けて別々の領域に受信することにより、メッセー
ジのデータをそのままアプリケーションへ渡すことがで
きるので、メッセージハンドラによるコピー処理を削減
でき、受信時間を短縮できる。
タに分けて別々の領域に受信することにより、メッセー
ジのデータをそのままアプリケーションへ渡すことがで
きるので、メッセージハンドラによるコピー処理を削減
でき、受信時間を短縮できる。
【００３５】また、レジスタあるいは制御ブロックで、
メッセージのヘッダとデータを分けて受信することを禁
止できるようにすれば、動的にヘッダとデータ受信の分
割または非分割を選択でき、適用範囲を拡大できる。
メッセージのヘッダとデータを分けて受信することを禁
止できるようにすれば、動的にヘッダとデータ受信の分
割または非分割を選択でき、適用範囲を拡大できる。
【図１】本発明の実施例１を示す構成図である。
【図２】本発明の実施例１のメッセージキューを示す構
成図である。
成図である。
【図３】本発明の実施例５のメッセージキューを示す構
成図である。
成図である。
【図４】マルチプロセッサシステムを示す構成図であ
る。
る。
【図５】従来のメッセージ転送の流れを示す流れ図であ
る。
る。
１ システムバス ２ プロセッサモジュール ３ プロセッサモジュール ２１ ローカルバス ２２ プロセッサ ２３ ローカルメモリ ２４ メッセージ転送制御装置 ３１ ローカルバス ３２ プロセッサ ３３ ローカルメモリ ３４ メッセージ転送制御装置 ４１ ローカルバスインタフェース ４２ システムバスインタフェース ４３ 送信ＦＩＦＯバッファ ４４ 受信ＦＩＦＯバッファ ４５ 共通制御部 ４６ 送信制御部 ４７ 受信制御部 ４８ レジスタファイル ４９ 送信制御バッファ ５０ 受信制御バッファ ５１ 割込み要求 ６０ メッセージ制御ブロック ６１ 制御ブロック ６２ メッセージフレーム ６０１ 制御ブロック領域 ６０２ 制御ブロック領域 ６１１ 制御ステータスワード ６１２ メッセージフレームアドレス ６１３ 送信先プロセッサアドレス ６１４ メッセージヘッダアドレス ６１５ メッセージデータアドレス ６２１ 割込みマスクフラグ ６３１ メッセージヘッダ ６３２ メッセージデータ ６４１ メッセージ制御テーブルの先頭ポインタ ６４２ メッセージ制御ブロックポインタ ６４３ メッセージ制御テーブル末尾ポインタ
Claims (5)
- 【請求項１】 送信メッセージを保持する送信バッフ
ァ、受信メッセージを保持する受信バッファ、メッセー
ジ転送制御情報を記憶するレジスタファイル、及び該メ
ッセージ転送情報に基づいてメッセージ送受信処理全体
を制御するメッセージ転送制御手段を備え、更にメッセ
ージフレームの送信に必要な情報を格納した送信用制御
ブロック情報と、前記メッセージ転送制御手段からの指
令に基づいてメッセージ送信処理を制御するメッセージ
送信制御部、及びメッセージフレームの受信に必要な情
報を格納した受信用制御ブロック情報と、前記メッセー
ジ転送制御手段からの指令に基づいてメッセージ受信処
理を制御するメッセージ受信制御部を備え、 メッセージ送信処理に対しては、前記送信用制御ブロッ
ク中に保持されている割込み制御情報に基づいて逐次メ
ッセージ送信後に、 メッセージ受信処理に対しては、同様に前記受信用制御
ブロック中に保持されている割込み制御情報に基づいて
メッセージを逐次受信する度に、割込みの発生、及び禁
止を制御することを可能としたことを特徴とするメッセ
ージ転送制御装置。 - 【請求項２】 送信メッセージを保持する送信バッフ
ァ、受信メッセージを保持する受信バッファ、メッセー
ジ転送制御情報を記憶するレジスタファイル、及び該メ
ッセージ転送情報に基づいてメッセージ送受信処理全体
を制御するメッセージ転送制御手段を備え、更にメッセ
ージフレームの送信に必要な情報を格納した送信用制御
ブロック情報と、前記メッセージ転送制御手段からの指
令に基づいてメッセージ送信処理を制御するメッセージ
送信制御部、及びメッセージフレームの受信に必要な情
報を格納した受信用制御ブロック情報と、前記メッセー
ジ転送制御手段からの指令に基づいてメッセージ受信処
理を制御するメッセージ受信制御部、並びに時間監視手
段を備え、 メッセージ送信後、またはメッセージ受信後の割込み非
発生時間を監視し、所定時間に達した時に割込みを発生
することを特徴とするメッセージ転送制御装置。 - 【請求項３】 送信メッセージを保持する送信バッフ
ァ、受信メッセージを保持する受信バッファ、メッセー
ジ転送制御情報を記憶するレジスタファイル、及び該メ
ッセージ転送情報に基づいてメッセージ送受信処理全体
を制御するメッセージ転送制御手段を備え、更にメッセ
ージフレームの送信に必要な情報を格納した送信用制御
ブロック情報と、前記メッセージ転送制御手段からの指
令に基づいてメッセージ送信処理を制御するメッセージ
送信制御部、及びメッセージフレームの受信に必要な情
報を格納した受信用制御ブロック情報と、前記メッセー
ジ転送制御手段からの指令に基づいてメッセージ受信処
理を制御するメッセージ受信制御部、並びに送信、また
は受信したメッセージ数を計数する計数手段を備え、 前記メッセージ数が所定数に達した時に割込みを発生す
ることを特徴とするメッセージ転送制御装置。 - 【請求項４】 送信メッセージを保持する送信バッフ
ァ、受信メッセージを保持する受信バッファ、メッセー
ジ転送制御情報を記憶するレジスタファイル、及び該メ
ッセージ転送情報に基づいてメッセージ送受信処理全体
を制御するメッセージ転送制御手段を備え、更にメッセ
ージフレームの送信に必要な情報を格納した送信用制御
ブロック情報と、前記メッセージ転送制御手段からの指
令に基づいてメッセージ送信処理を制御するメッセージ
送信制御部、及びメッセージフレームの受信に必要な情
報を格納した受信用制御ブロック情報と、前記メッセー
ジ転送制御手段からの指令に基づいてメッセージ受信処
理を制御するメッセージ受信制御部を備え、 メッセージ送信制御部はローカルメモリ上に分離して置
かれたメッセージのヘッダとデータを連結して１回の転
送で送信し、メッセージ受信制御部はメッセージのヘッ
ダとデータをローカルメモリの別々の領域に受信するこ
とを特徴とするメッセージ転送制御装置。 - 【請求項５】 送信メッセージを保持する送信バッフ
ァ、受信メッセージを保持する受信バッファ、メッセー
ジ転送制御情報を記憶するレジスタファイル、及び該メ
ッセージ転送情報に基づいてメッセージ送受信処理全体
を制御するメッセージ転送制御手段を備え、更にメッセ
ージフレームの送信に必要な情報を格納した送信用制御
ブロック情報と、前記メッセージ転送制御手段からの指
令に基づいてメッセージ送信処理を制御するメッセージ
送信制御部、及びメッセージフレームの受信に必要な情
報を格納した受信用制御ブロック情報と、前記メッセー
ジ転送制御手段からの指令に基づいてメッセージ受信処
理を制御するメッセージ受信制御部を備え、 メッセージ送信時のヘッダ領域とデータ領域の連結処
理、及びメッセージ受信時のヘッダ領域とデータ領域に
分割した受信処理を禁止する手段を備えたことを特徴と
するメッセージ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29834092A JPH06149703A (ja) | 1992-11-09 | 1992-11-09 | メッセージ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29834092A JPH06149703A (ja) | 1992-11-09 | 1992-11-09 | メッセージ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149703A true JPH06149703A (ja) | 1994-05-31 |
Family
ID=17858407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29834092A Pending JPH06149703A (ja) | 1992-11-09 | 1992-11-09 | メッセージ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149703A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011072030A (ja) * | 2010-12-15 | 2011-04-07 | Renesas Electronics Corp | ストリームデータ通信方法及びストリームデータ通信装置 |
| US11422937B2 (en) | 2019-03-20 | 2022-08-23 | Kioxia Corporation | Multiprocessor system and method for controlling shared memory |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145536A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Interruption process system |
| JPS6123264A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | 通信処理装置 |
| JPS6163139A (ja) * | 1984-09-04 | 1986-04-01 | Nippon Telegr & Teleph Corp <Ntt> | 通信プロトコル制御装置 |
| JPH01255061A (ja) * | 1988-04-01 | 1989-10-11 | Hitachi Ltd | 通信処理装置 |
| JPH01303825A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | ローカルエリアネットワークのデータ転送制御方式 |
-
1992
- 1992-11-09 JP JP29834092A patent/JPH06149703A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145536A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Interruption process system |
| JPS6123264A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | 通信処理装置 |
| JPS6163139A (ja) * | 1984-09-04 | 1986-04-01 | Nippon Telegr & Teleph Corp <Ntt> | 通信プロトコル制御装置 |
| JPH01255061A (ja) * | 1988-04-01 | 1989-10-11 | Hitachi Ltd | 通信処理装置 |
| JPH01303825A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | ローカルエリアネットワークのデータ転送制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011072030A (ja) * | 2010-12-15 | 2011-04-07 | Renesas Electronics Corp | ストリームデータ通信方法及びストリームデータ通信装置 |
| US11422937B2 (en) | 2019-03-20 | 2022-08-23 | Kioxia Corporation | Multiprocessor system and method for controlling shared memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0674276B1 (en) | A computer system | |
| JPH01147647A (ja) | データ処理装置 | |
| JPH01277928A (ja) | 印刷装置 | |
| US5961614A (en) | System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal | |
| JPS621057A (ja) | 転送制御装置 | |
| JPH06149703A (ja) | メッセージ転送制御装置 | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| CN109992560B (zh) | 一种通信方法及通信系统 | |
| JPH06131294A (ja) | データ転送装置 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JP2002176464A (ja) | ネットワークインタフェース装置 | |
| JP2664208B2 (ja) | ダイレクトメモリアクセス制御装置ならびにダイレクトメモリアクセス制御方法 | |
| JPH0546529A (ja) | ダイレクトメモリアクセス方式 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JPS5921051B2 (ja) | 通信制御装置 | |
| JPH01309445A (ja) | データ転送方式 | |
| JP2856709B2 (ja) | バス間結合システム | |
| KR960008563Y1 (ko) | 병렬버스의 제어장치 | |
| JPS6398049A (ja) | バツフア無効化処理時のバス制御方式 | |
| JPH0728750A (ja) | インターフェース変換装置 | |
| JP2005340995A (ja) | データフロー制御方式、その回路、およびその方法 | |
| JPH05265925A (ja) | データ転送制御装置 | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 |