JPH05265925A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH05265925A JPH05265925A JP9716992A JP9716992A JPH05265925A JP H05265925 A JPH05265925 A JP H05265925A JP 9716992 A JP9716992 A JP 9716992A JP 9716992 A JP9716992 A JP 9716992A JP H05265925 A JPH05265925 A JP H05265925A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- memory
- channel
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 外部メモリとデータチャネルとの間でのＤＭ
Ａ転送によるデータ授受を効率よく高速で行うことがで
きるデータ転送制御装置を提供すること。 【構成】 中央処理装置１と、データチャネル４と、各
種データを記憶するとともに中央処理装置１およびデー
タチャネル４との間でデータの授受を行う外部メモリ３
と、中央処理装置１と外部メモリ３との間でアドレスお
よびデータの授受を行うためのメモリバス５と、データ
チャネル４と外部メモリ３との間でアドレスおよびデー
タの授受を行うためのチャネルバス６と、メモリバス５
とチャネルバス６の制御を行うバスコントローラ２と、
外部メモリ３とデータチャネル４との間でデータの授受
を行うためのＤＣＨ・メモリ間データバス７とを具備す
る。
Ａ転送によるデータ授受を効率よく高速で行うことがで
きるデータ転送制御装置を提供すること。 【構成】 中央処理装置１と、データチャネル４と、各
種データを記憶するとともに中央処理装置１およびデー
タチャネル４との間でデータの授受を行う外部メモリ３
と、中央処理装置１と外部メモリ３との間でアドレスお
よびデータの授受を行うためのメモリバス５と、データ
チャネル４と外部メモリ３との間でアドレスおよびデー
タの授受を行うためのチャネルバス６と、メモリバス５
とチャネルバス６の制御を行うバスコントローラ２と、
外部メモリ３とデータチャネル４との間でデータの授受
を行うためのＤＣＨ・メモリ間データバス７とを具備す
る。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送制御装置に
係り、とくに外部メモリとデータチャネルとの間でのＤ
ＭＡ（ダイレクトメモリアクセス）転送におけるデータ
転送制御装置に関する。
係り、とくに外部メモリとデータチャネルとの間でのＤ
ＭＡ（ダイレクトメモリアクセス）転送におけるデータ
転送制御装置に関する。
【０００２】
【従来の技術】従来のデータ転送制御装置は、中央処理
装置と、データチャネルと、各種データを記憶する主記
憶装置である外部メモリと、中央処理装置と外部メモリ
との間でアドレスおよびデータの授受を行うためのメモ
リバスと、データチャネルと外部メモリとの間でアドレ
スおよびデータの授受を行うためのチャネルバスと、メ
モリバスとチャネルバスの制御を行うバスコントローラ
とから構成される。
装置と、データチャネルと、各種データを記憶する主記
憶装置である外部メモリと、中央処理装置と外部メモリ
との間でアドレスおよびデータの授受を行うためのメモ
リバスと、データチャネルと外部メモリとの間でアドレ
スおよびデータの授受を行うためのチャネルバスと、メ
モリバスとチャネルバスの制御を行うバスコントローラ
とから構成される。
【０００３】次に、上記従来例におけるデータチャネル
と外部メモリ間のデータ転送時の動作について図３のデ
ータ転送シーケンス図を用いて説明する。
と外部メモリ間のデータ転送時の動作について図３のデ
ータ転送シーケンス図を用いて説明する。
【０００４】データチャネルは、バスコントローラへメ
モリバスとチャネルバスの使用要求信号を送出する。
モリバスとチャネルバスの使用要求信号を送出する。
【０００５】バスコントローラは、データチャネルから
メモリバスとチャネルバスの使用要求信号を受けると、
中央処理装置にメモリバス要求信号を送出する。
メモリバスとチャネルバスの使用要求信号を受けると、
中央処理装置にメモリバス要求信号を送出する。
【０００６】中央処理装置は、バスコントローラからメ
モリバス要求信号を受けるとバス使用許可信号を送出す
る。
モリバス要求信号を受けるとバス使用許可信号を送出す
る。
【０００７】バスコントローラは、中央処理装置からバ
ス使用許可信号を受けると、データチャネルへメモリバ
ス及びチャネルバスの使用許可信号を送出する。
ス使用許可信号を受けると、データチャネルへメモリバ
ス及びチャネルバスの使用許可信号を送出する。
【０００８】データチャネルは、バスコントローラから
メモリバス及びチャネルバスの使用許可信号を受ける
と、バスコントローラへアドレスとデータ及び制御信号
を送出する。
メモリバス及びチャネルバスの使用許可信号を受ける
と、バスコントローラへアドレスとデータ及び制御信号
を送出する。
【０００９】バスコントローラは、データチャネルから
のアドレスとデータをアドレスバスとデータバスに分け
て、メモリバス上に送出する。
のアドレスとデータをアドレスバスとデータバスに分け
て、メモリバス上に送出する。
【００１０】外部メモリは、アドレス及びデータを受信
すると、メモリバスにデータ転送終了信号を送出する。
すると、メモリバスにデータ転送終了信号を送出する。
【００１１】バスコントローラは、外部メモリからのデ
ータ転送終了信号を受信すると、データチャネルへデー
タ転送終了信号を送出する。
ータ転送終了信号を受信すると、データチャネルへデー
タ転送終了信号を送出する。
【００１２】上記処理により１ワードデータの転送シー
ケンスが終了する。
ケンスが終了する。
【００１３】さらに転送データが存在する場合は、上記
シーケンスを繰り返す。
シーケンスを繰り返す。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、外部メモリとデータチャネルとの間で
のＤＭＡ（ダイレクトメモリアクセス）転送によるデー
タ授受において、１ワード転送する度にバスの使用要求
を必要とするために、データ転送の処理能力が低く、し
かも中央処理装置がメモリバスを使用している時には、
外部メモリとデータチャネルとの間でのデータ転送を行
うことができないという不都合があった。
来例においては、外部メモリとデータチャネルとの間で
のＤＭＡ（ダイレクトメモリアクセス）転送によるデー
タ授受において、１ワード転送する度にバスの使用要求
を必要とするために、データ転送の処理能力が低く、し
かも中央処理装置がメモリバスを使用している時には、
外部メモリとデータチャネルとの間でのデータ転送を行
うことができないという不都合があった。
【００１５】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくに外部メモリとデータチャネルと
の間でのＤＭＡ転送によるデータ授受を効率よく高速で
行うことができるデータ転送制御装置を提供することに
ある。
不都合を改善し、とくに外部メモリとデータチャネルと
の間でのＤＭＡ転送によるデータ授受を効率よく高速で
行うことができるデータ転送制御装置を提供することに
ある。
【００１６】
【課題を解決するための手段】そこで、本発明では、中
央処理装置と、データチャネルと、各種データを記憶す
るとともに中央処理装置およびデータチャネルとの間で
データの授受を行う外部メモリと、中央処理装置と外部
メモリとの間でアドレスおよびデータの授受を行うため
のメモリバスと、データチャネルと外部メモリとの間で
アドレスおよびデータの授受を行うためのチャネルバス
と、メモリバスとチャネルバスの制御を行うバスコント
ローラと、外部メモリとデータチャネルとの間でデータ
の授受を行うためのＤＣＨ・メモリ間データバスとを具
備するという構成を採っている。これによって前述した
目的を達成しようとするものである。
央処理装置と、データチャネルと、各種データを記憶す
るとともに中央処理装置およびデータチャネルとの間で
データの授受を行う外部メモリと、中央処理装置と外部
メモリとの間でアドレスおよびデータの授受を行うため
のメモリバスと、データチャネルと外部メモリとの間で
アドレスおよびデータの授受を行うためのチャネルバス
と、メモリバスとチャネルバスの制御を行うバスコント
ローラと、外部メモリとデータチャネルとの間でデータ
の授受を行うためのＤＣＨ・メモリ間データバスとを具
備するという構成を採っている。これによって前述した
目的を達成しようとするものである。
【００１７】
【作用】データチャネルがバスコントローラにメモリバ
スとチャネルバスの使用要求信号を送出すると、バスコ
ントローラは中央処理装置へメモリバス使用要求信号を
出力する。そしてバスコントローラは中央処理装置から
メモリバス使用許可信号を受け取ったならば、データチ
ャネルにメモリバス及びチャネルバスの使用許可信号を
出力する。
スとチャネルバスの使用要求信号を送出すると、バスコ
ントローラは中央処理装置へメモリバス使用要求信号を
出力する。そしてバスコントローラは中央処理装置から
メモリバス使用許可信号を受け取ったならば、データチ
ャネルにメモリバス及びチャネルバスの使用許可信号を
出力する。
【００１８】データチャネルは、バスコントローラから
メモリバス及びチャネルバスの使用許可信号を受け取る
と、チャネルバスを介して転送元アドレスと転送語数を
バスコントローラに送信する。
メモリバス及びチャネルバスの使用許可信号を受け取る
と、チャネルバスを介して転送元アドレスと転送語数を
バスコントローラに送信する。
【００１９】バスコントローラは、データチャネルから
の転送元アドレスと転送語数を受信すると、メモリバス
上に転送元アドレスと転送語数を送出する。
の転送元アドレスと転送語数を受信すると、メモリバス
上に転送元アドレスと転送語数を送出する。
【００２０】外部メモリは、メモリバスを介してバスコ
ントローラから転送元アドレスと転送語数を受信すると
バスコントローラにデータ転送終了信号を送出する。
ントローラから転送元アドレスと転送語数を受信すると
バスコントローラにデータ転送終了信号を送出する。
【００２１】バスコントローラは、外部メモリからデー
タ転送終了信号を受け取ると、さらにデータチャネルに
データ転送終了信号を送出する。
タ転送終了信号を受け取ると、さらにデータチャネルに
データ転送終了信号を送出する。
【００２２】外部メモリからデータチャネルへＤＭＡ転
送を行う場合には、外部メモリは、データ転送終了信号
送出後、メモリバスからの転送元アドレスと転送語数に
基づいてデータをＤＣＨ・メモリ間データバスへ順次出
力する。そして、データチャネルは、ＤＣＨ・メモリ間
データバスより転送語数分のデータを受信する。
送を行う場合には、外部メモリは、データ転送終了信号
送出後、メモリバスからの転送元アドレスと転送語数に
基づいてデータをＤＣＨ・メモリ間データバスへ順次出
力する。そして、データチャネルは、ＤＣＨ・メモリ間
データバスより転送語数分のデータを受信する。
【００２３】データチャネルから外部メモリへのＤＭＡ
転送を行う場合には、データチャネルは、データ転送終
了信号受信後、転送語数データをＤＣＨ・メモリ間デー
タバスへ順次出力する。そして、外部メモリは、ＤＣＨ
・メモリ間データバスより転送語数分のデータを受信す
る。
転送を行う場合には、データチャネルは、データ転送終
了信号受信後、転送語数データをＤＣＨ・メモリ間デー
タバスへ順次出力する。そして、外部メモリは、ＤＣＨ
・メモリ間データバスより転送語数分のデータを受信す
る。
【００２４】データチャネルと外部メモリ間でデータ転
送中に中央処理装置から外部メモリの使用要求が来た場
合には、外部メモリはＤＣＨ・メモリ間データバスを一
時的にホールド状態にし、中央処理装置とのデータ授受
が終了するとＤＣＨ・メモリ間データバスのホールド状
態を解除し、データチャネルと外部メモリ間のデータ転
送を再開する。
送中に中央処理装置から外部メモリの使用要求が来た場
合には、外部メモリはＤＣＨ・メモリ間データバスを一
時的にホールド状態にし、中央処理装置とのデータ授受
が終了するとＤＣＨ・メモリ間データバスのホールド状
態を解除し、データチャネルと外部メモリ間のデータ転
送を再開する。
【００２５】
【発明の実施例】以下、本発明の一実施例を図１ないし
図２に基づいて説明する。
図２に基づいて説明する。
【００２６】図１の実施例は、中央処理装置１と、デー
タチャネル４と、各種データを記憶する主記憶装置であ
るとともに中央処理装置１およびデータチャネル４との
間でデータの授受を行う外部メモリ３とを備えている。
また、中央処理装置１と外部メモリ３との間でアドレス
およびデータの授受を行うためのメモリバス５と、デー
タチャネル４と外部メモリ３との間でアドレスおよびデ
ータの授受を行うためのチャネルバス６と、メモリバス
５とチャネルバス６の制御を行うバスコントローラ２と
を備えている。更に、外部メモリ３とデータチャネル４
との間でデータの授受を行うためのＤＣＨ・メモリ間デ
ータバス７とを備えている。
タチャネル４と、各種データを記憶する主記憶装置であ
るとともに中央処理装置１およびデータチャネル４との
間でデータの授受を行う外部メモリ３とを備えている。
また、中央処理装置１と外部メモリ３との間でアドレス
およびデータの授受を行うためのメモリバス５と、デー
タチャネル４と外部メモリ３との間でアドレスおよびデ
ータの授受を行うためのチャネルバス６と、メモリバス
５とチャネルバス６の制御を行うバスコントローラ２と
を備えている。更に、外部メモリ３とデータチャネル４
との間でデータの授受を行うためのＤＣＨ・メモリ間デ
ータバス７とを備えている。
【００２７】ここで、外部メモリ３は、メモリバス５上
のアドレスデータを取り込むアドレスラッチ部８と、メ
モリバス５上のアドレスデータに基づいてアドレス値を
カウントアップするアドレスカウンタ部９と、アドレス
ラッチ部８とアドレスカウンタ部９の切り替えを行うア
ドレス制御部１１と、メモリバス５とＤＣＨ・メモリ間
データバス７のいずれかを選択するデータ制御部１２
と、アドレス制御部１１からのアドレスデータに従って
データ制御部１２を介してデータの入出力を行うメモリ
部１３と、アドレス制御部１１とデータ制御部１２に切
り替え指示を送出するアービター制御部１０を備えてい
る。
のアドレスデータを取り込むアドレスラッチ部８と、メ
モリバス５上のアドレスデータに基づいてアドレス値を
カウントアップするアドレスカウンタ部９と、アドレス
ラッチ部８とアドレスカウンタ部９の切り替えを行うア
ドレス制御部１１と、メモリバス５とＤＣＨ・メモリ間
データバス７のいずれかを選択するデータ制御部１２
と、アドレス制御部１１からのアドレスデータに従って
データ制御部１２を介してデータの入出力を行うメモリ
部１３と、アドレス制御部１１とデータ制御部１２に切
り替え指示を送出するアービター制御部１０を備えてい
る。
【００２８】次に、本実施例の動作について図２のシー
ケンス図を用いて説明する。
ケンス図を用いて説明する。
【００２９】（１）．外部メモリ３からデータチャネル
４へのＤＭＡ転送を行う場合：
４へのＤＭＡ転送を行う場合：
【００３０】データチャネル４は、バスコントローラ２
にメモリバス５とチャネルバス６の使用要求信号を送出
する。
にメモリバス５とチャネルバス６の使用要求信号を送出
する。
【００３１】バスコントローラ２は、データチャネル４
からメモリバス５とチャネルバス６の使用要求信号を受
け取ると、中央処理装置１へメモリバス使用要求信号を
送出する。そして、中央処理装置１からメモリバス使用
許可信号を受け取ったならば、データチャネル４にメモ
リバス５及びチャネルバス６の使用許可信号を送出す
る。
からメモリバス５とチャネルバス６の使用要求信号を受
け取ると、中央処理装置１へメモリバス使用要求信号を
送出する。そして、中央処理装置１からメモリバス使用
許可信号を受け取ったならば、データチャネル４にメモ
リバス５及びチャネルバス６の使用許可信号を送出す
る。
【００３２】データチャネル４は、バスコントローラ２
からメモリバス５及びチャネルバス６の使用許可信号を
受け取ると、チャネルバス６を介して転送元アドレスと
転送語数をバスコントローラ２に送信する。
からメモリバス５及びチャネルバス６の使用許可信号を
受け取ると、チャネルバス６を介して転送元アドレスと
転送語数をバスコントローラ２に送信する。
【００３３】バスコントローラ２は、データチャネル４
からの転送元アドレスと転送語数を受信すると、メモリ
バス５のアドレスバスに転送元アドレスを、メモリバス
５のデータバスに転送語数を送出する。
からの転送元アドレスと転送語数を受信すると、メモリ
バス５のアドレスバスに転送元アドレスを、メモリバス
５のデータバスに転送語数を送出する。
【００３４】アドレスカウンタ部９は、メモリバス５か
ら転送元アドレスを受信すると、バスコントローラ２に
対し、データ転送終了信号を送出する。
ら転送元アドレスを受信すると、バスコントローラ２に
対し、データ転送終了信号を送出する。
【００３５】バスコントローラ２は、アドレスカウンタ
部９からデータ転送終了信号を受け取ると、さらにデー
タチャネル４にデータ転送終了信号を送出する。
部９からデータ転送終了信号を受け取ると、さらにデー
タチャネル４にデータ転送終了信号を送出する。
【００３６】アドレスカウンタ部９は、データ転送終了
信号を送出すると、メモリバス５からの転送元アドレス
と転送語数に基づいてアドレスを順次カウントアップさ
せ、そのアドレスをアドレス制御部１１を介してメモリ
部１３ヘ送出する。
信号を送出すると、メモリバス５からの転送元アドレス
と転送語数に基づいてアドレスを順次カウントアップさ
せ、そのアドレスをアドレス制御部１１を介してメモリ
部１３ヘ送出する。
【００３７】メモリ部１３は、アドレス制御部１１から
指定されたアドレスに格納されているデータを送出す
る。そして送出されたデータは、データ制御部１２を介
してＤＣＨ・メモリ間データバス７へ送出される。
指定されたアドレスに格納されているデータを送出す
る。そして送出されたデータは、データ制御部１２を介
してＤＣＨ・メモリ間データバス７へ送出される。
【００３８】データチャネル４は、ＤＣＨ・メモリ間デ
ータバスより転送語数分のデータを受信する。
ータバスより転送語数分のデータを受信する。
【００３９】（２）．データチャネル４から外部メモリ
３へのＤＭＡ転送を行う場合：
３へのＤＭＡ転送を行う場合：
【００４０】データチャネル４はバスコントローラ２に
メモリバス５とチャネルバス６の使用要求信号を出す。
メモリバス５とチャネルバス６の使用要求信号を出す。
【００４１】バスコントローラ２は、データチャネル４
からメモリバス５とチャネルバス６の使用要求信号を受
け取ると、中央処理装置１へメモリバス使用要求信号を
送出する。そして、中央処理装置１からメモリバス使用
許可信号を受け取ったならば、データチャネル４にメモ
リバス５及びチャネルバス６の使用許可信号を送出す
る。
からメモリバス５とチャネルバス６の使用要求信号を受
け取ると、中央処理装置１へメモリバス使用要求信号を
送出する。そして、中央処理装置１からメモリバス使用
許可信号を受け取ったならば、データチャネル４にメモ
リバス５及びチャネルバス６の使用許可信号を送出す
る。
【００４２】データチャネル４は、バスコントローラ２
からメモリバス５及びチャネルバス６の使用許可信号を
受け取ると、チャネルバス６を介して転送元アドレスと
転送語数をバスコントローラ２に送信する。
からメモリバス５及びチャネルバス６の使用許可信号を
受け取ると、チャネルバス６を介して転送元アドレスと
転送語数をバスコントローラ２に送信する。
【００４３】バスコントローラ２は、データチャネル４
からの転送元アドレスと転送語数を受信すると、メモリ
バス５のアドレスバスに転送元アドレスを、メモリバス
５のデータバスに転送語数を送出する。
からの転送元アドレスと転送語数を受信すると、メモリ
バス５のアドレスバスに転送元アドレスを、メモリバス
５のデータバスに転送語数を送出する。
【００４４】アドレスカウンタ部９は、メモリバス５か
ら転送元アドレスを受信すると、バスコントローラ２に
対し、データ転送終了信号を送出する。
ら転送元アドレスを受信すると、バスコントローラ２に
対し、データ転送終了信号を送出する。
【００４５】バスコントローラ２は、アドレスカウンタ
部９からデータ転送終了信号を受け取ると、さらにデー
タチャネル４にデータ転送終了信号を送出する。
部９からデータ転送終了信号を受け取ると、さらにデー
タチャネル４にデータ転送終了信号を送出する。
【００４６】データチャネル４は、データ転送終了信号
を受け取るとＤＣＨ・メモリ間データバス７に転送語数
分のデータを送出する。
を受け取るとＤＣＨ・メモリ間データバス７に転送語数
分のデータを送出する。
【００４７】データ制御部１２は、ＤＣＨ・メモリ間デ
ータバス７介して転送されてきたデータを転送語数分受
信し、それをメモリ部１３へ送信する。
ータバス７介して転送されてきたデータを転送語数分受
信し、それをメモリ部１３へ送信する。
【００４８】（３）．ＤＣＨ・メモリ間データバス７へ
データ転送中に中央処理装置１から外部メモリ３の使用
要求が来た場合：
データ転送中に中央処理装置１から外部メモリ３の使用
要求が来た場合：
【００４９】中央処理装置１は、メモリバス５にメモリ
３の使用要求信号を送出する。
３の使用要求信号を送出する。
【００５０】データ制御部１２は、中央処理装置１から
の使用要求信号を受け取ると、アービター制御部１０に
通知するとともにＤＣＨ・メモリ間データバス７をホー
ルド状態にする。
の使用要求信号を受け取ると、アービター制御部１０に
通知するとともにＤＣＨ・メモリ間データバス７をホー
ルド状態にする。
【００５１】アービター制御部１０は、アドレス制御部
１１に制御信号を送出する。
１１に制御信号を送出する。
【００５２】アドレス制御部１１は、アービター制御部
１０からの制御信号によりアドレスラッチ部からアドレ
スを読み出し、メモリ部１３へ送出する。
１０からの制御信号によりアドレスラッチ部からアドレ
スを読み出し、メモリ部１３へ送出する。
【００５３】メモリ部１３は、アドレス制御部１１から
指定されたアドレスに格納されているデータを送出す
る。
指定されたアドレスに格納されているデータを送出す
る。
【００５４】データ制御部１２は、メモリ部１３から送
出されたデータをメモリバス５に送出する。
出されたデータをメモリバス５に送出する。
【００５５】続いて、データ制御部１２は、データ転送
終了信号を送出するとともにＤＣＨ・メモリ間データバ
ス７のホールド状態を解除する。
終了信号を送出するとともにＤＣＨ・メモリ間データバ
ス７のホールド状態を解除する。
【００５６】ＤＣＨ・メモリ間データバス７を介するデ
ータ転送が再開される。
ータ転送が再開される。
【００５７】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、データチャネルと外部メモリ間に
おいて、連続したデータ転送ができ、しかも中央処理装
置がメモリバスを使用中であってもデータ転送ができ、
これがため、外部メモリとデータチャネルとの間でのＤ
ＭＡ転送によるデータ授受を効率よく高速で行うことが
できるという従来にない優れたデータ転送制御装置を提
供することができる。
ので、これによると、データチャネルと外部メモリ間に
おいて、連続したデータ転送ができ、しかも中央処理装
置がメモリバスを使用中であってもデータ転送ができ、
これがため、外部メモリとデータチャネルとの間でのＤ
ＭＡ転送によるデータ授受を効率よく高速で行うことが
できるという従来にない優れたデータ転送制御装置を提
供することができる。
【図１】本発明の一実施例を示す構成図である。
【図２】図１に示した実施例の動作を説明するためのＤ
ＭＡ転送シーケンス図である。
ＭＡ転送シーケンス図である。
【図３ないし図４】従来例の動作を説明するためのＤＭ
Ａ転送シーケンス図である。
Ａ転送シーケンス図である。
１ 中央処理装置（ＣＰＵ） ２ バスコントローラ（ＢＳＣ） ３ 外部メモリ ４ データチャネル（ＤＣＨ） ５ メモリバス ６ チャネルバス ７ ＤＣＨ・メモリ間データバス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】図１に示した実施例の動作を説明するためのＤ
ＭＡ転送シーケンス図である。
ＭＡ転送シーケンス図である。
【図３】従来例の動作を説明するためのＤＭＡ転送シー
ケンス図である。
ケンス図である。
【符号の説明】 １ 中央処理装置（ＣＰＵ） ２ バスコントローラ（ＢＳＣ） ３ 外部メモリ ４ データチャネル（ＤＣＨ） ５ メモリバス ６ チャネルバス ７ ＤＣＨ・メモリ間データバス
Claims (1)
- 【請求項１】中央処理装置及びデータチャネルを有し、
各種データを記憶するとともに前記中央処理装置および
前記データチャネルとの間でデータの授受を行う外部メ
モリと、前記中央処理装置と前記外部メモリとの間でア
ドレスおよびデータの授受を行うためのメモリバスと、
前記データチャネルと前記外部メモリとの間でアドレス
およびデータの授受を行うためのチャネルバスと、前記
メモリバスと前記チャネルバスの制御を行うバスコント
ローラとを備え、前記外部メモリと前記データチャネル
との間でデータの授受を行うためのＤＣＨ・メモリ間デ
ータバスを装備したことを特徴とするデータ転送制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9716992A JPH05265925A (ja) | 1992-03-24 | 1992-03-24 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9716992A JPH05265925A (ja) | 1992-03-24 | 1992-03-24 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265925A true JPH05265925A (ja) | 1993-10-15 |
Family
ID=14185084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9716992A Withdrawn JPH05265925A (ja) | 1992-03-24 | 1992-03-24 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265925A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367084B1 (ko) * | 2000-12-22 | 2003-01-09 | 한국전자통신연구원 | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 |
| KR100662256B1 (ko) * | 2004-12-20 | 2006-12-28 | 한국전자통신연구원 | 낮은 프로세스 점유율을 가지는 객체기반 스토리지 장치및 그 제어 방법 |
-
1992
- 1992-03-24 JP JP9716992A patent/JPH05265925A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367084B1 (ko) * | 2000-12-22 | 2003-01-09 | 한국전자통신연구원 | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 |
| KR100662256B1 (ko) * | 2004-12-20 | 2006-12-28 | 한국전자통신연구원 | 낮은 프로세스 점유율을 가지는 객체기반 스토리지 장치및 그 제어 방법 |
| US7707337B2 (en) | 2004-12-20 | 2010-04-27 | Electronics And Telecommunications Research Institute | Object-based storage device with low process load and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0674276B1 (en) | A computer system | |
| JP2745521B2 (ja) | フレーム送信方法 | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| KR100348545B1 (ko) | 통신 ｄｍａ 장치 | |
| JPH05265925A (ja) | データ転送制御装置 | |
| JPS61165170A (ja) | バス制御方式 | |
| JPS6057453A (ja) | デ−タ処理方式 | |
| KR950014186B1 (ko) | 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러 | |
| JPH07271654A (ja) | コントローラ | |
| US6763405B2 (en) | Process for interfacing a microprocessor with a packet based device and respective system | |
| JPS61262955A (ja) | 通信制御装置のバツフア管理方式 | |
| KR100192960B1 (ko) | 컴퓨터시스템의 디엠에이인터페이스방법 | |
| JP2000285087A (ja) | ノード間データ通信方法 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH02277160A (ja) | データ処理装置 | |
| JPS60123954A (ja) | スタック処理方式 | |
| JPH06149703A (ja) | メッセージ転送制御装置 | |
| JPH01255061A (ja) | 通信処理装置 | |
| JPH0232650A (ja) | 通信アダプタ制御方式および通信アダプタ | |
| JPH01291350A (ja) | チャネル装置 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH0581185A (ja) | Ｃｐｕ間通信方式 | |
| JPH02105244A (ja) | データ送信装置および受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |