JPH0232650A - 通信アダプタ制御方式および通信アダプタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばローカルエリアネットワーク（ＬＡＮ
）や広域網に接続されたデータ処理装置の通信アダプタ
制御方式および通信アダプタに関する。

〔従来の技術〕

従来、電話線を使いパーソナルコンピュータでデータ通
信を行なう場合、伝送速度が遅いときには、簡単な回線
コントローラを用いて回線データをメインメモリに入れ
、メインプロセッサのプログラムがデータ伝送制御、プ
ロトコル変換、データ処理のすべてを行なう方式をとっ
ていた。

ところで、近年の半導体や情報処理技術の進歩により、
広域網においても数１０に〜数Ｍ　ｂ　ｐ　ｓという高
速のディジタル回線がサポートされ、また、ＬＡＮにお
いては数１０Ｍｂｐｓの高い伝送速度が実現され、さら
に信頼性を上げるために高度な伝送制御方式を導入する
ようになってくると、メインプロセッサだけですべてを
処理しきれなくなる。

これを回避する方法として、メインプロセッサと回線の
間にデータ送受信のための通信アダプタを設けるのが一
般的である。すなわち、通信データは、メインメモリに
格納されるが、伝送制御は、通信アダプタのローカルＣ
ＰＵが担当する。

しかし、この方法では、ローカルＣＰＵがメインメモリ
を直接アクセスするため、メインバスがビジー状態とな
り、メインＣＰＵの実行速度が落ちるばかりでなく、す
べての回線が有限のメインメモリを使用するため、回線
数に限界が生じ、拡張性に乏しくなる。

そこで、特開昭６２−１０８６４０号では、アダプタに
ローカルメモリを内蔵し、受信した回線データを一旦ロ
ーカルメモリに記憶させるようにして、メインバスの使
用回数を減らすとともに。

データをより高速に送受信できるようにしている。

〔、発明が解決しようとする課題〕

しかしながら、上記のような従来技術では、メインプロ
セッサで通信データを処理するためには、受信データや
送信データをローカルメモリとメインメモリ間でコピー
してデータの授受を行なう必要がある。特に、２つの回
線やＬＡＮを結ぶブリッジ、ゲートウェイサービスを行
なう通信装置では、回線からデータを受信すると、ヘッ
ダ情報だけを取り替えて他方の回線へデータを送信する
が、このような場合１通信データは、一方のローカルメ
モリからメインメモリへ、さらに、他方のローカルメモ
リへと順次コピーされていくため、このコピー時間のた
めにデータ送信までの時間が長くなり、このコピー時間
によるスループットへの影響があった。

本発明の目的は、送受信時間を短くするためにこのよう
なコピー処理を必要としない通信アダプタ制御方式およ
び通信アダプタを提供することにある。

〔課題を解決するための手段〕

本発明による通信アダプタ制御方式は、メインバスにＣ
ＰＵとメインメモリと１乃至複数の通信アダプタが接続
されたデータ処理装置において、前記通信アダプタに、
通信データを一時記憶するローカルメモリを設け、送信
に利用するメモリとして前記ローカルメモリ、前記メイ
ンメモリまたは他の通信アダプタ内のローカルメモリを
選択的に用いることを可能にしたことを特徴とするもの
である。

また、本発明による通信アダプタは、データ処理装置の
メインバスと通信回線との間に接続される通信アダプタ
であって、通信データを一時記憶するローカルメモリと
、前記通信回線のデータを送受信制御するシリアルコン
トローラと、前記ローカルメモリ、前記メインメモリま
たは他の通信アダプタ内蔵ローカルメモリと前記シリア
ルコントローラとの間で行われるデータ転送を制御する
通信アダプタコントローラとを備えたことを特徴とする
ものである。

〔作用〕

前記通信アダプタ内のローカルメモリは、シリアルコン
トローラにより読み書きされるのみならず、アダプタコ
ントローラを介してメインバスと接続され、メインバス
からの読み書きが許される。

すなわち、シリアルコントローラは、自通信アダプタ内
のローカルメモリだけでなく、メインメモリあるいは他
の通信アダプタ内のローカルメモリに直接アクセスする
ことができる。

したがって、本発明の通信アダプタ制御方式によれば、
送信に利用するメモリとして、通信アダプタに内蔵する
ローカルメモリと、メインバスに接続されたメモリと、
他の通信アダプタ内臓ローカルメモリとのいずれかを選
択できるので、メモリからメモリへのデータコピーが不
要になり、高速データ通信が可能になる。

なお、どのメモリを選択するかは、メインＣＰＵからの
指示により行ってもよく、あるいは通信アダプタ内のロ
ーカルＣＰＵからの指示により行ってもよい。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は５本発明を実施したデータ処理装置１ｏの一例
を示す。

同図において、メインバス９にメインＣＰＵ２とプログ
ラム３とメインメモリ４と通信アダプタ６が接続されて
いる。プログラム３は、通常、メインメモリ４の一部分
に格納される場合が多いが。

ここではわかり易くするため分離して示した。

データ処理装置１０は、通信アダプタ６を介して回線７
に接続され、回線７とデータの送受信を行う。本実施例
では、データ伝送のための制御手順にＨＤ　Ｌ　Ｃ（Ｈ
ｉｇｈ−１ｅｖｅｌ　　Ｄａｔａ　　ＬｉｎｋＣｏｎｔ
ｒｏｌ）手順を用いることにし、このＨＤＩ、Ｃ手順を
通信フダプタ６で実行することにする。

ＨＤ　Ｌ　Ｃでは、フレームを、データを伝送するのに
用いる情報転送フレームと、受信確認応答やモード設定
などの制御フレームとに大別でき、これらは、フレーム
の最初の制御フィールドをみれば区別することができる
。そこで、情報転送フレームは、メインＣＰＵ２で処理
できるようしこメインメモリ４上に置き、その他の制御
フレームは、通信アダプタ６内のローカルメモリ６１を
使うようにする。

いま、回線７からフレームがくると、通信アダプタ６で
は、フレームの最初の制御フィールドを判定し、もし、
情報転送フレームであればメインメモリ４に受信したフ
レームを格納し、そうでなければ受信した制御フレーム
をローカルメモリ６１に一旦格納し、その後、受信し他
フレームを解析して必要に応じて受信確認応答フレーム
を返送する等の伝送制御を行い、メインＣＰＵ２とプロ
グラム３に、データの入っているメモリメイン４のアド
レスとデータ長を報告する。

つぎに、メインＣＰｔＪ２で作成したデータの転送は、
上記と逆の流れになり１作成データをメインメモリ４に
格納して通信アダプタ６に送信要求を出す。通信アダプ
タ６では、伝送制御を行ないながら、メモリメイン４の
データを直接読みにいきそれを回線７に送出する。

このようにすれば、メインＣＰＵ２が処理するデータの
みメインメモリ４で扱うことになり、メモリ効率がよい
上に、伝送制御はローカルメモ（）６１を用いて行なう
ため、メインバス９のアクセス回数が減り、性能劣化が
防げる。また、メインメモリ４とローカルメモリ６１と
の間でデータコピーする必要がないため、その分性能が
上がることになる。

次に、本発明の他の実施例について説明する。

第２図は、それぞれ異なる回線７，８に接続された通信
アダプタ５，６を内蔵したデータ処理装置１の一例を示
す。

同図において、メインバス９にメインＣＰＵ２とプログ
ラム３とメインメモリ４と通信アダプタ５．６が接続さ
れている。

データ処理装置１は、二つの異なる回線７，８に対して
ゲートウェイの役割をもつものとし、回線７からのデー
タをプロトコル変換して回線８に送出し、回線８からの
データは逆にプロトコル変換して回線７に送品する。プ
ロトコル変換は、例えば、受信データのヘッダ情報を取
り替える作業であり、ここではメインＣＰＵ２でプログ
ラムにより行なうものとする。

このデータ処理装置におけるデータ転送、処理は。

次のようになる。

回線７からのデータを通信アダプタ６が受信すると、こ
の通信アダプタ６では、内部のローカルメモリ６１に一
旦記憶してメインＣＰＵ２とプログラム３にそのアドレ
スを報告する。データを受信するための伝送制御手順は
すべて通信アダプタ６で行なう。

メインＣＰＵ２は、ローカルメモリ６１に受信データの
ヘッダ情報を読みにいき、そこに必要なヘッダ情報を書
き込んでプロトコル変換した後、通信アダプタ５に対し
てその先頭アドレス、データ長を渡して回線８への送信
指示を行なう。ローカルメモリ６１は、回線７からの受
信データを記憶するとともに、メインバス９にも接続さ
れているため、メインＣＰｔＪ２や通信アダプタ５から
も読み書きが可能である。

そこで、通信アダプタ５では、メインＣＰＵ２から送信
要求を受けると、内部のローカルメモリ５１を用いずに
、指示どうりにメインバス９を介して通信アダプタ６に
あるローカルメモリ６１を読み出して回線８にデータを
送出する。送出する際の伝送制御手順も通信アダプタ５
で行ない、送信を完了したときにその旨をメインＣＰＵ
２に報告する。すなわち、回ｇ１からのデータは、ロー
カルメモリ６１に格納されるだけで、メインメモリ４を
使うこともないし、ローカルメモリ６１からローカルメ
モリ５１ヘデータコピーを行なう必要もない。

回＃ｉＩ８からのデータを回線７に流す場合は、上記と
逆の流れとなり、受信データがローカルメモリ５１に記
憶され、メインＣＰＵ２でヘッダ情報を書き換え、これ
を通信アダプタ６が回線７に送出する。

一方、データ処理装置１で生成したデータを回線７また
は回線８に送出する場合、通信アダプタの中のローカル
メモリを用いてもかまわないが、二こでは、メインメモ
リ４を使う４ことにする。

メインＣＰＵ２で作成したデータをメインメモリ４に格
納して、例えば、通信アダプタ６にその先頭アドレスと
データ長を渡して送信起動をかける。通信アダプタ６で
は、データ転送ルートをメインバス９にして、このメイ
ンバス９上のメインメモリ４からデータを読み出しなが
ら、回線７に送出していき、送信完了時点でメインＣＰ
Ｕ２にその旨報告するようにする。

第３図に第２図通信アダプタ５の内部ブロック構成を示
す。第１図及び第２図の通信アダプタ６も同様の構成を
有する。

同図において、ローカルバス５６にローカルＣＰＵ５４
とマイクロプログラム５３とシリアルコントローラ５５
と、アダプタコントローラ５２が接続され、このアダプ
タコントローラ５２は、さらに、メインバス９とローカ
ルメモリ５１に接続されている。

回ｌｌＡ３に対するデータの送受信指示は、メインＣＰ
Ｕ２からアダプタコントローラ５２を通してローカルＣ
ＰＵ５４に送られる。伝送ＩＪ御手順処理やシリアルコ
ントローラ５５への具体的動作指示は、ローカルＣＰＵ
５４でマイクロプログラム５３により行なわれる。

アダプタコントローラ５２の内部構成例を第４図に示す
。

アダプタコントローラ５２の有する機能は、二つある。

その一つは、ローカルメモリ５１の制御である。

すなわち、この制御は、メモリバス９とローカルバス５
６からローカルメモリ５１をアクセスしたときの競合調
停制御であり、ローカルメモリコントローラ５２２によ
ってローカルメモリ５１を二つのバスから共有して使用
できるようにしている。

もう一つの機能は、メインバス制御である。ローカルバ
ス５６からメインバス９をアクセスすると、ａ−カルパ
スコントローラ５２３からメインバスコントローラ５２
１にアクセス要求がいき、メインバスコントローラ５２
１では、メインバス９が使用中であったり、メインバス
９からローカルメモリ５１をアクセス中だったときウェ
イトさせ、メインバス９が空いた時点でローカルバス５
６からのアクセスを実行する。

欣に、シリアルコントローラ５５の内部構成例を第５図
に示す。

シリアルコントローラ５５は、送信回路と受信回路を別
々に持っており、送信側はダイレクトアクセスメモリコ
ントローラ（ＤＭＡＣ）５５２と、ファーストインファ
ーストアウト（Ｆ　Ｉ　Ｆ○）５５４のバッファと、パ
ラレルシリアル変換器（Ｐ／５）５５６とから成り、受
信側も同様に、ＤＭＡＣ５５１と、ＦＩＦＯ５５３と、
シリアルパラレル変換器（Ｓ／Ｐ）５５５とで構成され
る。

ＤＭＡＣ５５１，５５２は、ローカルバス５６に接続さ
れ、ローカルメモリ５１から送信データを順次読出した
り、受信データを書込む。また、ＦＩＦＯ５５３，５５
４は、ローカルバス５６と回線８とのタイミング調整用
バッファであり、シリアルパラレル変換器５５５および
パラレルシリアル変換器５５６は、ＦＩＦＯと回線のデ
ータ形式を変換する回路である。

本実施例では、ＤＭＡＣ５５１，５５２を使ってローカ
ルメモリ５１とのデータ転送を行なったが、マイクロプ
ログラム５３で実現することもできる。このときは、Ｄ
ＭＡＣ５５１，５５２は不要となる。

第３図の通信アダプタの具体的な動作概要は以下のよう
になる。

上記した例のように、回線８の受信データをローカルメ
モリ５１に記憶させる場合、ローカルＣＰＵ５４が予め
シリアルコントローラ５５に受信アドレスを渡しておき
、回線８からデータが送られてくると、これにしたがっ
てシリアルコントローラ５５がローカルバス５６を通し
てアダプタコン１ヘローラ５２に書込み要求を出す。シ
リアルコントローラ５５は、前述のように、ファースト
インファーストアウト（ＦＩＦＯ）のバッファを持って
おり、ローカルメモリ５１がビジー状態の場合、回線デ
ータはＦＩＦＯに蓄積されるだけで読み捨てられること
はない。

受信が完了すると、シリアルコントローラ５５は、ロー
カルＣＰＵ５４に対して受信データ長と、正常受信した
か否かの情報を通知する。ローカルＣＰＵ５４は、必要
に応じて、受信データをチエツクしたり、シリアルコン
トローラ５５に受（ｉ応答情報を送信指示して、メイン
ＣＰＵ２に受信データが入っているローカルメモリ５１
のアドレスおよび受信データ長をアダプタコントローラ
５２を介して報告する。

つぎに、メインメモリ４のデータを回線８に送出させる
場合は、メインＣＰＵ２からアダプタコントローラ５２
を介してローカルＣＰＵ５４に、メインメモリ４に入っ
ているデータの先頭アドレスとデータ長と送信命令とを
出力する。ローカルＣＰＵ５４は、シリアルコントロー
ラ５５にメインメモリ４のアドレスとデータ長を渡して
送信起動をかけ、シリアルコントローラＳ５からの送信
完了報告を持つ。

シリアルコントローラ５５は、渡されたアドレスにした
がって、アダプタコントローラ５２に順次メインメモリ
４へのデータ読出し要求を出しながら、そのデータを回
線８に送出する。シリアルコントローラ５５には、上記
のように、ＦＩＦＯを持つため、メインメモリ４からの
読出しタイミングがずれても、回線８は規則正しくデー
タが出力される。

送信が完了すると、シリアルコントローラ５５は、ロー
カルＣＰＵ５４に対して送信完了を通知する。ローカル
ＣＰＵ５４は、必要に応じて相手局からの応答を待って
、メインＣＰＵ２に送信が完了したことをアダプタコン
トローラ５２を介して報告する。

〔発明の効果〕

以上説明したように、本発明によれば、送受信データを
メモリからメモリヘコピーする必要がないため、通信デ
ータを高速に処理したり、他の回線へ高速にデータ送信
することができる。

【図面の簡単な説明】

第１図は本発明を適用したデータ処理装置の一実施例の
ブロック図、第２図は他の実施例のブロック図、第３図
は本発明の通信アダプタ構成の一例のブロック図、第４
図は第３図のアダプタコントローラの一例のブロック、
第５図は第３図のシリアルコントローラの一例のブロッ
ク図である。 １．１０・・・データ処理装置、 ２・・・メインＣＰＵ。 ３・・・プログラム、 ４・・・メインメモリ、 ５．６・・・通信アダプタ、 ７．８・・・回線、 ９・・・メインバス。 第 Ｚ 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、メインバスにＣＰＵとメインメモリと１乃至複数の
   通信アダプタが接続されたデータ処理装置において、 前記通信アダプタに、通信データを一時記憶するローカ
   ルメモリを設け、送信に利用するメモリとして前記ロー
   カルメモリ、前記メインメモリまたは他の通信アダプタ
   内のローカルメモリを選択的に用いることを可能にした
   ことを特徴とする通信アダプタ制御方式。 ２、データ処理装置のメインバスと通信回線との間に接
   続される通信アダプタであって、 通信データを一時記憶するローカルメモリと、前記通信
   回線のデータを送受信制御するシリアルコントローラと
   、 前記ローカルメモリ、前記メインメモリまたは他の通信
   アダプタ内臓ローカルメモリと前記シリアルコントロー
   ラとの間で行われるデータ転送を制御する通信アダプタ
   コントローラとを備えたことを特徴とする通信アダプタ
   。