JP2001134514A - データ通信システム - Google Patents
データ通信システムInfo
- Publication number
- JP2001134514A JP2001134514A JP31260499A JP31260499A JP2001134514A JP 2001134514 A JP2001134514 A JP 2001134514A JP 31260499 A JP31260499 A JP 31260499A JP 31260499 A JP31260499 A JP 31260499A JP 2001134514 A JP2001134514 A JP 2001134514A
- Authority
- JP
- Japan
- Prior art keywords
- data
- communication
- unit
- network
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】従来のデータ通信システムは、送受信する毎に
通信データが共通伝送路として構築されているシステム
内部バスを通じて転送されており、通信データの転送中
は、他のデータのやり取りが停止又は禁止されて、処理
の高速化や信号量の増加を実現しようとするとシステム
内部バスに掛かる負担が増大した。 【解決手段】本発明のデータ通信システムは、データの
格納動作と読み出し動作とが独立して実行可能なデュア
ルポートＲＡＭを受信側及び送信側にそれぞれ搭載した
メディアアクセスコントローラを用いて、送受信される
通信データを格納させておき、ＣＰＵがデュアルポート
ＲＡＭに直接アクセスして通信データを展開させること
により、通信時に主メモリ部との間のシステム内部バス
を通るデータ転送が不要となり、システム内部バスへの
負荷が軽減され、通信処理が高速化される。
通信データが共通伝送路として構築されているシステム
内部バスを通じて転送されており、通信データの転送中
は、他のデータのやり取りが停止又は禁止されて、処理
の高速化や信号量の増加を実現しようとするとシステム
内部バスに掛かる負担が増大した。 【解決手段】本発明のデータ通信システムは、データの
格納動作と読み出し動作とが独立して実行可能なデュア
ルポートＲＡＭを受信側及び送信側にそれぞれ搭載した
メディアアクセスコントローラを用いて、送受信される
通信データを格納させておき、ＣＰＵがデュアルポート
ＲＡＭに直接アクセスして通信データを展開させること
により、通信時に主メモリ部との間のシステム内部バス
を通るデータ転送が不要となり、システム内部バスへの
負荷が軽減され、通信処理が高速化される。
Description
【０００１】
【発明の属する技術分野】本発明は、ローカルエリアネ
ットワーク（ＬＡＮ）等のデータ通信システムに用いら
れる伝送制御技術に係り、特にデュアルポートＲＡＭを
搭載したメディアアクセスコントローラ（media access
controler）を用いたデータ通信システムに関する。
ットワーク（ＬＡＮ）等のデータ通信システムに用いら
れる伝送制御技術に係り、特にデュアルポートＲＡＭを
搭載したメディアアクセスコントローラ（media access
controler）を用いたデータ通信システムに関する。
【０００２】
【従来の技術】一般的にインターネットは、広域通信と
しての代表的なデータ通信システムであるが、これに対
して、同一構内や同一建物内のような狭い範囲で構築さ
れコンピュータ通信を主とする通信システムとして、ロ
ーカルエリアネットワーク（local area network）、所
謂ＬＡＮが知られており、代表的なものにイーサーネッ
トやトークンリング等がある。
しての代表的なデータ通信システムであるが、これに対
して、同一構内や同一建物内のような狭い範囲で構築さ
れコンピュータ通信を主とする通信システムとして、ロ
ーカルエリアネットワーク（local area network）、所
謂ＬＡＮが知られており、代表的なものにイーサーネッ
トやトークンリング等がある。
【０００３】このＬＡＮにおいては、通常、小規模で経
済的に構築できるようにするため、専用の交換機を設け
ず、通信の端末（パーソナルコンピュータ）の増減が容
易にできるような構成となっている。そのため、端末自
身の処理によりネットワーク（伝送媒体）にアクセスし
ている。
済的に構築できるようにするため、専用の交換機を設け
ず、通信の端末（パーソナルコンピュータ）の増減が容
易にできるような構成となっている。そのため、端末自
身の処理によりネットワーク（伝送媒体）にアクセスし
ている。
【０００４】このネットワークにアクセスするための部
位としては、例えば、メディアアクセスコントローラ
（ＭＡＣ：media access controler：以下、ＭＡＣと称
する）が知られており、それぞれの端末に備えられてい
る。
位としては、例えば、メディアアクセスコントローラ
（ＭＡＣ：media access controler：以下、ＭＡＣと称
する）が知られており、それぞれの端末に備えられてい
る。
【０００５】図３には、従来のＬＡＮ等のデータ通信シ
ステムの端末として用いられる、ＭＡＣを搭載するパー
ソナルコンピュータ（以下、ＰＣと称する）の概略的な
構成を示す。
ステムの端末として用いられる、ＭＡＣを搭載するパー
ソナルコンピュータ（以下、ＰＣと称する）の概略的な
構成を示す。
【０００６】このＰＣは、ネットワークを通じて通信デ
ータの送受信を行うためのＭＡＣ２１と、種々のデータ
処理や演算処理やＰＣ内の各構成部位の制御を司る中央
処理装置（ＣＰＵ）２２と、ＤＲＡＭやＳＲＡＭで代表
される半導体素子からなる主メモリ部２３と、ＣＰＵ２
２により主メモリ部２３における初期アドレスや転送サ
イズなどが設定され、メモリ間のデータ転送を実行する
ダィレクト・メモリ・アクセス・コントローラ（direct
memory access controler：以下、ＤＭＡコントローラ
と称する）２４と、ＣＰＵ２２やＤＭＡコントローラ２
４の司令によりデータの書き込みや読み出しを行うメモ
リインターフェイス部２５等がそれぞれ、データや制御
信号の伝送路となる内部バス２６により接続されてい
る。
ータの送受信を行うためのＭＡＣ２１と、種々のデータ
処理や演算処理やＰＣ内の各構成部位の制御を司る中央
処理装置（ＣＰＵ）２２と、ＤＲＡＭやＳＲＡＭで代表
される半導体素子からなる主メモリ部２３と、ＣＰＵ２
２により主メモリ部２３における初期アドレスや転送サ
イズなどが設定され、メモリ間のデータ転送を実行する
ダィレクト・メモリ・アクセス・コントローラ（direct
memory access controler：以下、ＤＭＡコントローラ
と称する）２４と、ＣＰＵ２２やＤＭＡコントローラ２
４の司令によりデータの書き込みや読み出しを行うメモ
リインターフェイス部２５等がそれぞれ、データや制御
信号の伝送路となる内部バス２６により接続されてい
る。
【０００７】図３に示したように構成されたＰＣによる
ネットワークとの通信を行う際のデータの流れについて
説明する。ここで、ネットワーク上を通信されるデータ
を通信データとし、所定長に分割されたパケットの単位
で伝送されるものとする。
ネットワークとの通信を行う際のデータの流れについて
説明する。ここで、ネットワーク上を通信されるデータ
を通信データとし、所定長に分割されたパケットの単位
で伝送されるものとする。
【０００８】ここで、ＭＡＣ２１がネットワークから通
信データを受信した例について説明する。
信データを受信した例について説明する。
【０００９】ネットワークから到来した通信データをＭ
ＡＣ２１が順次取り込み、一時的に格納して受信を終了
する。この時に、ＭＡＣ２１からＣＰＵ２２へ通信デー
タを受信した旨の割り込み信号等が出され、ＣＰＵ２２
若しくはＤＭＡコントローラ２５の司令により、メモリ
インターフェイス部２４がＭＡＣ２１から通信データを
内部バス２６を通じて読み出し、主メモリ部２３の指定
された記憶領域に格納される。
ＡＣ２１が順次取り込み、一時的に格納して受信を終了
する。この時に、ＭＡＣ２１からＣＰＵ２２へ通信デー
タを受信した旨の割り込み信号等が出され、ＣＰＵ２２
若しくはＤＭＡコントローラ２５の司令により、メモリ
インターフェイス部２４がＭＡＣ２１から通信データを
内部バス２６を通じて読み出し、主メモリ部２３の指定
された記憶領域に格納される。
【００１０】一方、ＭＡＣ２１からネットワークに通信
データを送信する場合は、ＣＰＵ２２の送信制御に基づ
き、ＣＰＵ２２やＤＭＡコントローラ２５の司令によ
り、主メモリ部２３の記憶領域に格納された通信データ
を読み出して、内部バス２６を通じて、ＭＡＣ２１に一
時的に格納し、その後、ネットワークに順次送信する。
データを送信する場合は、ＣＰＵ２２の送信制御に基づ
き、ＣＰＵ２２やＤＭＡコントローラ２５の司令によ
り、主メモリ部２３の記憶領域に格納された通信データ
を読み出して、内部バス２６を通じて、ＭＡＣ２１に一
時的に格納し、その後、ネットワークに順次送信する。
【００１１】
【発明が解決しようとする課題】前述した従来のデータ
通信システムでは、受信の際に、ネットワークから取り
込んだ通信データは、ＣＰＵ２２のプログラム上に展開
させるためには、一旦主メモリ部２３に格納する必要が
あり、ＭＡＣ２１から内部バス２６を通じた主メモリ部
２３へのデータ転送が行われる。同様に、送信の際にも
主メモリ部２３から読み出された通信データは、内部バ
ス２６を通じてＭＡＣ２１へデータ転送される。つま
り、通信データの送受信時には、主メモリ部２３からＭ
ＡＣ２１へ若しくは、ＭＡＣ２１から主メモリ部２３へ
の内部バス２６を通じたデータ転送が行われている。
通信システムでは、受信の際に、ネットワークから取り
込んだ通信データは、ＣＰＵ２２のプログラム上に展開
させるためには、一旦主メモリ部２３に格納する必要が
あり、ＭＡＣ２１から内部バス２６を通じた主メモリ部
２３へのデータ転送が行われる。同様に、送信の際にも
主メモリ部２３から読み出された通信データは、内部バ
ス２６を通じてＭＡＣ２１へデータ転送される。つま
り、通信データの送受信時には、主メモリ部２３からＭ
ＡＣ２１へ若しくは、ＭＡＣ２１から主メモリ部２３へ
の内部バス２６を通じたデータ転送が行われている。
【００１２】この内部バス２６は、共通の伝送路として
構築されているため、通信データの転送以外にも、各構
成部位間における他のデータ等のやり取りが行われてい
る。このため、前述した通信データの転送が優先的に設
定されていた場合、内部バス２６が通信データの転送を
行っている間は、他のデータのやり取りが停止、若しく
は禁止されることとなる。
構築されているため、通信データの転送以外にも、各構
成部位間における他のデータ等のやり取りが行われてい
る。このため、前述した通信データの転送が優先的に設
定されていた場合、内部バス２６が通信データの転送を
行っている間は、他のデータのやり取りが停止、若しく
は禁止されることとなる。
【００１３】また、通信データの転送に要する時間は、
転送に用いられる各構成部位の性能だけではなく、内部
バス２６による処理能力即ち、伝送能力が関わってく
る。従って、処理の高速化や信号量の増加を実現しよう
とすると、内部バスに掛かる負担が増大することとな
る。
転送に用いられる各構成部位の性能だけではなく、内部
バス２６による処理能力即ち、伝送能力が関わってく
る。従って、処理の高速化や信号量の増加を実現しよう
とすると、内部バスに掛かる負担が増大することとな
る。
【００１４】そこで本発明は、ネットワークによる通信
において、メディアアクセスコントローラ内にＣＰＵか
らアクセス可能な記憶部を設けて、通信データの管理を
行い、送受信時の主記憶部とメディアアクセスコントロ
ーラとで行われるシステムの内部バスにおけるデータ転
送を無くして、内部バスにかかる伝送負荷の軽減を図
り、通信処理の高速化及び低消費を実現するデータ通信
システムを提供することを目的とする。
において、メディアアクセスコントローラ内にＣＰＵか
らアクセス可能な記憶部を設けて、通信データの管理を
行い、送受信時の主記憶部とメディアアクセスコントロ
ーラとで行われるシステムの内部バスにおけるデータ転
送を無くして、内部バスにかかる伝送負荷の軽減を図
り、通信処理の高速化及び低消費を実現するデータ通信
システムを提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は上記目的を達成
するために、入出力が独立して実行可能な入力ポート及
び出力ポートを備える記憶素子（デュアルポートＲＡ
Ｍ）を配置し、上記ネットワークを通じて送受信される
通信データを該記憶素子にアクセス可能に格納するメデ
ィアアクセスコントローラ（media access controler）
を備え、上記メディアアクセスコントローラが通信デー
タをシステムの主記憶部に代わって管理し、ネットワー
クに対する送受信時にデータの伝送路となるシステム内
部バスを通る主記憶部との通信データ転送が行われない
データ通信システムを提供する。
するために、入出力が独立して実行可能な入力ポート及
び出力ポートを備える記憶素子（デュアルポートＲＡ
Ｍ）を配置し、上記ネットワークを通じて送受信される
通信データを該記憶素子にアクセス可能に格納するメデ
ィアアクセスコントローラ（media access controler）
を備え、上記メディアアクセスコントローラが通信デー
タをシステムの主記憶部に代わって管理し、ネットワー
クに対する送受信時にデータの伝送路となるシステム内
部バスを通る主記憶部との通信データ転送が行われない
データ通信システムを提供する。
【００１６】以上のような構成のデータ通信システム
は、データの格納動作と読み出し動作とが独立して実行
可能なデュアルポートＲＡＭを受信側及び送信側にそれ
ぞれ搭載したメディアアクセスコントローラを用いて、
ネットワークに対して送受信される通信データを格納さ
せて、通信データに関して主記憶部の役目を担わせ、Ｃ
ＰＵがデュアルポートＲＡＭに直接アクセスして通信デ
ータを展開させることにより、通信時に主メモリ部との
間のシステム内部バスを通るデータ転送が不要となる。
は、データの格納動作と読み出し動作とが独立して実行
可能なデュアルポートＲＡＭを受信側及び送信側にそれ
ぞれ搭載したメディアアクセスコントローラを用いて、
ネットワークに対して送受信される通信データを格納さ
せて、通信データに関して主記憶部の役目を担わせ、Ｃ
ＰＵがデュアルポートＲＡＭに直接アクセスして通信デ
ータを展開させることにより、通信時に主メモリ部との
間のシステム内部バスを通るデータ転送が不要となる。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
施形態について詳細に説明する。
【００１８】図１には、本発明によるデータ通信システ
ムの端末として用いられるパーソナルコンピュータ（Ｐ
Ｃ）の概略的な構成を示す。このデータ通信システム
は、例えば、ＬＡＮ等の小規模なネットワークに好適
し、通信されるデータを通信データとして、所定長のパ
ケットに区切られて伝送されているものとする。
ムの端末として用いられるパーソナルコンピュータ（Ｐ
Ｃ）の概略的な構成を示す。このデータ通信システム
は、例えば、ＬＡＮ等の小規模なネットワークに好適
し、通信されるデータを通信データとして、所定長のパ
ケットに区切られて伝送されているものとする。
【００１９】このＰＣは、ネットワークを通じてデータ
の送受信を行い、後述するデュアルポートＲＡＭ（dual
port RAM）１を備えたメディアアクセスコントローラ
（media access controler：以下、ＭＡＣと称する）２
と、種々のデータ処理や演算処理やＰＣ内の各構成部位
の制御を司る中央処理装置（ＣＰＵ）３と、ＤＲＡＭや
ＳＲＡＭで代表される半導体素子からなる主メモリ部４
と、ＣＰＵ３により主メモリ部４における初期アドレス
や転送サイズなどが設定され、メモリ間のデータ転送を
実行するダィレクト・メモリ・アクセス・コントローラ
（direct memory access controler：以下、ＤＭＡコン
トローラと称する）５と、ＣＰＵ３やＤＭＡコントロー
ラ５の司令により、データの書き込みや読み出しを行う
ためのメモリインターフェイス部６とで構成され、各構
成部位はデータ等の伝送路となるバス（本実施形態で
は、「システム内部バス」と称する）７により接続され
ている。
の送受信を行い、後述するデュアルポートＲＡＭ（dual
port RAM）１を備えたメディアアクセスコントローラ
（media access controler：以下、ＭＡＣと称する）２
と、種々のデータ処理や演算処理やＰＣ内の各構成部位
の制御を司る中央処理装置（ＣＰＵ）３と、ＤＲＡＭや
ＳＲＡＭで代表される半導体素子からなる主メモリ部４
と、ＣＰＵ３により主メモリ部４における初期アドレス
や転送サイズなどが設定され、メモリ間のデータ転送を
実行するダィレクト・メモリ・アクセス・コントローラ
（direct memory access controler：以下、ＤＭＡコン
トローラと称する）５と、ＣＰＵ３やＤＭＡコントロー
ラ５の司令により、データの書き込みや読み出しを行う
ためのメモリインターフェイス部６とで構成され、各構
成部位はデータ等の伝送路となるバス（本実施形態で
は、「システム内部バス」と称する）７により接続され
ている。
【００２０】この構成において、ネットワークを通じて
受信したデータは、ＭＡＣ２のデュアルポートＲＡＭ１
の入力ポート側から入力されて格納し、受信終了の後、
若しくはその受信途中でＣＰＵ３にデータ着信を示す割
り込み信号がＣＰＵ３へ出力される。
受信したデータは、ＭＡＣ２のデュアルポートＲＡＭ１
の入力ポート側から入力されて格納し、受信終了の後、
若しくはその受信途中でＣＰＵ３にデータ着信を示す割
り込み信号がＣＰＵ３へ出力される。
【００２１】このメモリインターフェイス部６は、イン
ターフェイス機能により、ＣＰＵ３が通信データを格納
するデュアルポートＲＡＭ１に直接的にアクセスするこ
とができる。
ターフェイス機能により、ＣＰＵ３が通信データを格納
するデュアルポートＲＡＭ１に直接的にアクセスするこ
とができる。
【００２２】本実施形態において、このデュアルポート
ＲＡＭ１は、通信データに関して、従来の構成における
主メモリ部４と同様に機能する。即ち、通常状態で送受
信を行う通信データを格納していることにより、従来の
ように主メモリ部４に通信データを転送することなく、
ＣＰＵ３により通信データを読み出して処理プログラム
上に展開することができる。
ＲＡＭ１は、通信データに関して、従来の構成における
主メモリ部４と同様に機能する。即ち、通常状態で送受
信を行う通信データを格納していることにより、従来の
ように主メモリ部４に通信データを転送することなく、
ＣＰＵ３により通信データを読み出して処理プログラム
上に展開することができる。
【００２３】図２には、ＭＡＣ２の構成例を示す。ここ
で、通信データにおいては、ネットワークに送信するデ
ータを送信データとし、ネットワークから受信したデー
タを受信データとし、ネットワーク上を伝送されている
データは、それぞれ任意のパケット単位に分割されてい
るものとする。
で、通信データにおいては、ネットワークに送信するデ
ータを送信データとし、ネットワークから受信したデー
タを受信データとし、ネットワーク上を伝送されている
データは、それぞれ任意のパケット単位に分割されてい
るものとする。
【００２４】このＭＡＣ２は、ＬＡＮ等のネットワーク
と接続し、データの入出力を行うためのインターフェイ
ス部（ＭＡＣブロック）１１と、このインターフェイス
部１１を通じて取り込んだ受信データを一時的に保持す
る入力メモリ部（RX FIFO）１２と、インターフェイス
部１１を通じてネットワークに送信するための送信デー
タを一時的に保持する出力メモリ部（TX FIFO）１３
と、入力メモリ部１２に保持された受信データをＭＡＣ
内部バス１４を通じて順次入力する受信用デュアルポー
トＲＡＭ１５と、ネットワークに送信するための送信デ
ータを格納し、送信時に出力メモリ部１３に送信データ
を転送する送信用デュアルポートＲＡＭ１６と、ＭＡＣ
２とシステム内の構成部位との間で行われるデータ転送
の際に、インターフェイスとして機能する転送部１７
と、各構成部位を制御する中央制御部１８とで構成され
る。
と接続し、データの入出力を行うためのインターフェイ
ス部（ＭＡＣブロック）１１と、このインターフェイス
部１１を通じて取り込んだ受信データを一時的に保持す
る入力メモリ部（RX FIFO）１２と、インターフェイス
部１１を通じてネットワークに送信するための送信デー
タを一時的に保持する出力メモリ部（TX FIFO）１３
と、入力メモリ部１２に保持された受信データをＭＡＣ
内部バス１４を通じて順次入力する受信用デュアルポー
トＲＡＭ１５と、ネットワークに送信するための送信デ
ータを格納し、送信時に出力メモリ部１３に送信データ
を転送する送信用デュアルポートＲＡＭ１６と、ＭＡＣ
２とシステム内の構成部位との間で行われるデータ転送
の際に、インターフェイスとして機能する転送部１７
と、各構成部位を制御する中央制御部１８とで構成され
る。
【００２５】この転送部１７は、システム内で用いられ
る記憶素子、例えばＳＲＡＭ等の汎用メモリに対するイ
ンターフェイスとして機能する。従って、この転送部１
７は、ＣＰＵ３や中央制御部１８等の司令に基づくデー
タ転送の際に、ＣＰＵ３による処理プログラム上で新た
に作成されたデータ若しくは主メモリ部４から読み出さ
れたデータを送信データとして送信用デュアルポートＲ
ＡＭ１６へ転送する時、または、ネットワークから受信
して格納している受信データをＣＰＵ３による処理プロ
グラム上に展開する等の時にインターフェイスとして機
能する。
る記憶素子、例えばＳＲＡＭ等の汎用メモリに対するイ
ンターフェイスとして機能する。従って、この転送部１
７は、ＣＰＵ３や中央制御部１８等の司令に基づくデー
タ転送の際に、ＣＰＵ３による処理プログラム上で新た
に作成されたデータ若しくは主メモリ部４から読み出さ
れたデータを送信データとして送信用デュアルポートＲ
ＡＭ１６へ転送する時、または、ネットワークから受信
して格納している受信データをＣＰＵ３による処理プロ
グラム上に展開する等の時にインターフェイスとして機
能する。
【００２６】上記入力メモリ部（RX FIFO）１２及び出
力メモリ部（TX FIFO）１３は、比較的小容量のデータ
を格納可能なバッファとして機能するメモリであり、本
実施形態では、例えば、格納された順にリプレースして
いくＦＩＦＯ（first-in first-out）メモリを想定して
いる。尚、入力メモリ部１２と出力メモリ部１３のメモ
リ容量は、設計段階で任意値に設定することができる。
力メモリ部（TX FIFO）１３は、比較的小容量のデータ
を格納可能なバッファとして機能するメモリであり、本
実施形態では、例えば、格納された順にリプレースして
いくＦＩＦＯ（first-in first-out）メモリを想定して
いる。尚、入力メモリ部１２と出力メモリ部１３のメモ
リ容量は、設計段階で任意値に設定することができる。
【００２７】このように構成されたデータ通信システム
におけるデータ通信について説明する。尚、システム内
で通信されるデータは、所定長に分割されたパケットの
単位で伝搬されるものとする。
におけるデータ通信について説明する。尚、システム内
で通信されるデータは、所定長に分割されたパケットの
単位で伝搬されるものとする。
【００２８】まず、ＭＡＣ２がネットワークからデータ
を受信する場合について説明する。データ受信において
は、中央制御部１８の制御により、ネットワークからイ
ンターフェイス部１１を通じて、入力メモリ部１２にデ
ータを順次取り込み一時的に蓄積し、その後、受信パケ
ットとして、ＭＡＣ内部バス１４を通じて、受信用デュ
アルポートＲＡＭ１５に書き込まれる。
を受信する場合について説明する。データ受信において
は、中央制御部１８の制御により、ネットワークからイ
ンターフェイス部１１を通じて、入力メモリ部１２にデ
ータを順次取り込み一時的に蓄積し、その後、受信パケ
ットとして、ＭＡＣ内部バス１４を通じて、受信用デュ
アルポートＲＡＭ１５に書き込まれる。
【００２９】次に、この書き込みが終了した後、中央制
御部１８は、ＣＰＵ３へネットワークからデータを受信
した旨を示す割り込み信号等を発生させる。
御部１８は、ＣＰＵ３へネットワークからデータを受信
した旨を示す割り込み信号等を発生させる。
【００３０】そして、割り込み信号等を受け取ったＣＰ
Ｕ３は、メモリインターフェイス部６と転送部１７を通
じて、受信用デュアルポートＲＡＭ１５にアクセスし
て、出力ポート側から書き込まれた受信データを直接取
り込み、展開することができる。
Ｕ３は、メモリインターフェイス部６と転送部１７を通
じて、受信用デュアルポートＲＡＭ１５にアクセスし
て、出力ポート側から書き込まれた受信データを直接取
り込み、展開することができる。
【００３１】本実施形態では、入力ポートと出力ポート
を備え、それぞれ独立して入出力が可能なデュアルポー
トＲＡＭを採用しているため、ＣＰＵ３により受信用デ
ュアルポートＲＡＭ１５からＭＡＣ内部バス１４を通じ
て、すでに書き込まれている受信データを読み出してい
る最中であっても、入力メモリ部１２からＭＡＣ内部バ
ス１４を通じて、新たな受信データを書き込むことがで
きる。
を備え、それぞれ独立して入出力が可能なデュアルポー
トＲＡＭを採用しているため、ＣＰＵ３により受信用デ
ュアルポートＲＡＭ１５からＭＡＣ内部バス１４を通じ
て、すでに書き込まれている受信データを読み出してい
る最中であっても、入力メモリ部１２からＭＡＣ内部バ
ス１４を通じて、新たな受信データを書き込むことがで
きる。
【００３２】次に、ＭＡＣ２からネットワークへデータ
を送信する場合について説明する。
を送信する場合について説明する。
【００３３】ＣＰＵ３の司令に基づく中央制御部１８の
制御により、新たに作成されたデータ若しくは、すでに
主メモリ部４に格納されているデータを読み出し、メモ
リインターフェイス部６及び転送部１７を介して、送信
用デュアルポートＲＡＭ１６に書き込む。
制御により、新たに作成されたデータ若しくは、すでに
主メモリ部４に格納されているデータを読み出し、メモ
リインターフェイス部６及び転送部１７を介して、送信
用デュアルポートＲＡＭ１６に書き込む。
【００３４】そして、送信用デュアルポートＲＡＭ１６
に書き込まれた送信データは、ＭＡＣ内部バス１４を通
じて出力メモリ部１３に一時的に書き込まれ、その後、
インターフェイス部１１を通して、ネットワークに送信
される。
に書き込まれた送信データは、ＭＡＣ内部バス１４を通
じて出力メモリ部１３に一時的に書き込まれ、その後、
インターフェイス部１１を通して、ネットワークに送信
される。
【００３５】本実施形態では、送信側においてもデュア
ルポートＲＡＭを採用しているため、転送部１７から送
信用デュアルポートＲＡＭ１６に送信データが書き込ま
れている最中であっても、すでに格納されている送信デ
ータを出力メモリ部１３側に読み出して一時的に保持さ
せて、インターフェイス部１１からネットワークへ送信
することができる。
ルポートＲＡＭを採用しているため、転送部１７から送
信用デュアルポートＲＡＭ１６に送信データが書き込ま
れている最中であっても、すでに格納されている送信デ
ータを出力メモリ部１３側に読み出して一時的に保持さ
せて、インターフェイス部１１からネットワークへ送信
することができる。
【００３６】以上説明したように、本実施形態によれ
ば、ＣＰＵにより直接的にアクセス可能なデュアルポー
トＲＡＭをＭＡＣ内に搭載して、ネットワークから取り
込まれたデータ（受信パケット）を受信用デュアルポー
トＲＡＭ１５に格納し若しくは、送信するデータ（送信
パケット）を送信用デュアルポートＲＡＭ１６に格納す
るため、ＣＰＵがＭＡＣから通信データを読み出した
り、反対に書き込むことができる。従って、従来のよう
に通信を行う度に、他のデータ伝送にも利用されている
システム内部バスを通して主メモリ部に格納する必要が
なくなり、データ通信途中であってもＣＰＵの主メモリ
部へのアクセスが中断若しくは待機することなく継続さ
れ、通信処理自体も高速化される。このように主メモリ
部へのデータ転送が無くなったため、システム内部バス
にかかっていた負荷が軽減され、さらに通信処理の高速
化により、処理時間が短縮されて、その処理に費やして
いた消費電流も減少することとなる。
ば、ＣＰＵにより直接的にアクセス可能なデュアルポー
トＲＡＭをＭＡＣ内に搭載して、ネットワークから取り
込まれたデータ（受信パケット）を受信用デュアルポー
トＲＡＭ１５に格納し若しくは、送信するデータ（送信
パケット）を送信用デュアルポートＲＡＭ１６に格納す
るため、ＣＰＵがＭＡＣから通信データを読み出した
り、反対に書き込むことができる。従って、従来のよう
に通信を行う度に、他のデータ伝送にも利用されている
システム内部バスを通して主メモリ部に格納する必要が
なくなり、データ通信途中であってもＣＰＵの主メモリ
部へのアクセスが中断若しくは待機することなく継続さ
れ、通信処理自体も高速化される。このように主メモリ
部へのデータ転送が無くなったため、システム内部バス
にかかっていた負荷が軽減され、さらに通信処理の高速
化により、処理時間が短縮されて、その処理に費やして
いた消費電流も減少することとなる。
【００３７】さらに、デュアルポートＲＡＭを採用した
ことにより、格納のための動作と読み出しのための動作
とがそれぞれ独立して実行でき、同時に若しくは並列し
て、データの格納及び読み出しの動作が実行できる。さ
らに、通信データに関して、ＣＰＵによる主メモリ部の
アドレスの割り当て処理が不要となり、ＣＰＵにおいて
も動作負荷が軽減されることとなる。
ことにより、格納のための動作と読み出しのための動作
とがそれぞれ独立して実行でき、同時に若しくは並列し
て、データの格納及び読み出しの動作が実行できる。さ
らに、通信データに関して、ＣＰＵによる主メモリ部の
アドレスの割り当て処理が不要となり、ＣＰＵにおいて
も動作負荷が軽減されることとなる。
【００３８】また受信用デュアルポートＲＡＭの容量を
大きくしておけば、大容量のデータが取り込まれたとし
ても、システム動作上で発生した中断や待機等の問題が
無くなり、処理時間的にも有用な効果が得られる。
大きくしておけば、大容量のデータが取り込まれたとし
ても、システム動作上で発生した中断や待機等の問題が
無くなり、処理時間的にも有用な効果が得られる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、ネ
ットワークによる通信において、メディアアクセスコン
トローラ内にＣＰＵからアクセス可能な記憶部を設け
て、通信データの管理を行い、送受信時の主記憶部とメ
ディアアクセスコントローラとで行われるシステムの内
部バスにおけるデータ転送を無くして、内部バスにかか
る伝送負荷の軽減を図り、通信処理の高速化及び低消費
を実現するデータ通信システムを提供することができ
る。
ットワークによる通信において、メディアアクセスコン
トローラ内にＣＰＵからアクセス可能な記憶部を設け
て、通信データの管理を行い、送受信時の主記憶部とメ
ディアアクセスコントローラとで行われるシステムの内
部バスにおけるデータ転送を無くして、内部バスにかか
る伝送負荷の軽減を図り、通信処理の高速化及び低消費
を実現するデータ通信システムを提供することができ
る。
【図１】本発明によるデータ通信システムに係る実施形
態における通信の端末（パーソナルコンピュータ）の構
成例を示す図である
態における通信の端末（パーソナルコンピュータ）の構
成例を示す図である
【図２】図１に示したデュアルポートＲＡＭを搭載する
ＭＡＣの構成例を示す図である。
ＭＡＣの構成例を示す図である。
【図３】従来のデータ通信システムにおける通信の端末
の構成例を示す図である。
の構成例を示す図である。
１…デュアルポートＲＡＭ ２…ＭＡＣ ３…ＣＰＵ ４…主メモリ部 ５…ＤＭＡコントローラ ６…メモリインターフェイス部 ７…システム内部バス
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B089 GA05 HA06 KA05 KA06 KB02 KC10 5K034 AA02 AA07 FF01 FF12 GG05 HH25 HH42 HH49 LL01
Claims (4)
- 【請求項１】 入出力が独立して実行可能な入力ポート
及び出力ポートを備える記憶素子を配置し、上記ネット
ワークを通じて送受信される通信データを該記憶素子に
アクセス可能に格納するメディアアクセスコントローラ
（media access controler）を具備し、 上記メディアアクセスコントローラが通信データをシス
テムの主記憶部に代わって管理し、ネットワークに対す
る送受信時にデータの伝送路となるシステム内部バスを
通る主記憶部との通信データ転送が行われないことを特
徴とするデータ通信システム。 - 【請求項２】 ネットワークを通じてデータの送受信を
行うデータ通信システムにおいて、 データ処理及び演算処理や、システム全体の制御を司る
中央処理装置と、 上記データ通信システムに関する情報を含むデータを記
憶する主記憶部と、 入出力が独立して実行可能な入力ポート及び出力ポート
を備えるデュアルポートＲＡＭ（dual port RAM）を配
置し、上記ネットワークを通じて送受信される通信デー
タを該記憶素子に、上記制御部によるアクセスが可能に
格納するメディアアクセスコントローラ（media access
controler）と、 メモリに対するインターフェイス機能を有し、上記中央
処理装置の制御によりデータの書き込みや読み出しを行
い、上記中央処理装置から上記デュアルポートＲＡＭに
直接的なアクセスを可能にするメモリインターフェイス
部と、 上記データ通信システム内の構成部位を連結し、データ
の伝送路となるシステム内部バスと、を具備し、 上記ネットワークを通じて受信した通信データが上記デ
ュアルポートＲＡＭに格納され、上記メディアアクセス
コントローラが通信データを上記主記憶部に代わって管
理し、送受信時に上記システム内部バスを通る上記主記
憶部と上記中央処理装置間の通信データの転送が行われ
ないことを特徴とするデータ通信システム。 - 【請求項３】 上記メディアアクセスコントローラは、 ネットワークと接続し、データの入出力を行うためのイ
ンターフェイス部と、 上記インターフェイス部からの受信データを一時的に保
持し、格納された順にリプレースする入力メモリ部と、 上記インターフェイス部へ送信するデータを一時的に保
持し、格納された順にリプレースする出力メモリ部と、 上記入力メモリ部に格納された上記ネットワークから取
り込んだ受信データを保持する受信用デュアルポートＲ
ＡＭと、 上記出力メモリ部に、上記ネットワークに送信するべき
送信データを保持し、送信時に上記出力メモリ部に書き
込む送信用デュアルポートＲＡＭと、 上記受信用デュアルポートＲＡＭに格納された受信デー
タ及び、上記送信用デュアルポートＲＡＭに格納させる
送信データを上記中央処理装置の司令に基づきデータ転
送する際にインターフェイスとして機能する転送部と、 上記各構成部位の動作を制御する制御部と、を具備する
ことを特徴とする請求項２に記載のデータ通信システ
ム。 - 【請求項４】 入出力が独立して実行可能な入力ポート
及び出力ポートを備える記憶素子を備え、ネットワーク
を通じて送受信されるデータを一時的に格納するメディ
アアクセスコントローラを搭載するデータ通信システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31260499A JP2001134514A (ja) | 1999-11-02 | 1999-11-02 | データ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31260499A JP2001134514A (ja) | 1999-11-02 | 1999-11-02 | データ通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001134514A true JP2001134514A (ja) | 2001-05-18 |
Family
ID=18031217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31260499A Withdrawn JP2001134514A (ja) | 1999-11-02 | 1999-11-02 | データ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001134514A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245017A (ja) * | 2008-03-28 | 2009-10-22 | Nec Corp | データ交換システム、第１のサーバ、第２のサーバ及びデータ交換方法並びにプログラム |
| CN102566470A (zh) * | 2012-01-11 | 2012-07-11 | 株洲南车时代电气股份有限公司 | 一种机车运行状态实时监测记录和参数调节系统及其方法 |
| CN104035363A (zh) * | 2014-05-28 | 2014-09-10 | 湖南三一路面机械有限公司 | 一种车载记录管理系统及其管理方法 |
-
1999
- 1999-11-02 JP JP31260499A patent/JP2001134514A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245017A (ja) * | 2008-03-28 | 2009-10-22 | Nec Corp | データ交換システム、第１のサーバ、第２のサーバ及びデータ交換方法並びにプログラム |
| CN102566470A (zh) * | 2012-01-11 | 2012-07-11 | 株洲南车时代电气股份有限公司 | 一种机车运行状态实时监测记录和参数调节系统及其方法 |
| CN102566470B (zh) * | 2012-01-11 | 2014-01-15 | 株洲南车时代电气股份有限公司 | 一种机车运行状态实时监测记录和参数调节系统及其方法 |
| CN104035363A (zh) * | 2014-05-28 | 2014-09-10 | 湖南三一路面机械有限公司 | 一种车载记录管理系统及其管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7415567B2 (en) | Memory hub bypass circuit and method | |
| US7363396B2 (en) | Supercharge message exchanger | |
| JP4586031B2 (ja) | パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法 | |
| JP3699126B2 (ja) | 高性能万能多重ポート内部キャッシュダイナミックランダムアクセスメモリシステム、構造及び方法 | |
| US7774559B2 (en) | Method and system for terminating write commands in a hub-based memory system | |
| US8589643B2 (en) | Arbitration system and method for memory responses in a hub-based memory system | |
| CN115374046B (zh) | 一种多处理器数据交互方法、装置、设备及存储介质 | |
| JPH10143466A (ja) | バス通信システム | |
| JP3384770B2 (ja) | コマンド・スタッキングを有する高帯域幅で狭い入出力のメモリ装置 | |
| JP2001134514A (ja) | データ通信システム | |
| JPWO2006132006A1 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPH07271654A (ja) | コントローラ | |
| KR100335371B1 (ko) | 로컬 메모리 중재 및 인터페이스 장치 | |
| JP2001136230A (ja) | データ通信システム | |
| JP2001144817A (ja) | データ通信システム | |
| JP2001134513A (ja) | データ通信システム | |
| JP2971006B2 (ja) | シリアル通信方法およびシリアル通信コントローラ | |
| JPH02211571A (ja) | 情報処理装置 | |
| JP2000029823A (ja) | バスアクセス制御回路 | |
| EP1459191B1 (en) | Communication bus system | |
| JP2001331364A (ja) | Ｃｐｕシステムおよび周辺ｌｓｉ | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH04365160A (ja) | データ転送装置 | |
| JPH0232650A (ja) | 通信アダプタ制御方式および通信アダプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |