CN115374046B - 一种多处理器数据交互方法、装置、设备及存储介质 - Google Patents

Abstract

本申请涉及处理器技术领域，公开了一种多处理器数据交互方法、装置、设备及存储介质，包括：控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；利用交换重映射模块基于系统地址映射表对访问信息进行地址重映射以确定出被访问处理器地址，建立访问发起处理器与被访问处理器之间的数据通路；控制访问发起处理器的共享缓冲组件通过数据通路与被访问处理器的共享缓冲组件进行数据交互。本申请能够避免传统处理器互联过程中由于多次接口转换转发造成的延迟，从而提升系统整体性能。

Description

一种多处理器数据交互方法、装置、设备及存储介质

技术领域

本发明涉及处理器技术领域，特别涉及一种多处理器数据交互方法、装置、设备及存储介质。

背景技术

随着多路处理器的应用越来越广泛，处理器之间的互联互通成为一个重要应用需求。当前，基于处理器的集群互联的实现一般基于标准以太网接口，通过系统软件的任务调度用以实现各种系统任务的执行。普通处理器互联的实现架构如图1所示，主要通过标准以太网经过多级网络交换机互联组成通常意义上的处理器集群，通过系统软件的任务调度用以实现各种系统任务的执行。手机系统芯片的处理器互联，由于其系统级芯片SOC（SystemOn Chip）一般不具有标准以太网接口，往往是通过外围组件互连快速接口PCIE（Peripheral Component Interconnect Express）接口或者USB接口外接扩展网络转换芯片，将其接口转为标准以太网接口之后，再通过网络交换机进行互联，形成与普通处理器通过以太网接口互联架构上一致的集群系统，如图2所示。

图1实现架构对于采用服务器级别处理器芯片的通用的服务器而言，有足够多的网络接口可以接入各级以太网交换机，从而实现多机互联的集群。但是对于图2实现架构，由于本身采用的是低成本的手机SOC芯片进行集群的目的就是降低整个处理器集群的成本，这里对于每一个手机SOC芯片额外增加的网络接口适配转换芯片使得整个系统的成本大幅度增加，从而失去了最初的降低整个处理器集群的成本的系统设计目标。而且，通过接口转换需要进行跨多个不同接口的多级转发，手机SOC芯片之间互联的效率受到各接口的限制，通信和数据交互效率都会有显著降低。

因此，上述技术问题亟待本领域技术人员解决。

发明内容

有鉴于此，本发明的目的在于提供一种多处理器数据交互方法、装置、设备及存储介质，能够避免传统处理器互联过程中由于多次接口转换转发造成的延迟，从而提升系统整体性能。其具体方案如下：

本申请的第一方面提供了一种多处理器数据交互方法，包括：

控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；

利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；

控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

可选的，所述控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息，包括：

访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过直接存储器访问方式从访问发起处理器获取所述访问信息，并将所述访问信息在访问发起处理器的共享缓冲组件中的缓存空间进行存储。

可选的，所述利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，包括：

访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块；

所述交换重映射模块对所述访问信息进行解析的得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器。

可选的，所述访问信息包括访问类型和访问数据量；其中，所述访问类型包括写数据和读数据中的至少一种，所述访问数据量为与写数据对应的写入数据量和与读数据对应的读取数据量；

相应的，所述控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互，包括：

如果访问类型为写数据，则控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间；

如果访问类型为读数据，则控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间。

可选的，所述交换重映射模块将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器之后，还包括：

如果访问类型为写数据，则被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送写入请求，以便被访问处理器分配与写入数据量相适应的用于存储所述第一任务数据的内存空间。

可选的，所述控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据之前，还包括：

访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向访问发起处理器发送第一读取请求，以便访问发起处理器根据所述第一读取请求返回所述第一任务数据并存储在访问发起处理器的共享缓冲组件中的缓存空间。

可选的，所述控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间，包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器从访问发起处理器的共享缓冲组件中的缓存空间读取所述第一任务数据，并通过所述外围组件互联快速接口将所述第一任务数据写入被访问处理器的内存空间。

可选的，所述控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据之前，还包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送第二读取请求，以便被访问发起处理器根据所述第二读取请求返回所述第二任务数据并存储在被访问处理器的共享缓冲组件中的缓存空间。

可选的，所述控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间，包括：

访问发起处理器的共享缓冲组件中的直接存储器访问控制器从被访问处理器的共享缓冲组件中的缓存空间读取所述第二任务数据，并通过所述外围组件互联快速接口将所述第二任务数据写入访问处理器的内存空间。

可选的，控制处理器的共享缓冲组件读取任务数据之后，还包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器向所述交换重映射模块发送交互结束指令，以使所述交换重映射模块断开所述数据通路。

可选的，将任务数据写入处理器的内存空间之后，还包括：

访问处理器的共享缓冲组件中的直接存储器访问控制器向访问处理器发送中断指令，以使访问处理器获取读取到内存空间中的数据；

被访问处理器的共享缓冲组件中的直接存储器访问控制器向被访问处理器发送中断指令，以使被访问处理器获取写入内存空间中的数据。

可选的，访问发起处理器和被访问处理器为系统级芯片集群中的任意两个处理器。

本申请的第二方面提供了一种多处理器数据交互装置，包括：

访问触发模块，用于控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；

通路建立模块，用于利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；

数据交互模块，用于控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

本申请的第三方面提供了一种电子设备，所述电子设备包括处理器和存储器；其中所述存储器用于存储计算机程序，所述计算机程序由所述处理器加载并执行以实现前述多处理器数据交互方法。

本申请的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器加载并执行时，实现前述多处理器数据交互方法。

本申请中，先控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；然后利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；最后控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。可见，本申请通过处理器自身的外围组件互联快速接口连接共享缓冲组件，借助共享缓冲组件在处理器之间建立数据通路，处理器基于该数据通路进行数据交互，能够避免传统处理器互联过程中由于多次接口转换转发造成的延迟，从而提升系统整体性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请提供的一种普通处理器互联的实现架构示例图；

图2为本申请提供的一种SOC处理器互联的实现架构示例图；

图3为本申请提供的一种多处理器数据交互方法流程图；

图4为本申请提供的一种具体多处理器数据交互的实现架构示例图；

图5为本申请提供的一种具体的系统扩展内存映射表；

图6为本申请提供的一种具体的多处理器数据交互方法流程图；

图7为本申请提供的一种具体的多处理器数据交互方法流程图；

图8为本申请提供的一种多处理器数据交互装置结构示意图；

图9为本申请提供的一种多处理器数据交互电子设备结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有的处理器互联实现架构以标准以太网接口为基础，但对于不具有以太网接口的处理器需要外接网络接口适配转换芯片才能够实现多处理器的网络集群。使得整个系统的成本大幅度增加，从而失去了最初的降低整个处理器集群的成本的系统设计目标。而且，通过接口转换需要进行跨多个不同接口的多级转发，互联的效率受到各接口的限制，通信和数据交互效率都会有显著降低。针对上述技术缺陷，本申请提供一种多处理器数据交互方案，通过处理器自身的外围组件互联快速接口连接共享缓冲组件，借助共享缓冲组件在处理器之间建立数据通路，处理器基于该数据通路进行数据交互，能够避免传统处理器互联过程中由于多次接口转换转发造成的延迟，从而提升系统整体性能。

图3为本申请实施例提供的一种多处理器数据交互方法流程图。参见图3所示，该多处理器数据交互方法包括：

S11：控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

本实施例中，访问发起处理器作为请求发起方，被访问处理器作为被访问方，这里主要是内存访问也即内存共享。每个处理器对应一个共享缓冲组件，该共享缓冲组件用于辅助内存共享的实现。处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。外围组件互联快速接口即PCIe接口。具体来说，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

进一步的，本实施中的共享缓冲组件包括直接存储器访问控制器DAM（DirectMemory Access）及缓存空间Buf。控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息的具体过程为：访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过直接存储器访问方式从访问发起处理器获取所述访问信息，并将所述访问信息在访问发起处理器的共享缓冲组件中的缓存空间进行存储，交换重映射模块（switch remapmodule）与Buf连接，对应的系统结构如图4所示。

图4中，n个处理器器芯片分别通过PCIE的Root端口与共享缓冲组件相连接，由芯片中的DMA功能来实现数据从一个处理器内存到另一个处理器内存的搬移功能。共享缓冲组件中的DMA与对应的处理器通过处理器上的PCIE Root接口直接相连。从确定的某一个处理器的角度看，其他的处理器的内存都是自己的外接扩展内存。当一个处理器需要向其他处理器派发任务时，将任务数据通过对应连接的PCIE接口，经由共享缓冲组件传输到另一个处理器的内存，对应该内存的处理器从自身内容中获取任务数据进行处理，从而实现了共享内容任务数据处理的功能。具体的，EP0接口与处理器0相连接，负责传输处理器0中的数据， EP1接口与处理器1相连接，负责传输处理器1中的数据，依此类推，EPn接口与处理器n相连接，负责传输处理器n中的数据。DMA0~n分别作为读写处理器0~n内存中数据的引擎，通过各自连接的处理器0~n的PCIE的EP端口，发起符合PCIE协议标准的内存读写请求，实现到对应服务器主机内存的数据访问。从内存中获取的数据会缓存在对应的Buf0~n中。

本实施例中，多处理器组成处理器集群，处理器可以为系统级芯片SOC处理器，访问发起处理器和被访问处理器为系统级芯片集群中的任意两个处理器。在SOC处理器集群架构下，本实施例主要基于SOC处理器的PCIE接口多根节点的互联实现数据交互。但是在某些情况下，可以不只是局限于在SOC处理器间实现互联，例如，在服务器系统，桌面办公计算机系统，多种不同架构的处理器系统之间，都可以实现多个PCIE根节点的互联，从而实现处理器互联。

S12：利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路。

本实施例中，利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路。具体的，访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块；所述交换重映射模块对所述访问信息进行解析的得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器。

本实施例中，图5所示为系统地址映射表示例，在系统初始化的时候，系统地址映射表可以被配置在DMA、Buf和switch map module中，在系统运行过程中，可以根据需要进行动态调整。交换重映射模块根据如图5所示的系统扩展内存映射表，在数据任务分发时的通过内存目标地址进行路由译码，建立从目标内存所在处理器接口到本地存储数据的缓存空间Buf的数据链路，再由对应DMA引擎发起请求，从Buf中读取数据，通过建立的数据链路，将数据写入目标内存中。

图5中，0~addr0-1为每个处理器的固有的属于本处理器的内存地址。这块地址是不能够进行跨处理器节点进行访问的，只有本处理器节点可以访问，作为节点系统启动初始化完成系统任务使用，其大小根据实际系统应用而定。从addr0地址开始的内存可以为所有处理器节点共享使用：从addr0~addr1-1的地址是挂载在处理器0下面的内存，从addr1~addrn-1的地址是挂载在处理器1下面的内存，以此类推。每个处理器下面挂载的内存大小可以相同也可以不同，只要能把图5中的地址映射关系确定对应就可以。当某个处理器访问不属于自己处理器下面挂载的内存时，需要通过共享缓冲组件建立从发起访问的处理器到被访问内存的处理器之间的数据通路，然后才能进行内存数据的传输。需要注意，当某个处理器访问属于自己处理器下面挂载的内存时，不需要通过共享缓冲组件接口，直接通过本地处理器访问本地内存就行。

S13：控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

本实施例中，控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

可以理解，上述访问信息包括访问类型和访问数据量；其中，所述访问类型包括写数据和读数据中的至少一种，所述访问数据量为与写数据对应的写入数据量和与读数据对应的读取数据量。如果访问类型为写数据，则控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间。如果访问类型为读数据，则控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间。

本实施例中，所述第一任务数据和所述第二任务数据只是为了区分写入的任务数据和读取的任务数据，所述第一任务数据和所述第二任务数据是与任务数据相关的数据，在写入时，写入的是任务，在读取时，读取的是任务执行的结果。也即，所述第一任务数据为任务，所述第二任务数据为任务执行结果。

可见，本申请实施例先控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；然后利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；最后控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。本申请实施例通过处理器自身的外围组件互联快速接口连接共享缓冲组件，借助共享缓冲组件在处理器之间建立数据通路，处理器基于该数据通路进行数据交互，能够避免传统处理器互联过程中由于多次接口转换转发造成的延迟，从而提升系统整体性能。

图6为本申请实施例提供的一种具体的多处理器数据交互方法流程图。参见图6所示，该多处理器数据交互方法包括：

S21：控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，所述访问信息包括访问类型和访问数据量；所述访问类型包括写数据，所述访问数据量为与写数据对应的写入数据量。

S22：访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块。

S23：所述交换重映射模块对所述访问信息进行解析的得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器，并建立访问发起处理器与被访问处理器之间的数据通路。

本实施例中，主要针对写数据过程进行说明，关于上述步骤S21至步骤S23的具体过程，可以参考前述实施例中公开的相应内容，在此不再进行赘述。以SOC0处理器写SOC1处理器内存空间为例对写数据过程进行具体说明：SOC0通过PCIE接口将要访问的内存地址信息放在真正的任务数据头部，首先写入Buf0中，Buf0对该信息通过图5的地址映射表进行解析，识别出需要访问的内存在SOC1上，并获取到要写入的数据空间的大小，将这些信息通过Switch Map Module发送到DMA1。

S24：访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送写入请求，以便被访问处理器分配与写入数据量相适应的用于存储所述第一任务数据的内存空间。

本实施例中，访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送写入请求，以便被访问处理器分配与写入数据量相适应的用于存储所述第一任务数据的内存空间。也即DMA1通过PCIE接口向SOC1发起地址空间的写入数据请求，SOC1接收到请求后，分配对应的内存地址空间给DMA1使用。

S25：被访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向访问发起处理器发送第一读取请求，以便访问发起处理器根据所述第一读取请求返回所述第一任务数据并存储在访问发起处理器的共享缓冲组件中的缓存空间。

S26：控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间。

本实施例中，被访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向访问发起处理器发送第一读取请求，以便访问发起处理器根据所述第一读取请求返回所述第一任务数据并存储在访问发起处理器的共享缓冲组件中的缓存空间。最后控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间。DMA1收到响应后，通过switch map module发起读取Buf0数据的请求，switch mapmodule收到请求后，将该请求转发给Buf0，并建立起从Buf0到DMA1的数据通路。真正的通路其实是在这个阶段才完全建立起来，此时开始写入数据。

进一步的，本实施例会将写入数据进行分包以分段写入，对于每一个数据包，Buf0收到读请求后，一面通过switch map module中建立的数据通路将缓存的数据发送给DMA1，一面通过PCIE接口告知SOC0可以继续发送后续的任务数据到Buf0，Buf0通过自身缓存的多少对SOC0发送过来的数据速度进行流量控制。DMA1收到来自Buf0的数据后，通过PCIe接口发送该数据到SOC1的内存，并发送新的读请求到Buf0，读取新的数据并按照同样的操作写入SOC1的内存，直到完成整个任务数据的传输完成。

传输完成后，被访问处理器的共享缓冲组件中的直接存储器访问控制器向所述交换重映射模块发送交互结束指令，以使所述交换重映射模块断开所述数据通路。同时被访问处理器的共享缓冲组件中的直接存储器访问控制器向被访问处理器发送中断指令，以使被访问处理器获取写入内存空间中的数据。DMA1发送传输结束信息给switch map module结束之前建立的数据通路，并发送中断给SOC1，告知数据传送完成，SOC1处理器可以从该内存中读取任务数据进行处理。

图7为本申请实施例提供的一种具体的多处理器数据交互方法流程图。参见图7所示，该多处理器数据交互方法包括：

S31：控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，所述访问信息包括访问类型和访问数据量；所述访问类型包括读数据，所述访问数据量为与读数据对应的读取数据量。

S32：访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块。

S33：所述交换重映射模块对所述访问信息进行解析的得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器，并建立访问发起处理器与被访问处理器之间的数据通路。

本实施例中，主要针对读数据过程进行说明，关于上述步骤31至步骤S33的具体过程，可以参考前述实施例中公开的相应内容，在此不再进行赘述。以SOC0处理器写SOC1处理器内存空间为例对读数据过程进行具体说明：SOC0通过PCIE接口将要访问的内存地址信息发送到Buf0中，Buf0对该信息通过图5的地址映射表进行解析，识别出需要访问的内存在SOC1上，并获取到要读出的数据空间的大小，将这些信息通过switch map module，将Buf0中的信息发送到DMA1。

S34：被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送第二读取请求，以便被访问发起处理器根据所述第二读取请求返回所述第二任务数据并存储在被访问处理器的共享缓冲组件中的缓存空间。

S35：访问发起处理器的共享缓冲组件中的直接存储器访问控制器从被访问处理器的共享缓冲组件中的缓存空间读取所述第二任务数据，并通过所述外围组件互联快速接口将所述第二任务数据写入访问处理器的内存空间。

本实施例中，被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送第二读取请求，以便被访问发起处理器根据所述第二读取请求返回所述第二任务数据并存储在被访问处理器的共享缓冲组件中的缓存空间。最后访问发起处理器的共享缓冲组件中的直接存储器访问控制器从被访问处理器的共享缓冲组件中的缓存空间读取所述第二任务数据，并通过所述外围组件互联快速接口将所述第二任务数据写入访问处理器的内存空间。DMA1通过PCIE接口向SOC1发起地址空间的读数据请求，从SOC1的内存空间获得数据后，DMA1将数据缓存在Buf1中，并通过switchmap moduleModule告知DMA0写入SOC1的数据请求，switch map module收到请求后，将该请求转发给DMA0，并建立起从Buf1到DMA0的数据通路。真正的通路其实是在这个阶段才完全建立起来，此时开始读取数据。

DMA0收到请求后，通过switch map module中建立的数据通路将缓存在Buf1的数据读出后，通过PCIE接口写入SOC0的内存。DMA1在Buf1数据被DMA0读出后，可以继续发送后续的读请求到SOC1内存，读取新的数据并按照同样的操作完成上面的过程，最终将所有数据写入到SOC0的内存中，直到完成整个任务数据的传输完成。

同样的，传输完成后，被访问处理器的共享缓冲组件中的直接存储器访问控制器向所述交换重映射模块发送交互结束指令，以使所述交换重映射模块断开所述数据通路。同时访问处理器的共享缓冲组件中的直接存储器访问控制器向访问处理器发送中断指令，以使访问处理器获取读取到内存空间中的数据。DMA1发送传输结束信息给switch mapmodule结束之前建立的数据通路，DMA0完成写入数据到SOC0内存后发送中断给SOC0，告知数据传送完成，SOC0处理器可以从该内存中读取任务数据的处理结果。

不难理解，任意两个SOC处理器之间的数据交互与上面的例子类似，各个SOC之间的读写内存空间独立，互不干扰，从而可以实现读写数据全双工的并行交互。例如，SOC0可以向SOC1发送数据的同时，接收SOC1发送给SOC0的数据。

综上，实施例二和实施例三示例的多SOC处理器的共享内存的快速数据交互方法，有助于利用基于ARM处理器的手机SOC处理器接口，直接实现多个SOC处理器的数据快速交互，从而能够在多个SOC处理器上快速进行任务派发，实现应用任务的平稳运行。在保持SOC处理器接口不变的情况下，能够同时兼容手机端和服务器端的使用，拓展了基于ARM处理器的手机SOC处理器应用场景，并能够与手机端SOC处理器的迭代速度相匹配，快速将基于ARM处理器的手机SOC处理器的服务器集群设备量产和市场化。

参见图8所示，本申请实施例还相应公开了一种多处理器数据交互装置，包括：

访问触发模块11，用于控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；

通路建立模块12，用于利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；

数据交互模块13，用于控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。

可见，本申请实施例先控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；然后利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；最后控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接。本申请实施例通过处理器自身的外围组件互联快速接口连接共享缓冲组件，借助共享缓冲组件在处理器之间建立数据通路，处理器基于该数据通路进行数据交互，能够避免传统处理器互联过程中由于多次接口转换转发造成的延迟，从而提升系统整体性能。

在一些具体实施例中，所述访问触发模块11，具体用于访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过直接存储器访问方式从访问发起处理器获取所述访问信息，并将所述访问信息在访问发起处理器的共享缓冲组件中的缓存空间进行存储。

在一些具体实施例中，所述通路建立模块12，具体包括：

信息发送单元，用于访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块；

重映射单元，用于所述交换重映射模块对所述访问信息进行解析的得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器。

在一些具体实施例中，所述多处理器数据交互装置中的所述访问信息包括访问类型和访问数据量；其中，所述访问类型包括写数据和读数据中的至少一种，所述访问数据量为与写数据对应的写入数据量和与读数据对应的读取数据量；

相应的，所述数据交互模块13，具体包括：

写数据模块，用于如果访问类型为写数据，则控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间；

读数据模块，用于如果访问类型为读数据，则控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间。

在一些具体实施例中，所述多处理器数据交互装置还包括：

内存分配模块，用于如果访问类型为写数据，则被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送写入请求，以便被访问处理器分配与写入数据量相适应的用于存储所述第一任务数据的内存空间；

第一任务数据获取模块，用于访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向访问发起处理器发送第一读取请求，以便访问发起处理器根据所述第一读取请求返回所述第一任务数据并存储在访问发起处理器的共享缓冲组件中的缓存空间；

第二任务数据获取模块，用于被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送第二读取请求，以便被访问发起处理器根据所述第二读取请求返回所述第二任务数据并存储在被访问处理器的共享缓冲组件中的缓存空间；

通路断开模块，用于被访问处理器的共享缓冲组件中的直接存储器访问控制器向所述交换重映射模块发送交互结束指令，以使所述交换重映射模块断开所述数据通路；

第一中断指令发送模块，用于访问处理器的共享缓冲组件中的直接存储器访问控制器向访问处理器发送中断指令，以使访问处理器获取读取到内存空间中的数据；

第二中断指令发送模块，用于被访问处理器的共享缓冲组件中的直接存储器访问控制器向被访问处理器发送中断指令，以使被访问处理器获取写入内存空间中的数据。

在一些具体实施例中，所述写数据模块，具体用于被访问处理器的共享缓冲组件中的直接存储器访问控制器从访问发起处理器的共享缓冲组件中的缓存空间读取所述第一任务数据，并通过所述外围组件互联快速接口将所述第一任务数据写入被访问处理器的内存空间。

在一些具体实施例中，所述读数据模块，具体用于访问发起处理器的共享缓冲组件中的直接存储器访问控制器从被访问处理器的共享缓冲组件中的缓存空间读取所述第二任务数据，并通过所述外围组件互联快速接口将所述第二任务数据写入访问处理器的内存空间。

进一步的，本申请实施例还提供了一种电子设备。图9是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。

图9为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的多处理器数据交互方法中的相关步骤。

本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。

另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作系统221、计算机程序222及数据223等，存储方式可以是短暂存储或者永久存储。

其中，操作系统221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，以实现处理器21对存储器22中海量数据223的运算与处理，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的多处理器数据交互方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。数据223可以包括电子设备20收集到的访问信息等数据。

进一步的，本申请实施例还公开了一种存储介质，所述存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行时，实现前述任一实施例公开的多处理器数据交互方法步骤。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的多处理器数据交互方法、装置、设备及存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种多处理器数据交互方法，其特征在于，包括：

控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；共享缓冲组件包括直接存储器访问控制器及缓存空间；

利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；

控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；

所述控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息，包括：

访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过直接存储器访问方式从访问发起处理器获取所述访问信息，并将所述访问信息在访问发起处理器的共享缓冲组件中的缓存空间进行存储；

所述利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，包括：

访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块；

所述交换重映射模块对所述访问信息进行解析得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器；

所述访问信息包括访问类型和访问数据量；其中，所述访问类型包括写数据和读数据中的至少一种，所述访问数据量为与写数据对应的写入数据量和与读数据对应的读取数据量；

相应的，所述控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互，包括：

如果访问类型为写数据，则控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间；

如果访问类型为读数据，则控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间；

所述控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间，包括：

访问发起处理器的共享缓冲组件中的直接存储器访问控制器从被访问处理器的共享缓冲组件中的缓存空间读取所述第二任务数据，并通过所述外围组件互联快速接口将所述第二任务数据写入访问处理器的内存空间。

2.根据权利要求1所述的多处理器数据交互方法，其特征在于，所述交换重映射模块将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器之后，还包括：

如果访问类型为写数据，则被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送写入请求，以便被访问处理器分配与写入数据量相适应的用于存储所述第一任务数据的内存空间。

3.根据权利要求2所述的多处理器数据交互方法，其特征在于，所述控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据之前，还包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向访问发起处理器发送第一读取请求，以便访问发起处理器根据所述第一读取请求返回所述第一任务数据并存储在访问发起处理器的共享缓冲组件中的缓存空间。

4.根据权利要求3所述的多处理器数据交互方法，其特征在于，所述控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间，包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器从访问发起处理器的共享缓冲组件中的缓存空间读取所述第一任务数据，并通过所述外围组件互联快速接口将所述第一任务数据写入被访问处理器的内存空间。

5.根据权利要求1所述的多处理器数据交互方法，其特征在于，所述控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据之前，还包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器通过所述外围组件互联快速接口向被访问发起处理器发送第二读取请求，以便被访问发起处理器根据所述第二读取请求返回所述第二任务数据并存储在被访问处理器的共享缓冲组件中的缓存空间。

6.根据权利要求2至5任一项所述的多处理器数据交互方法，其特征在于，控制处理器的共享缓冲组件读取任务数据之后，还包括：

被访问处理器的共享缓冲组件中的直接存储器访问控制器向所述交换重映射模块发送交互结束指令，以使所述交换重映射模块断开所述数据通路。

7.根据权利要求6所述的多处理器数据交互方法，其特征在于，将任务数据写入处理器的内存空间之后，还包括：

访问处理器的共享缓冲组件中的直接存储器访问控制器向访问处理器发送中断指令，以使访问处理器获取读取到内存空间中的数据；

被访问处理器的共享缓冲组件中的直接存储器访问控制器向被访问处理器发送中断指令，以使被访问处理器获取写入内存空间中的数据。

8.根据权利要求1至5任一项所述的多处理器数据交互方法，其特征在于，访问发起处理器和被访问处理器为系统级芯片集群中的任意两个处理器。

9.一种多处理器数据交互装置，其特征在于，包括：

访问触发模块，用于控制访问发起处理器的共享缓冲组件从访问发起处理器获取访问信息；其中，访问发起处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；共享缓冲组件包括直接存储器访问控制器及缓存空间；

通路建立模块，用于利用交换重映射模块基于系统地址映射表对所述访问信息进行地址重映射以确定出被访问处理器地址，并建立访问发起处理器与被访问处理器之间的数据通路；

数据交互模块，用于控制访问发起处理器的共享缓冲组件通过所述数据通路与被访问处理器的共享缓冲组件进行数据交互；其中，被访问处理器与其对应的共享缓冲组件之间通过外围组件互联快速接口进行连接；

所述多处理器数据交互装置，还用于：

访问发起处理器的共享缓冲组件中的直接存储器访问控制器通过直接存储器访问方式从访问发起处理器获取所述访问信息，并将所述访问信息在访问发起处理器的共享缓冲组件中的缓存空间进行存储；

访问发起处理器的共享缓冲组件中的缓存空间将存储的所述访问信息发送至所述交换重映射模块；

所述交换重映射模块对所述访问信息进行解析得到访问地址并根据所述系统地址映射表将所述访问地址重映射为被访问处理器地址，以将所述访问信息发送至被访问处理器的共享缓冲组件中的直接存储器访问控制器；

所述访问信息包括访问类型和访问数据量；其中，所述访问类型包括写数据和读数据中的至少一种，所述访问数据量为与写数据对应的写入数据量和与读数据对应的读取数据量；

如果访问类型为写数据，则控制被访问处理器的共享缓冲组件通过所述数据通路从访问发起处理器的共享缓冲组件中读取第一任务数据，并将所述第一任务数据写入被访问处理器的内存空间；

如果访问类型为读数据，则控制访问发起处理器的共享缓冲组件通过所述数据通路对被访问处理器的共享缓冲组件中读取第二任务数据，并将所述第二任务数据写入访问处理器的内存空间；

访问发起处理器的共享缓冲组件中的直接存储器访问控制器从被访问处理器的共享缓冲组件中的缓存空间读取所述第二任务数据，并通过所述外围组件互联快速接口将所述第二任务数据写入访问处理器的内存空间。

10.一种电子设备，其特征在于，所述电子设备包括处理器和存储器；其中所述存储器用于存储计算机程序，所述计算机程序由所述处理器加载并执行以实现如权利要求1至8任一项所述的多处理器数据交互方法。

11.一种计算机可读存储介质，其特征在于，用于存储计算机可执行指令，所述计算机可执行指令被处理器加载并执行时，实现如权利要求1至8任一项所述的多处理器数据交互方法。

Images