CN110457251B - 一种多处理器间的数据通信方法及装置 - Google Patents

一种多处理器间的数据通信方法及装置 Download PDF

Info

Publication number
CN110457251B
CN110457251B CN201810426632.2A CN201810426632A CN110457251B CN 110457251 B CN110457251 B CN 110457251B CN 201810426632 A CN201810426632 A CN 201810426632A CN 110457251 B CN110457251 B CN 110457251B
Authority
CN
China
Prior art keywords
message
address
queue
memory
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810426632.2A
Other languages
English (en)
Other versions
CN110457251A (zh
Inventor
史建新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN201810426632.2A priority Critical patent/CN110457251B/zh
Publication of CN110457251A publication Critical patent/CN110457251A/zh
Application granted granted Critical
Publication of CN110457251B publication Critical patent/CN110457251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明实施例公开了一种多处理器间的数据通信方法及装置，方法包括：任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。本发明实施例通过在各处理器的内存中设置发送消息队列和接收消息队列，通过PCIE地址映射完成两个处理器之间基于消息的数据通信，各处理器收发数据的接口统一，便于操作和维护读写数据，大大提高了处理器间的通信效率。

Description

一种多处理器间的数据通信方法及装置
技术领域
本发明实施例涉及通信技术领域，具体涉及一种多处理器间的数据通信方法及装置。
背景技术
随着用户对智能设备处理能力的要求越来越高，多处理器的智能设备已越来越普及。尤其在基站系统中，不同处理器间通信的高效性、实时性是当前基站系统的关键技术。高速的传输通道是不同处理器间通信的桥梁，目前PCIE(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)已成为处理器间使用广泛的通信协议。
但是，现有的处理器间使用PCIE通信的方法与DMA(Direct Memory Access，直接内存存取)类似，采取直接写入的方式。系统初始化好后将发送及接收的两个处理器的各一块存储器域内存映射到同一块PCIE总线地址，两处理器就可通过PCIE进行通信了，如图1所示。这就需要提前规划一块使用PCIE通信的内存分布图，描述某一种类型的数据往哪一块地址上写。通信双方提前约定好数据写入及读取的时间及地址，并严格按照约定进行通信。
在实现本发明实施例的过程中，发明人发现现有的方法中读写数据的地址需要发送及接收双方共同维护；增加使用难度，接收方接收数据接口不统一，接收方处理流程复杂；且处理器数量较多时，一个处理器要与多个处理器约定通信规则，容易混淆。
发明内容
由于现有方法存在上述问题，本发明实施例提出一种多处理器间的数据通信方法及装置。
第一方面，本发明实施例提出一种多处理器间的数据通信方法，包括：
任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；
根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；
根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。
可选地，所述方法还包括：
对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。
可选地，所述方法还包括：
根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。
可选地，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度；
所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
第二方面，本发明实施例还提出一种多处理器间的数据通信装置，包括：
队列确定模块，用于根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；
地址确定模块，用于根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；
消息存入模块，用于根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。
可选地，所述装置还包括：
队列轮询模块，用于对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。
可选地，所述装置还包括：
信息更新模块，用于根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。
可选地，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度；
所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
第三方面，本发明实施例还提出一种电子设备，包括：
至少一个处理器；以及
与所述处理器通信连接的至少一个存储器，其中：
所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行上述方法。
第四方面，本发明实施例还提出一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机程序，所述计算机程序使所述计算机执行上述方法。
由上述技术方案可知，本发明实施例通过在各处理器的内存中设置发送消息队列和接收消息队列，通过PCIE地址映射完成两个处理器之间基于消息的数据通信，各处理器收发数据的接口统一，便于操作和维护读写数据，大大提高了处理器间的通信效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1为现有技术提供的一种PCIE系统地址映射的示意图；
图2为本发明一实施例提供的一种多处理器间的数据通信方法的流程示意图；
图3为本发明一实施例提供的一种多处理器的连接示意图；
图4为本发明一实施例提供的一种PCIE系统地址映射的示意图；
图5为本发明一实施例提供的各处理器的消息队列的示意图；
图6为本发明一实施例提供的两个处理器间的数据通信的流程示意图；
图7为本发明一实施例提供的一种多处理器间的数据通信装置的结构示意图；
图8为本发明一实施例提供的电子设备的逻辑框图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
图2示出了本实施例提供的一种多处理器间的数据通信方法的流程示意图，包括：
S201、任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列。
其中，所述待发送消息为从一个处理器发送至另一个处理器的消息，本实例中为处理器将向其它某个处理器发送的消息。
所述待发送消息的占用空间为所述待发送消息的大小。
所述内存为当前处理器中用于存储数据的区域。
消息队列为选取内存的特定区域用于存储多个不同大小的消息的队列，包括发送消息队列和接收消息队列，发送消息队列用于存储待发送的消息，接收消息队列用于存储已接收的消息。
S202、根据PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址。
其中，所述发送消息队列的地址为存储器中用于存储待发送消息的地址。
所述接收消息队列的地址为存储器中用于存储已接收消息的地址。
需要说明的是，所述发送消息队列的地址和所述接收消息队列的地址存储在不同处理器的存储区域中，两个处理器的存储区域通过PCIE总线映射形成一块“共享内存”。
消息队列中存储的待发送消息和已接收消息将被新的消息覆盖，但存储器中存储的待发送消息和已接收消息如不删除是一直存在的。
S203、根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。
具体地，根据所述接收消息队列的地址，将所述待发送消息存入存储器中对应的区域，该区域中存储的内容后续将自动存储至接收所述待发送消息的处理器的接收消息队列中，使得接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息，并进行处理。
本实施例通过在各处理器的内存中设置发送消息队列和接收消息队列，通过PCIE地址映射完成两个处理器之间基于消息的数据通信，各处理器收发数据的接口统一，便于操作和维护读写数据，大大提高了处理器间的通信效率。
进一步地，在上述方法实施例的基础上，所述方法还包括：
S204、对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。
具体地，每个处理器定期对其内存中的接收消息队列进行轮询，查询接收消息队里中是否有待接收消息，且待接收消息与当前进程相关，如有，则读取所有的待接收消息，并依次对各待接收消息进行处理。
通过轮询能够定时发现新接收的其它处理器发送的消息，方便当前处理器及时处理。
进一步地，在上述方法实施例的基础上，所述方法还包括：
S205、根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。
其中，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
具体地，若某个处理器的消息队列发生变化，则需要及时更新其它处理器中的相关信息，以便保证所有处理器中的发送配置信息和接收配置信息的准确性。
具体地，如图3所示为一基站系统的处理器架构，由5个处理器组成，一个PPC处理器，4个ARM处理器，PPC为大端系统，ARM为小端系统，处理器间通过PCIE总线相连。本实施例屏蔽不同系统大小端差异，统一处理器间通信接口，实现两两处理器间可通过统一发送、接收接口进行消息收发。
每两个有消息通信的处理器间，在接收方一侧分一块物理地址连续的内存，用于存放两处理器间通信的消息队列。并通过PCIE INBOUND窗将此内存映射到PCIE总线地址。发送方分配一块存储器域地址并将此地址通过PCIE OUTBOUND窗映射到与接收方同一PCIE总线地址，如图4所示。这样发送端向映射到PCIE总线地址的存储器域空间写数，数据就会通过PCIE传输到接收端内存中，接收方内存也会同步发生改变。发送方和接收方记录各自的内存块的起始地址。
在接收侧物理地址连续的内存创建N个尺寸为SIZE(N)，深度为DEEP(N)的消息队列，如图5所示。每个消息队列起始位置前预留8字节存放该消息队列的入队索引wr_idx和出队索引rd_idx。为兼容现有操作系统消息的接收和释放，消息队列里的每个消息头前增加一64Byte MEM头，用来针对此种用法做特殊标记，不影响消息的发送和接收方式。
在两个处理器进行实际消息通信时，如图6所示，发送消息的处理器称为发送端，接收消息的处理器称为接收端，用户需要预先配置参数，调用PCIE IOCTL接口，并在接收端收到消息并处理完毕后将消息释放，处理器执行的具体步骤包括：
A1、发送端首先解析接收端是哪个处理器，即要往哪个处理器发消息及发送消息大小，然后获取到目的处理器的发送配置信息，根据发送的消息大小找到适合该消息尺寸的消息队列。根据发送配置信息里面的读写索引地址读出写索引再根据消息队列起始地址算出写索引对应的消息块地址，然后将数据通过主机到网络序转换后写到消息块地址中。
A2、数据写完之后再根据发送配置信息里面存放的向目的处理器触发中断的地址及内容向目的处理器触发中断，通知目的处理器(接收端)。
A3、接收端进入中断后轮训与该处理器有通信需求的所有消息队列。
A4、根据接收配置信息保存的消息队列读写索引地址读出读写索引，根据读写索引计算出缓存在消息队列中待处理消息的个数。
A5、将所有待处理的消息通过发消息函数发给接收任务。然后更新读索引。
本实施例在PCIE通路基础上实现一个跨处理器跨不同操作系统的通信模型，两处理器之间通过PCIE域地址映射开辟一段双方可访问的内存，在此内存中构建多个尺寸不同的循环消息队列，实现了一种高效、灵活的多处理器间通信方案。使用消息队列的读写索引来解决消息分配和回收问题，实现不同处理器间的消息通信，大大提高了处理器间的通信效率、屏蔽不同系统的消息管理的差异。支持不同处理器间大小端转换。兼容现有处理器任务接收消息队列模型，使用统一的任务接收消息和释放消息接口函数。屏蔽接收方消息管理的差异。
图7示出了本实施例提供的一种多处理器间的数据通信装置的结构示意图，所述装置包括：队列确定模块701、地址确定模块702和消息存入模块703，其中：
所述队列确定模块701用于根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；
所述地址确定模块702用于根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；
所述消息存入模块703用于根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。
具体地，所述队列确定模块701根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；所述地址确定模块702根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；所述消息存入模块703根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。
本实施例通过在各处理器的内存中设置发送消息队列和接收消息队列，通过PCIE地址映射完成两个处理器之间基于消息的数据通信，各处理器收发数据的接口统一，便于操作和维护读写数据，大大提高了处理器间的通信效率。
进一步地，在上述装置实施例的基础上，所述装置还包括：
队列轮询模块，用于对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。
进一步地，在上述装置实施例的基础上，所述装置还包括：
信息更新模块，用于根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。
进一步地，在上述装置实施例的基础上，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度；
所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
本实施例所述的多处理器间的数据通信装置可以用于执行上述方法实施例，其原理和技术效果类似，此处不再赘述。
参照图8，所述电子设备，包括：处理器(processor)801、存储器(memory)802和总线803；
其中，
所述处理器801和存储器802通过所述总线803完成相互间的通信；
所述处理器801用于调用所述存储器802中的程序指令，以执行上述各方法实施例所提供的方法。
本实施例公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的方法。
本实施例提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行上述各方法实施例所提供的方法。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种多处理器间的数据通信方法，其特征在于，包括：
任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；
根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；
根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息；
所述发送消息队列的地址和所述接收消息队列的地址存储在不同处理器的存储区域中，所述不同处理器之间通过PCIE总线相连，所述不同处理器中任意两个处理器的存储区域通过PCIE总线映射共享内存，所述任意两个处理器中的接收方包括一块物理地址连续的内存，用于存放两处理器间通信的消息队列，所述内存通过PCIE INBOUND窗映射到PCIE总线地址，所述任意两个处理器中的发送方包括一块存储器域地址，所述地址通过PCIEOUTBOUND窗映射到与所述接收方同一PCIE总线地址，所述存储器域地址用于所述发送端向所述存储器域空间写数，以使数据通过PCIE传输到接收端内存中，以使所述接收方内存同步发生改变；其中，所述发送方和所述接收方记录各自的内存块的起始地址；
所述任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列之后，还包括：
基于发送配置信息中的触发中断的地址消息，向所述接收所述待发送消息的处理器触发中断；
对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。
3.根据权利要求2所述的方法，其特征在于，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度；
所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
4.一种多处理器间的数据通信装置，其特征在于，包括：
队列确定模块，用于根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；
地址确定模块，用于根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；
消息存入模块，用于根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息；
所述发送消息队列的地址和所述接收消息队列的地址存储在不同处理器的存储区域中，所述不同处理器之间通过PCIE总线相连，所述不同处理器中任意两个处理器的存储区域通过PCIE总线映射共享内存，所述任意两个处理器中的接收方包括一块物理地址连续的内存，用于存放两处理器间通信的消息队列，所述内存通过PCIE INBOUND窗映射到PCIE总线地址，所述任意两个处理器中的发送方包括一块存储器域地址，所述地址通过PCIEOUTBOUND窗映射到与所述接收方同一PCIE总线地址，所述存储器域地址用于所述发送端向所述存储器域空间写数，以使数据通过PCIE传输到接收端内存中，以使所述接收方内存同步发生改变；其中，所述发送方和所述接收方记录各自的内存块的起始地址；
任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列之后，还包括：
基于发送配置信息中的触发中断的地址消息，向所述接收所述待发送消息的处理器触发中断；
对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。
5.根据权利要求4所述的装置，其特征在于，所述装置还包括：
信息更新模块，用于根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。
6.根据权利要求5所述的装置，其特征在于，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度；
所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。
7.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述处理器通信连接的至少一个存储器，其中：
所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1至3任一所述的方法。
8.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机程序，所述计算机程序使所述计算机执行如权利要求1至3任一所述的方法。
CN201810426632.2A 2018-05-07 2018-05-07 一种多处理器间的数据通信方法及装置 Active CN110457251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810426632.2A CN110457251B (zh) 2018-05-07 2018-05-07 一种多处理器间的数据通信方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810426632.2A CN110457251B (zh) 2018-05-07 2018-05-07 一种多处理器间的数据通信方法及装置

Publications (2)

Publication Number Publication Date
CN110457251A CN110457251A (zh) 2019-11-15
CN110457251B true CN110457251B (zh) 2021-10-26

Family

ID=68471696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810426632.2A Active CN110457251B (zh) 2018-05-07 2018-05-07 一种多处理器间的数据通信方法及装置

Country Status (1)

Country Link
CN (1) CN110457251B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113132065A (zh) * 2019-12-30 2021-07-16 西安诺瓦星云科技股份有限公司 数据通信方法、装置及系统、存储介质和视频处理设备
CN113296973A (zh) * 2020-07-20 2021-08-24 阿里巴巴集团控股有限公司 一种消息处理方法、消息读取方法、装置及可读介质
CN112328315B (zh) * 2021-01-04 2021-08-31 江苏华创微系统有限公司 一种基于桥片的存储共享型多片处理器系统及其启动方法
CN114024844B (zh) * 2021-11-19 2023-09-15 北京润科通用技术有限公司 数据调度方法、数据调度装置及电子设备
CN115374046B (zh) * 2022-10-21 2023-03-14 山东云海国创云计算装备产业创新中心有限公司 一种多处理器数据交互方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855208A (zh) * 2011-06-30 2013-01-02 杭州海康威视数字技术股份有限公司 一种实现文件交互的系统及方法
CN103077148A (zh) * 2013-01-04 2013-05-01 浪潮(北京)电子信息产业有限公司 一种基于pcie的主机通讯方法和主机

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060101178A1 (en) * 2004-11-08 2006-05-11 Zhong Tina C Arbitration in a multi-protocol environment
CN102480426B (zh) * 2010-11-25 2014-07-09 迈普通信技术股份有限公司 基于pcie交换总线的通信方法及一种pcie交换系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855208A (zh) * 2011-06-30 2013-01-02 杭州海康威视数字技术股份有限公司 一种实现文件交互的系统及方法
CN103077148A (zh) * 2013-01-04 2013-05-01 浪潮(北京)电子信息产业有限公司 一种基于pcie的主机通讯方法和主机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"一种基于总线的多处理器共享内存机制";徐恪 等;《小型微型计算机系统》;20030331;第321-326页 *

Also Published As

Publication number Publication date
CN110457251A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
CN110457251B (zh) 一种多处理器间的数据通信方法及装置
CN114780458B (zh) 数据处理的方法和存储系统
WO2016179968A1 (zh) 一种队列管理方法、装置及存储介质
CN104796337A (zh) 一种转发报文的方法及装置
CN107783727B (zh) 一种内存设备的访问方法、装置和系统
CN114244790B (zh) PCIe设备与主机设备的通信方法、系统及设备
CN103546467A (zh) 在TCP/IP网络上传输Modbus RTU协议的方法
CN101877666B (zh) 基于零拷贝方式的多应用程序报文接收方法和装置
CN110764924A (zh) 一种多核处理器的核间通信方法及装置
CN103986585A (zh) 报文预处理方法及其装置
US8199648B2 (en) Flow control in a variable latency system
CN112698959A (zh) 一种多核通信方法和装置
CN104714918A (zh) 主机环境下高速fc总线数据接收及缓冲方法
CN103533090A (zh) 单个物理网口模拟为多个逻辑网口的映射方法与装置
EP3465450A1 (en) Improving throughput in openfabrics environments
CN109857553B (zh) 内存管理方法及装置
US9467526B2 (en) Network communication using intermediation processor
CN113852533B (zh) 一种多通道数据通信系统、方法及电子设备
CN108090018A (zh) 数据交换方法及系统
CN113157465B (zh) 基于指针链表的消息发送方法及装置
US9288163B2 (en) Low-latency packet receive method for networking devices
CN111970213A (zh) 排队系统
CN103501353A (zh) 一种数据中继传输方法、装置及系统
CN111857546A (zh) 用于处理数据的方法、网络适配器和计算机程序产品
CN105022707B (zh) 接口单元装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant