KR100335371B1 - 로컬 메모리 중재 및 인터페이스 장치 - Google Patents

로컬 메모리 중재 및 인터페이스 장치 Download PDF

Info

Publication number
KR100335371B1
KR100335371B1 KR1019990031924A KR19990031924A KR100335371B1 KR 100335371 B1 KR100335371 B1 KR 100335371B1 KR 1019990031924 A KR1019990031924 A KR 1019990031924A KR 19990031924 A KR19990031924 A KR 19990031924A KR 100335371 B1 KR100335371 B1 KR 100335371B1
Authority
KR
South Korea
Prior art keywords
write
read
arbitration
signal
request
Prior art date
Application number
KR1019990031924A
Other languages
English (en)
Other versions
KR20010016798A (ko
Inventor
김찬
이상호
고병도
김재근
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990031924A priority Critical patent/KR100335371B1/ko
Publication of KR20010016798A publication Critical patent/KR20010016798A/ko
Application granted granted Critical
Publication of KR100335371B1 publication Critical patent/KR100335371B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 로컬 메모리 중재 및 인터페이스 장치에 관한 것임.
2. 발명이 해결하고자하는 과제
본 발명은 ATM 계층 처리 시스템 등에서 여러 기능 블럭들이 외부의 로컬 메모리를 독립적으로 액세스하는 경우, 기능 블럭들의 메모리 읽기 및 쓰기 사용을 중재하여 각 블록이 메모리를 읽고 쓸 수 있도록 해주고 중재에 의해 블록의 전환시 클럭 낭비를 최소로 줄일 수 있는 중재 및 인터페이스 장치를 제공함에 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은, 읽기 요구신호를 입력받아 요구 내용를 전달하는 읽기 중재 및 인터페이스 수단; 쓰기 요구를 중재하여 쓰기 허락신호를 제공하는 쓰기 중재 및 인터페이스 수단; 각 기능 블록의 읽기 및 쓰기를 중재하기 위한 읽기 및 쓰기 중재수단; 및 읽기 및 쓰기 중재수단의 중재에 따라 칩 선택신호를 제공하는 칩 선택신호 발생수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 ATM 계층 처리 시스템 등에 이용됨.

Description

로컬 메모리 중재 및 인터페이스 장치{LOCAL MEMORY ARBITER AND INTERFACE APPARATUS}
본 발명은 로컬(local) 메모리 중재 및 인터페이스 장치에 관한 것으로서, 특히 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 계층 처리 시스템 등에서 여러 기능 블럭들이 외부의 동기 버스트(Burst) 방식의 로컬 메모리를 독립적으로 사용할 때 블럭들간의 메모리 사용요구를 중재하여 읽기 요구에 따라 외부 메모리에서 데이터를 읽어 요구한 블록에 전달해 주고 쓰기 요구에 따라 요구한 블록에서 데이터를 받아 외부 메모리에 써주기 위한 중재 및 인터페이스 장치에 관한 것이다.
종래의 ATM 계층 처리 시스템 등에서 여러 기능 블럭들이 외부의 동기 버스트(Burst) 방식의 로컬 메모리를 독립적으로 액세스(access)하는 경우, 버스트로 읽고 쓰는 것이 불가능하거나 또는 버스트로 처리하더라도 처리중의 시간지연에 의해 서비스 블록을 교체하는 사이에 클럭을 낭비하게 되어 전체적으로 메모리의 사용 효율이 줄어들게 되는 문제점을 가지고 있었다.
그리고, 최근에 나오는 플로우-쓰로우(flow-through) 타입이나 파이프라인(pipelined) 타입의 동기 버스트 에스램(SRAM : Static Random Access Memory) 의 경우 메모리 칩에서 데이터를 읽을 때 제어신호와 함께 읽기 번지를 주면 실제로 해당번지의 데이터가 메모리 칩에서 나오는 것은 한 클럭, 또는 두 클럭 후가 되기 때문에 읽기 요구를 중재하여 처리하는데 있어 선택된 블록의 요구를 처리하여 실제로 읽은 데이터가 요구 블럭까지 전달되고 난 후에 다른 블록의 서비스로 전환하게 되면, 다른 블록이 사용할 수 있는 시간을 데이터가 올 때까지 기다리는 시간으로 낭비하게 되는 문제점이 여전히 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, ATM 계층 처리 시스템 등에서 여러 기능 블럭들이 외부의 동기 버스트(Burst) 방식의 로컬 메모리를 독립적으로 액세스(access)하는 경우, 임의의 번지들에 대해 버스트로 처리할 수 있으며 중재기능과 읽기 및 쓰기 처리에 있어 최소한의 중재 지연시간을 제공하고 읽기 요구에 대해서는 한 블록의 읽기 처리가 끝나기 직전 시점에서 다른 쓰기 요구가 없고 다른 블록의 읽기 요구가 있을 경우에는 기다리고 있던 읽기 요구를 첫번째 읽기 처리가 완전히 끝나기 전에 받아 들임으로써, 로컬 메모리 버스상에서 연속으로 데이터가 읽히도록 하고 읽기와 쓰기 및 쓰기와 읽기의 방향 전환시 클럭을 낭비하지 않도록 할 수 있는 중재 및 인터페이스 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명이 적용되는 ATM 계층 처리 시스템의 구성도.
도 2는 도 1의 로컬 메모리 중재 및 인터페이스 장치의 동작 타이밍도.
도 3은 본 발명에 따른 로컬 메로리 중재 및 인터페이스 장치의 일실시예 구성도.
도 4는 도 3의 읽기 중재 및 인터페이스부의 일실시예 구성도.
도 5는 도 3의 쓰기 중재 및 인터페이스부의 일실시예 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
310: 읽기 중재 및 인터페이스부 311: 읽기 중재부
312: 읽기 인터페이스부 320: 쓰기 중재 및 인터페이스부
321: 쓰기 중재부 322: 쓰기 인터페이스부
330: 읽기 및 쓰기 중재부 340: 칩 선택신호 발생부
이와 같은 목적을 달성하기 위한 본 발명은, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 계층 처리 시스템내의 여러 기능 블록들간의 외부의 로컬(local) 메모리 사용요구를 중재 및 인터페이스하는 로컬 메모리 중재 및 인터페이스 장치에 있어서, 상기 상위 기능 블럭들로부터 읽기 요구신호를 입력받아 우선순위에 따라 지연없이 요구 내용를 전달하고, 읽기 허락신호를 입력받아 읽기 어드레스신호와 선택된 기능 블록에 읽기 허락신호를 제공하는 읽기 중재 및 인터페이스 수단; 상기 기능 블록들로부터 전달되는 쓰기 요구를 중재하여 선택된 상위 기능 블럭에게 쓰기 허락신호를 제공하며, 쓰기 인에이블신호신호에 따라 입력된 쓰기 데이터와 쓰기 어드레스신호를 래치시켜 전달하는 쓰기 중재 및 인터페이스 수단; 상기 읽기 중재 및 인터페이스 수단으로부터 읽기 요구신호와 읽기 완료신호를 입력받고 상기 쓰기 중재 및 인터페이스 수단으로부터 쓰기 요구신호와 쓰기 완료신호를 입력받아 각 기능 블록의 읽기 및 쓰기를 중재하기 위한 읽기 및 쓰기 중재수단; 및 상기 읽기 어드레스신호와 상기 쓰기 어드레스신호를 입력받아, 상기 읽기 및 쓰기 중재수단의 중재에 따라 칩 선택신호를 제공하는 칩 선택신호 발생수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명이 적용되는 ATM 계층 처리 시스템의 구성도로서, 수신 및 테이블(table) 번지 찾기부(110)와, 테이블 읽기 및 쓰기부(120)와, 운용관리 및 유지보수 처리부(130)와, 셀 라우팅(routing) 제어부(140)와, 셀 출력 제어부(150)와, 스위치 인터페이스(160)와, CPU(Center Process Unit) 인터페이스(170)와, 로컬 메모리 중재 및 인터페이스 장치(190)로 구성된다.
이와 같은 구조를 갖는 본 발명이 적용되는 ATM 계층 처리 시스템의 동작에 대하여 설명하면 다음과 같다.
수신 및 테이블 번지 찾기부(110)가 입력되는 셀의 포트번호와 헤더(header)로 해당 가상채널(VC : Virture Channel) 테이블의 시작번지를 찾아 테이블 읽기 및 쓰기부(120)에 알려주면, 테이블 읽기 및 쓰기부(120)는 해당 가상채널 테이블을 읽어 운용관리 및 유지보수 처리부(130) 및 셀 라우팅 제어부(140)에 알려준다.
셀 라우팅 제어부(140)는 해당 셀의 정보 및 운용관리 및 유지보수 처리부(130)의 처리 결과를 종합하여 해당 셀을 외부 또는 내부의 버퍼에 저장하고, 셀 출력 제어부(150)는 스케쥴링(scheduling)의 결과로 선택된 셀을 셀 버퍼에서 셀을 읽고 동시에 가상채널 테이블을 읽어 라우팅 태그(tag) 및 기타 정보를 셀에 더하여 스위치 인터페이스(160)로 전달한다.
그리고, 외부의 가상채널 테이블 메모리를 앞에 열거한 대로 여러 개의 블록이 읽고 쓰며 이러한 작용은 성능을 높이기 위하여 파이프라인 방식으로 진행되므로 뒷단에서 하나의 셀이 처리되면서 앞단에서는 다음 셀이 처리된다.
또한, CPU가 임의로 가상채널 테이블을 읽고 쓰는 일을 하게 되므로, 각 블록이 필요할 때마다 메모리의 읽기 또는 쓰기를 요구하고 중재기가 허가해줌에 따라 서비스를 받게 된다.
이때, 로컬 메모리 중재 및 인터페이스 장치(180)는 최소한의 시간안에 각 블록들의 사용요구를 들어주어야 하고 중재에 따른 클럭의 소모를 최소한으로 하여야 하는 의무가 있는 것이다.
도 2는 도 1의 로컬 메모리 중재 및 인터페이스 장치의 동작 타이밍도것이다.
도 2에 도시된 바와 같이, 쓰기 인터페이스는 쓰기 요구신호(WR_REQ), 쓰기 크기신호(WR_SIZE), 쓰기 허락신호(WR_GNT), 쓰기 어드레스신호(WR_ADDR), 쓰기 인에이블신호(WR_EN), 쓰기 데이터(WR_DATA)를 처리하며, 그리고 데이타를 쓰고자 하는 블럭은 데이타를 쓰고자 하는 버스트의 크기를 제공하면서 쓰기 요구신호(WR_REQ)를 보내고 쓰기 허락신호(WR_GNT)가 오면 쓰기 인에이블신호(WR_EN)와 함께 쓰기 데이터(WR_DATA)와 쓰기 어드레스신호(WR_ADDR)를 원하는 버스트의 길이만큼 공급한다.
이때, 쓰기 요구신호(WR_REQ)는 쓰기 허락신호(WR_GNT)를 받자마자 중지시키고, 쓰기 허락신호(WR_GNT)는 접수된 버스트의 길이만큼 쓰기 인에이블신호(WR_EN)을 받을 때까지 유지된다.
한편, 실제 메모리에 데이터가 쓰여지는 것은 쓰기 인터페이스에서 어드레스와 데이터를 래치하여 다음 클럭에 쓰게 된다.
그리고, 읽기 인터페이스는 읽기 요구신호(RD_REQ), 일기 크기신호(RD_SIZE), 읽기 허락신호(RD_GNT), 읽기 어드레스신호(RD_ADDR), 읽기 인에이블신호(RD_EN), 읽기 데이터(RD_DATA)를 처리하며, 또한 데이타를 읽고자하는 블럭은 데이타를 읽고자 하는 버스트 크기를 제공하면서 읽기 요구신호(RD_REQ)를 보내고 읽기 허락신호(RD_GNT)가 오면 읽기 어드레스신호(RD_ADDR)를 읽고자 하는 번지로 연속해서 바꾸어 준다.
이때, 읽기 허락신호(RD_GNT)는 버스트의 길이만큼 오게 되는데, 외부 메모리에서 읽혀진 데이터는 읽기 인에이블신호(RD_EN)와 함께 지연시간을 거쳐 전달된다.
그리고, 외부의 메모리는 플로우-쓰로우(Flow-through) 타입 동기 버스트 에스램으로 가정했을 때, 도면에서와 같이 읽기 인터페이스에서 번지를 래치하여 메모리로 제공되고 실제 데이터는 그보다 한 클럭 늦게 나오며, 메모리에서 나온 데이터를 다시 래치하여 읽기를 요구한 블록에 전달하므로 그림과 같이 지연되어 전달된다.
도 3은 본 발명에 따른 로컬 메로리 중재 및 인터페이스 장치의 일실시예 구성도이다.
도 3에 도신된 바와 같이, 본 발명의 로컬 메로리 중재 및 인터페이스 장치는, 상위 기능 블럭들로부터 읽기 요구신호를 입력받아 우선순위에 따라 지연없이 요구 내용를 전달하고, 읽기 허락신호를 입력받아 읽기 어드레스신호와 선택된 기능 블록에 읽기 허락신호를 제공하는 읽기 중재 및 인터페이스부(310)와, 기능 블록들로부터 전달되는 쓰기 요구를 중재하여 선택된 상위 기능 블럭에게 쓰기 허락신호를 제공하며, 쓰기 인에이블신호신호에 따라 입력된 쓰기 데이터와 쓰기 어드레스신호를 래치시켜 전달하는 쓰기 중재 및 인터페이스부(320)와, 읽기 중재 및 인터페이스부(310)로부터 읽기 요구신호와 읽기 완료신호를 입력받고 쓰기 중재 및 인터페이스부(320)로부터 쓰기 요구신호와 쓰기 완료신호를 입력받아 각 기능 블록의 읽기 및 쓰기를 중재하기 위한 읽기 및 쓰기 중재부(330)와, 읽기 중재 및 인터페이스부(310)와 쓰기 중재 및 인터페이스부(320)로부터 각각 읽기 어드레스신호와 쓰기 어드레스신호를 입력받아, 읽기 및 쓰기 중재부(330)의 중재에 따라 칩 선택신호를 제공하는 칩 선택신호 발생부(340)를 구비한다.
상기한 바와 같은 구조를 갖는 본 발명의 로컬 메로리 중재 및 인터페이스 장치의 동작에 대하여 상세하게 설명하면 다음과 같다.
칩(Chip) 선택신호 발생부(340)는 설정된 뱅크 크기(bank size)와 액세스하는 번지에 따라 칩 선택신호를 발생시키며, 선택된 읽기 또는 쓰기 어드레스신호를 외부의 로컬 메모리(190)에 전달해 준다.
중재기능은 읽기 중재 및 인터페이스부(310)와 쓰기 중재 및 인터페이스부(320)에 각각 존재하는데 읽기와 쓰기에 대해서 각각 블록간의 요구가 중재되면, 중재된 읽기 및 쓰기 요구신호가 다시 읽기 및 쓰기 중재부(330)에 전달되어 읽기와 쓰기 사이에 중재 과정을 거치게 된다.
그리고, 읽기와 쓰기는 동등한 우선순위를 두면 되는데, 읽기 처리가 끝나는 시점에 쓰기 요구가 있으면 쓰기 처리로 진행하며, 쓰기 처리가 끝나는 시점에 읽기 요구가 기다리고 있으면 읽기 처리로 진행하고, 유휴(idle) 상태에서 읽기 요구와 쓰기 요구가 있으면 편의에 따라 읽기,또는 쓰기에 우선순위를 둘 수 있다.
각각의 읽기 중재 및 인터페이스부(310) 또는 쓰기 중재 및 인터페이스부(320)는 유휴(Idle) 상태에 있다가 어느 기능 블록의 요구가 있을 경우, 요구한 기능 블럭의 서비스 상태로 갔다가 서비스가 끝나면 유휴 상태로 되돌아 오고, 하나의 서비스가 끝난 시점에 다른 요구가 있을 경우에는 유휴상태를 거치지 않고 곧바로 다음 기능 블럭의 요구를 서비스하는 상태로 천이하는 상태기계(state machine)이며, 상태를 천이하면서 현재의 상태와 외부의 입력에 따라 신호를 발생하며 주어진 기능을 수행한다.
또한, 중재과정에서 동시에 2개 이상의 클라이언트(client)가 메모리 사용을 요구하고 있으면, 우선순위를 두어 선택을 하게 되는데 여기에는 각 블록의 특성 및 요구사항에 따라 다양한 우선순위 제어를 할 수 있다.
도 4는 도 3의 읽기 중재 및 인터페이스부의 일실시예 구성도로서, 상위 기능 블럭들로부터 읽기 요구신호를 입력받아 우선순위에 따라 지연없이 요구 내용를 전달하는 읽기 중재부(311)와, 읽기 중재부(311)로부터 읽기 요구 내용을 입력받아 읽기 어드레스신호와 선택된 기능 블록에 읽기 허락신호를 제공하는 읽기 인터페이스부(312)로 구성된다.
이와 같은 구조를 갖는 도 3의 읽기 중재 및 인터페이스부의 동작에 대하여 설명하면 다음과 같다.
읽기 중재부(311)는 다수의 상위 블럭으로부터 읽기 요구를 받아 우선순위에 따라 선택을 하고 지연없이 요구 내용, 즉 어느 블록이 어느 길이의 읽기를 요구했는지를 읽기 인터페이스부(312)에 전달한다.
읽기 인터페이스부(312)는 쓰기 및 읽기 중재부(330)에 지연없이 이 읽기요구를 전달하고 허가를 받으면, 선택된 블록에 읽기 허락신호를 보내게 되고 읽기 허락이 단언(assert)된 구간에서 어드레스신호를 래치하여 로컬 메모리(190)에 전달하고, 읽기신호를 한 클럭 지연시켜 래치 출력인에이블신호(LM_OE)를 발생한다.
또한, 래치 출력인에이블신호(LM_OE)가 단언(asserted)된 구간에서 데이터를 읽어 읽기를 요구했던 블록에 전달해 준다. 이 과정에서, 읽기를 요구하였던 블록에 데이터를 전달해 주면서 동시에 다음 블록의 읽기요구를 메모리에 전달하기 위하여 읽기 허락이 단언(assert)되었을 때 선택되어 있는 블록 정보를 두 클럭 지연시킨 값으로 읽은 데이터를 해당 요구블럭에 전달할 때 사용한다.
이렇게, 읽기가 끝나기 전에 다른 블록의 읽기를 연결하는 경우에는 선택된 블록의 정보도 지연되어 기억되므로 실제로 읽은 데이터를 각각 요구한 블록에 전달해 줄 수 있는 것이다.
도 5는 도 3의 쓰기 중재 및 인터페이스부의 일실시예 구성도로서, 기능 블록들로부터 전달되는 쓰기 요구를 중재하여 쓰기 요구 내용, 버스트(burst) 크기신호 및 블록 선택신호를 전달하는 쓰기 중재부(321)와, 쓰기 중재부(321)로부터 쓰기 요구 내용, 버스트 크기신호 및 블록 선택신호를 입력받아, 쓰기 인에이블신호신호에 따라 쓰기 데이터, 쓰기 어드레스신호 및 쓰기 완료신호를 제공하는 쓰기 인터페이스부(322)로 이루어진다.
상기한 바와 같은 구조를 갖는 도 3의 쓰기 중재 및 인터페이스부의 동작에 대하여 설명하면 다음과 같다.
쓰기 중재 및 인터페이스부(320)는 다수의 블록에서 들어 오는 쓰기 요구를 중재하여 선택된 상위블럭에게 쓰기 허락신호를 보내며, 쓰기 인에이블신호에 의해 인에이블되어 전달된 쓰기 데이터와 쓰기 어드레스신호가 래치하여 외부에 전달한다.
쓰기 인터페이스부(322)는 처음에 접수된 버스트가 끝나는 시점에서 쓰기 중재부(321)와 읽기 및 쓰기 중재부(330)에 이 사실을 알려 쓰기 중재부(321)와 읽기및 쓰기 중재부(330)가 다음 서비스받을 대상을 결정하여 기다리고 있는 요구가 있으면 곧바로 해당 서비스로 넘어갈 수 있도록 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은, ATM 계층 처리 시스템 등에서 여러 기능 블럭들이 외부의 동기 버스트(Burst) 방식의 로컬 메모리를 독립적으로 액세스(access)하는 경우, 시스템내의 기능 블럭들의 메모리 읽기 및 쓰기 사용을 중재하여 각 블록이 메모리를 읽고 쓸 수 있도록 해 주면서도 중재 기능으로 인한 선택 블록의 전환시에 클럭의 낭비를 최소한으로 줄일 수 있고, 이에 따라 메모리 칩의 대역을 최대로 활용할 수 있도록 하는 효과가 있다.

Claims (3)

  1. 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 계층 처리 시스템내의 여러 기능 블록들간의 외부의 로컬(local) 메모리 사용요구를 중재 및 인터페이스하는 로컬 메모리 중재 및 인터페이스 장치에 있어서,
    상기 상위 기능 블럭들로부터 읽기 요구신호를 입력받아 우선순위에 따라 지연없이 요구 내용를 전달하고, 읽기 허락신호를 입력받아 읽기 어드레스신호와 선택된 기능 블록에 읽기 허락신호를 제공하는 읽기 중재 및 인터페이스 수단;
    상기 기능 블록들로부터 전달되는 쓰기 요구를 중재하여 선택된 상위 기능 블럭에게 쓰기 허락신호를 제공하며, 쓰기 인에이블신호신호에 따라 입력된 쓰기 데이터와 쓰기 어드레스신호를 래치시켜 전달하는 쓰기 중재 및 인터페이스 수단;
    상기 읽기 중재 및 인터페이스 수단으로부터 읽기 요구신호와 읽기 완료신호를 입력받고 상기 쓰기 중재 및 인터페이스 수단으로부터 쓰기 요구신호와 쓰기 완료신호를 입력받아 각 기능 블록의 읽기 및 쓰기를 중재하기 위한 읽기 및 쓰기 중재수단; 및
    상기 읽기 어드레스신호와 상기 쓰기 어드레스신호를 입력받아, 상기 읽기 및 쓰기 중재수단의 중재에 따라 칩 선택신호를 제공하는 칩 선택신호 발생수단
    을 포함하여 이루어진 로컬 메모리 중재 및 인터페이스 장치.
  2. 제 1 항에 있어서,
    상기 읽기 중재 및 인터페이스 수단은,
    상기 상위 기능 블럭들로부터 읽기 요구신호를 입력받아 우선순위에 따라 지연없이 요구 내용를 전달하는 읽기 중재수단; 및
    상기 읽기 중재수단으로부터 읽기 요구 내용을 입력받아 읽기 어드레스신호와 선택된 기능 블록에 읽기 허락신호를 제공하는 읽기 인터페이스 수단
    을 포함하여 이루어진 로컬 메모리 중재 및 인터페이스 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 쓰기 중재 및 인터페이스 수단은,
    상기 기능 블록들로부터 전달되는 쓰기 요구를 중재하여 쓰기 요구 내용, 버스트(burst) 크기신호 및 블록 선택신호를 전달하는 쓰기 중재수단; 및
    상기 쓰기 중재수단으로부터 쓰기 요구 내용, 버스트 크기신호 및 블록 선택신호를 입력받아, 쓰기 인에이블신호신호에 따라 쓰기 데이터, 쓰기 어드레스신호 및 쓰기 완료신호를 제공하는 쓰기 인터페이스 수단
    을 포함하여 이루어진 로컬 메모리 중재 및 인터페이스 장치.
KR1019990031924A 1999-08-04 1999-08-04 로컬 메모리 중재 및 인터페이스 장치 KR100335371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990031924A KR100335371B1 (ko) 1999-08-04 1999-08-04 로컬 메모리 중재 및 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031924A KR100335371B1 (ko) 1999-08-04 1999-08-04 로컬 메모리 중재 및 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20010016798A KR20010016798A (ko) 2001-03-05
KR100335371B1 true KR100335371B1 (ko) 2002-05-06

Family

ID=19606166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031924A KR100335371B1 (ko) 1999-08-04 1999-08-04 로컬 메모리 중재 및 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100335371B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785892B1 (ko) * 2005-12-07 2007-12-17 한국전자통신연구원 양방향 데이터 통신용 단일 포트 메모리 제어 장치 및 그제어 방법
KR100837272B1 (ko) * 2006-08-22 2008-06-11 삼성전자주식회사 플래시 메모리 장치의 블록 상태 저장 장치
KR100787220B1 (ko) 2006-09-08 2007-12-21 삼성전자주식회사 읽기 동작 및 쓰기 동작이 동시에 가능한 디바이스를구비한 전자장치 및 그 방법

Also Published As

Publication number Publication date
KR20010016798A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
JP4024875B2 (ja) 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置
EP1027657B1 (en) A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation
JP4124491B2 (ja) 異なるデータ転送速度での共用メモリへのアクセスを制御するパケット・ルーティング・スイッチ
US5586299A (en) Systems and methods for accessing multi-port memories
US6408367B2 (en) Data path architecture and arbitration scheme for providing access to a shared system resource
US10210117B2 (en) Computing architecture with peripherals
US5130981A (en) Three port random access memory in a network bridge
CN105068951A (zh) 一种具有非等时传输结构的片上系统总线
KR100839593B1 (ko) 온칩 네트워크의 병렬성을 높이기 위한 슬레이브 네트워크인터페이스 회로 및 그 시스템
US20020154625A1 (en) Method and apparatus for implementing low latency crossbar switches with integrated storage signals
US20040215903A1 (en) System and method of maintaining high bandwidth requirement of a data pipe from low bandwidth memories
CA2323930A1 (en) Ampic dram system in a telecommunication switch
EP1894108A2 (en) Memory controller
KR100335371B1 (ko) 로컬 메모리 중재 및 인터페이스 장치
US7069363B1 (en) On-chip bus
US10146434B1 (en) FIFO systems and methods for providing access to a memory shared by multiple devices
US6976141B2 (en) Pipelined multi-access memory apparatus and method
US6581145B1 (en) Multiple source generic memory access interface providing significant design flexibility among devices requiring access to memory
Shi et al. Optimization of shared memory controller for multi-core system
Fried A VLSI chip set for burst and fast ATM switching
WO2003014948A1 (en) System architecture of a high bit rate switch module between functional units in a system on a chip
JP2001134514A (ja) データ通信システム
KR100289578B1 (ko) 대용량 통신처리시스템에 있어서 패킷 메모리의중재장치
JP5691419B2 (ja) 要求転送装置及び要求転送方法
Wang et al. System-on-chip communication architecture: dynamic parallel fraction control bus design and test methodologies

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee