JP2581002B2 - Lan間接続装置 - Google Patents
Lan間接続装置Info
- Publication number
- JP2581002B2 JP2581002B2 JP6110751A JP11075194A JP2581002B2 JP 2581002 B2 JP2581002 B2 JP 2581002B2 JP 6110751 A JP6110751 A JP 6110751A JP 11075194 A JP11075194 A JP 11075194A JP 2581002 B2 JP2581002 B2 JP 2581002B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- port
- lan
- memory
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
し、特に複数のローカルエリアネットワーク(LAN)
を相互接続するマルチポートブリッジまたはマルチポー
トルータのパケット転送方式に関する。
ては、図4に示すように、LANコントローラ40〜4
3各々に対応してパケットメモリ36〜39を配置し、
これらパケットメモリ36〜39及びLANコントロー
ラ40〜43をバスブリッジ32〜35を介してバス1
20に接続している。
信パケットがバッファされ、またバス120には転送処
理プロセッサ31及びローカルメモリ44が夫々接続さ
れている。
ローラ40からLANコントローラ43にパケット転送
を行う場合、転送処理プロセッサ31はパケットメモリ
36に格納されたパケットヘッダを見て転送先を決定す
る。
ットを受信したLANコントローラ40のパケットメモ
リ36から転送先のLANコントローラ43のパケット
メモリ39にパケットデータをコピーする。LANコン
トローラ43はパケットメモリ39のパケットデータを
ネットワークに転送する。これによって、LANコント
ローラ40からLANコントローラ43へのパケット転
送が完了する。
として、図5に示すように、複数のLANコントローラ
53〜56と転送処理プロセッサ51とによって共有さ
れる共有メモリ52を具備したものがある。尚、転送処
理プロセッサ51にはローカルメモリ57が接続されて
いる。
ーラ53からLANコントローラ56にパケット転送を
行う場合、LANコントローラ53は受信パケットを共
有メモリ52上にストアする。
ーラ53によって共有メモリ52にストアされた受信パ
ケットのバッファのポインタを転送先のLANコーント
ローラ56に通知する。
を基に共有メモリ52からLANコントローラ53で受
信されたパケットを読出す。これによって、LANコン
トローラ53からLANコントローラ56へのパケット
転送が完了する。
間接続装置では、LANコントローラ各々と転送処理プ
ロセッサとの間でパケットメモリを共有し、受信パケッ
トがバッファされたパケットメモリから転送先のパケッ
トメモリにパケットデータをコピーする方法の場合、パ
ケット長に比例してパケット転送時の遅延が大きくなっ
てしまう。
ッサがパケットデータのコピーを行っているので、転送
処理プロセッサの処理能力の一部がパケット転送に使用
されてしまうため、パケット転送のスループットが劣化
してしまう。
セッサとによって共有メモリを共有し、受信したパケッ
トデータを共有メモリにストアすることでパケット転送
を行う方法の場合、パケットメモリ間でコピーする方法
に比べてパケット転送の遅延は減少する。
コントローラからのアクセスが競合すると、LANコン
トローラにおいてDMAオーバランやアンダランがおき
ないようにアクセス待ち時間を保証する必要がある。
と、メモリを極めて高帯域に設計しなければならず、各
LANコントローラのアクセス速度に比べて非常に高速
なバスあるいは高速なメモリを用いた高帯域マルチポー
トメモリを実現する必要があるが、その高帯域マルチポ
ートメモリの実現は非常に困難である。
消し、製作困難な高帯域マルチポートメモリを用いるこ
となく、転送遅延を小さくすることができるLAN間接
続装置を提供することにある。
続装置は、複数のローカルエリアネットワークに接続さ
れかつ複数のローカルエリアネットワーク各々の間でパ
ケットを中継するLAN間接続装置であって、対応する
ローカルエリアネットワークへのアクセス制御を行う複
数のLANコントローラと、前記パケットを格納しかつ
一方のポートが対応するLANコントローラに固定的に
接続された複数の2ポートメモリと、前記複数の2ポー
トメモリ各々の他のポートを前記複数の2ポートメモリ
各々に対応するローカルエリアネットワーク以外のロー
カルエリアネットワークに接続自在とする接続手段と、
前記パケットを格納する2ポートメモリとそのパケット
の出力先のLANコントローラとを接続するよう前記接
続手段を制御する制御手段とを備えている。
同時読出しを可能とし、送信側のLANコントローラと
2ポートメモリとをパケットバス相互結合機構によって
ポイント−ポイント間固定接続にしてバス競合をなく
す。
ート以上の多重ポートメモリといった製作困難な高性能
の高帯域マルチポートメモリを用いることなく、パケッ
ト転送が可能となる。この場合、各LANポート間のバ
ッファコピーが不要となるので、転送遅延が小さくな
り、転送時間が少なくなる。
して説明する。
ック図である。図において、LAN間接続装置1は転送
処理プロセッサ2と、キャッシュメモリ3と、RAM4
と、ROM5と、プロセッサバスセレクタ6と、パケッ
トバス相互結合機構7と、割込コントローラ8と、2ポ
ートメモリ9〜12と、LANコントローラ13〜16
とから構成されている。
100を介してキャッシュメモリ3とRAM4とROM
5とプロセッサバスセレクタ6とパケットバス相互結合
機構7とに接続されており、パケットのヘッダ処理及び
中継先へのフォワーディング処理を実行する。
ッファ記憶して転送処理プロセッサ2の処理速度を上げ
るために設けられている。RAM4はROM5に格納さ
れたプログラムをロードして実行し、データを格納する
ために設けられている。
したローカルエリアネットワーク(以下、LANとす
る)17〜19及びサーバ20に接続され、各LAN1
7〜19の2層以下のアクセス制御及び送受信バッファ
管理を行う。
17を介して端末21,22に接続され、LANコント
ローラ14はLAN18を介して端末23,24に接続
され、LANコントローラ15はLAN19を介して端
末25,26に接続され、LANコントローラ16は直
結でサーバ20に接続されている。
ANコントローラバス101〜104を介して2ポート
メモリ9〜12に夫々接続されている。
トに対応するLANコントローラ13〜16からのLA
Nコントローラバス101〜104が固定的に接続され
ており、他方のポートにパケットバス111〜114を
介してパケットバス相互結合機構7が接続されている。
パケットを格納してバッファリングし、LANコントロ
ーラ13〜16のバッファ管理情報を格納するために使
用される。
バス111〜114を接続するためのポートA〜Dと、
LANコントローラバス101〜104を接続するため
のポートW〜Zとが設けられており、LANコントロー
ラバス101〜104とパケットバス111〜114と
を任意の組合せで選択的に接続する。
ス100の信号のアドレスをデコードし、そのアドレス
に対応するLANコントローラバス101〜104とプ
ロセッサバス100とを結合して転送処理プロセッサ2
から各LANコントローラ13〜16のI/Oポートや
2ポートメモリ9〜12へのアクセスを可能にする。
ラ13〜16からの割込み信号を受信して転送処理プロ
セッサ2への割込みを制御する。
作について説明する。ここで、端末21からサーバ20
へのTCP/IP(Transmission Con
trol Protocol/Internet Pr
otocol)パケットをOSI(Open Syst
ems Interconnection)3層でルー
ティングするものとする。
21内でLAN17に適応するMAC(Media A
ccess Control)ヘッダが付加され、LA
Nコントローラ13が持つMACアドレスを宛先とする
MACフレームにカプセルされてLAN17上を通って
LANコントローラ13に受信される。
ームであることを認識すると、LANコントローラバス
101の使用権を獲得してMACフレームをDMA転送
によって2ポートメモリ9上に転送する。
レームの格納されたバッファの位置を示すポインタとフ
レームの受信ステータス(例えば、エラーがあったか
等)とを情報として持つ受信バッファディスクリプタを
作成し、その受信バッファディスクリプタを受信キュー
に格納して転送処理プロセッサ2に割込みをかける。
取決めた2ポートメモリ9上の領域に格納しておく。割
込み信号はプロセッサバスセレクタ6を経由して割込コ
ントローラ8に入力され、割込コントローラ8で他のL
ANコントローラ14〜16からの割込み信号との間の
調整を行い、その後に転送処理プロセッサ2に対して実
際に割込みをかける。
8からの割込み信号を受付けると、割込み要因を調べて
LANコントローラ13からの受信割込みであることを
知ると、2ポートメモリ9に格納された受信キューを参
照する。
報を持つ受信バッファディスクリプタを受信キューから
外して保持するとともに、受信バッファからのパケット
ヘッダ部分をRAM4にコピーする。
もそれらの情報がロードされる。パケットのヘッダ部分
は可変長であるため、予め定めた固定長、例えば64オ
クテット程度をコピーし、ヘッダ処理の過程で必要とな
ったときに追加してコピーを行う。
情報のうち、まずMACヘッダを解析し、MACアドレ
スによるフィルタリング及びプロトコルタイプの識別を
ソフトウェアによって行う。
ルタイプのルーティングをサポートしているならば、対
応するプロトコル処理モジュールにパケットを引渡す。
また、転送処理プロセッサ2はルーティングできないプ
ロトコルで、ブリッジをサポートする場合はブリッジ処
理モジュールにパケットを引渡し、サポートしない場合
にはそのパケットを廃棄する。
であるため、IP処理のソフトウェアモジュールに渡さ
れる。IP処理モジュールはIPヘッダの検査を行った
後に宛先IPアドレスを参照し、ルーティング処理すべ
きアドレスかどうかを判定する。
アドレスに到達させるためにはどのネットワーク、具体
的にはそのネットワークに接続されているLANコント
ローラがどれから出力すればいいかを知る。もしも、到
達する経路が不明である場合にはそのパケットを破棄す
る。
ルーティングテーブルからそのパケットをLANコント
ローラ16に転送すればよいことを知り、受信バッファ
ディスクリプタ内に出力先を記憶する。
トワークの2層以下のプロトコルスタック及び送出可能
な最大フレーム長(MTUサイズ)等の情報を調べ、パ
ケットの分割が必要ならばフラグメント処理を行う。
ドレスからMACアドレスを検索してMACヘッダを生
成してパケットに付加(IPパケットのカプセル化)
し、宛先へのMACフレームを生成する。
ットを対象に行われ、ヘッダ部の変換やパケット分割が
あるときにはポインタ操作等を実施することになる。I
P以外のプロトコル処理モジュール及びブリッジモジュ
ールの処理もこれと同様である。
ートメモリ9をLANコントローラ16から直接アクセ
スさせるためには、パケットバス111をLANコント
ローラバス104に接続しなければならない。これは転
送処理プロセッサ2からパケットバス相互結合機構7を
操作することによって行われる。
レームを転送するため、パケットバス相互結合機構7を
セットしてパケットバス111をLANコントローラバ
ス104に接続する。
Nコントローラバス104のいずれかが使用中の場合、
転送処理プロセッサ2はRAM4上に設けた各LANコ
ントローラ13〜16別の出力待ちキューに受信バッフ
ァディスクリプタをつなぐ。
バス104に接続すると、転送処理プロセッサ2は2ポ
ートメモリ12にプロセッサバスセレクタ6経由でアク
セスし、LANコントローラ16の送信キューに受信バ
ッファディスクリプタをつなぎ、LANコントローラ1
6に送信割込みをかける。
アイドルを検出し、送信キューの受信バッファディスク
リプタを参照して2ポートメモリ9から宛先へのMAC
フレームを直接DMA転送しながらネットワークに対し
て送信する。
路に対応する2ポートメモリ12からパケットを取出し
て送信するのではなく、2ポートメモリ9に格納された
受信パケットを2ポートメモリ9から直接取出して送信
するので、2ポートメモリ9と2ポートメモリ12との
間でのコピーは発生しない。
ラ16に送信割込みをかけると、IPパケットに関する
処理を終了し、次の受信パケット処理を開始する。
が終了すると、転送処理プロセッサ2に送信終了割込み
をかけ、転送処理プロセッサ2に送信完了を通知する。
転送処理プロセッサ2はパケットバス相互結合機構7の
接続を解除するようスイッチテーブルを変更し、スイッ
チ駆動信号を出力する。
Nコントローラ16に対応する送信待ちキューを参照し
て保留されている受信バッファディスクリプタがあれ
ば、パケットバスの接続を試みる。パケットバス側がビ
ジーであれば、再度受信バッファディスクリプタは保留
される。
12として両ポートから同時に読出しが可能な構造のメ
モリを使用し、2ポートメモリ9〜12への書込みはL
ANコントローラ13〜16側のポートからのみに制限
することで、データのコヒーレンシの保証を容易にする
ことができる。
同時読出しが行えるので、同一の2ポートメモリ9〜1
2にパケット受信とパケット送信とが同時に発生しても
それらの調停を行う必要はない。したがって、パケット
送信中の2ポートメモリ9〜12へのパケット受信が発
生しても、DMAのオーバランやアンダランを生ずるこ
とはない。
ントローラ13〜16のブロックDMA転送期間中の2
ポートメモリ9〜12にはアクセスできないが、LAN
がイーサネットやトークンリングのように比較的低速で
あれば、LANコントローラ13〜16のDMA転送に
占有される帯域は比較的小さい。
は10Mbps(1.25Mbyte/s)程度しか占
有しないし、転送処理プロセッサ2のアクセスは送受信
キュー及びヘッダのアクセスのみに限定されるため、帯
域もあまり大きくない。
1〜104に要求される帯域はあまり大きくないので、
バス周辺回路や2ポートメモリ素子に要求されるアクセ
ス速度も高速である必要はない。
の構成を示す図であり、図3は図2のスイッチマトリク
ス部72の構成を示す図である。これらの図において、
パケットバス相互結合機構7はエンコーダ71とスイッ
チマトリクス部72とから構成されている。
各々に接続されたパケットバス111〜114と、ポー
トW〜Z各々に接続されたLANコントローラバス10
1〜104とを相互に接続するための16個のスイッチ
SW−AW,SW−AX,SW−AY,SW−AZ,S
W−BW,SW−BX,SW−BY,SW−BZ,SW
−CW,SW−CX,SW−CY,SW−CZ,SW−
DW,SW−DX,SW−DY,SW−DZが設けられ
ている。
外部から制御することで、ポートA〜DをポートW〜Z
に任意に接続することが可能になる。例えば、ポートA
をポートXに接続するためにはスイッチSW−AXをオ
ンにする。
動信号は16本の2値信号で済むので、4ビットの信号
を転送処理プロセッサ2からエンコーダ71に与え、エ
ンコーダ71で16ビットのスイッチ駆動信号に変換さ
せてスイッチマトリクス部72に出力する。
同時に2つ以上のスイッチがオンすると一つのバスが複
数のバスに結合されてしまうので、同時に各行及び各列
で複数のスイッチがオンしないようにエンコーダ71に
禁止論理回路を組込んでおくとよい。
A〜Dのうちのいずれにも接続されていなければ、その
ポートに接続することが可能であり、図2に示すよう
に、ポートAがポートXに接続されているときにポート
CをポートZに接続することも可能である。
ス状のスイッチを用いて実現しているが、相互結合網等
の手法を利用して同様の機能を得ることもできる。
にパケット転送を行う場合にはパケットバス111とL
ANコントローラバス104とを接続しなければならな
いので、スイッチSW−AZをオンするようスイッチテ
ーブルを変更し、そのスイッチテーブルにしたがってス
イッチ駆動信号を生成して出力する。
て各ポートからの同時読出しを可能とし、送信側のLA
Nコントローラ13〜16と2ポートメモリ9〜12と
をパケットバス相互結合機構7によってポイント−ポイ
ント間固定接続にしてバス競合をなくすことによって、
高帯域のメモリ回路や3ポート以上の多重ポートメモリ
といった製作困難な高性能の高帯域マルチポートメモリ
を用いることなく、パケット転送を行うことができる。
ピーが不要となるので、転送遅延を小さくすることがで
き、転送時間を少なくすることができる。
ケットを格納する複数の2ポートメモリの一方のポート
に対応するLANコントローラを固定的に接続し、複数
の2ポートメモリの他のポートに対応するローカルエリ
アネットワーク以外のローカルエリアネットワークに接
続自在とし、パケットを格納する2ポートメモリとその
パケットの出力先のLANコントローラとを接続するよ
う制御することによって、製作困難な高帯域マルチポー
トメモリを用いることなく、転送遅延を小さくすること
ができるという効果がある。
る。
図である。
ある。
Claims (4)
- 【請求項1】 複数のローカルエリアネットワークに接
続されかつ複数のローカルエリアネットワーク各々の間
でパケットを中継するLAN間接続装置であって、対応
するローカルエリアネットワークへのアクセス制御を行
う複数のLANコントローラと、前記パケットを格納し
かつ一方のポートが対応するLANコントローラに固定
的に接続された複数の2ポートメモリと、前記複数の2
ポートメモリ各々の他のポートを前記複数の2ポートメ
モリ各々に対応するローカルエリアネットワーク以外の
ローカルエリアネットワークに接続自在とする接続手段
と、前記パケットを格納する2ポートメモリとそのパケ
ットの出力先のLANコントローラとを接続するよう前
記接続手段を制御する制御手段とを有することを特徴と
するLAN間接続装置。 - 【請求項2】 前記複数の2ポートメモリ各々は、前記
一方のポートに対する書込み読出しのうちの一方と前記
他方のポートに対する読出しとを同時に実行可能なよう
に構成されたことを特徴とする請求項1記載のLAN間
接続装置。 - 【請求項3】 前記制御手段は、前記2ポートメモリに
格納されたパケットの出力先を判別する手段と、判別さ
れた出力先に応じて前記パケットを格納する2ポートメ
モリとそのパケットの出力先のLANコントローラとを
接続するよう前記接続手段を制御する手段とを含むこと
を特徴とする請求項1または請求項2記載のLAN間接
続装置。 - 【請求項4】 前記制御手段は、前記2ポートメモリに
格納されたパケットの出力先を判別する手段と、判別さ
れた出力先に応じて前記接続手段に接続情報を出力する
出力手段とを含み、 前記接続手段は、前記複数の2ポートメモリ各々の一方
のポートに接続された信号線と他方のポートに接続され
た信号線との接続及び切断を前記接続情報に応じて行う
手段を含むことを特徴とする請求項1または請求項2記
載のLAN間接続装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6110751A JP2581002B2 (ja) | 1994-05-25 | 1994-05-25 | Lan間接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6110751A JP2581002B2 (ja) | 1994-05-25 | 1994-05-25 | Lan間接続装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07321840A JPH07321840A (ja) | 1995-12-08 |
JP2581002B2 true JP2581002B2 (ja) | 1997-02-12 |
Family
ID=14543641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6110751A Expired - Fee Related JP2581002B2 (ja) | 1994-05-25 | 1994-05-25 | Lan間接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2581002B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011188644A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 保護リレー装置、その制御方法及び制御プログラム並びに保護リレーシステム |
-
1994
- 1994-05-25 JP JP6110751A patent/JP2581002B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07321840A (ja) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6175571B1 (en) | Distributed memory switching hub | |
US5560038A (en) | Apparatus for translating frames of data transferred between heterogeneous local area networks | |
AU680931B2 (en) | Network station with multiple network addresses | |
US5604867A (en) | System for transmitting data between bus and network having device comprising first counter for providing transmitting rate and second counter for limiting frames exceeding rate | |
US6308218B1 (en) | Address look-up mechanism in a multi-port bridge for a local area network | |
JP3397144B2 (ja) | パケット処理装置とパケット処理方法とパケット交換機 | |
US5812792A (en) | Use of video DRAM for memory storage in a local area network port of a switching hub | |
JPH06216913A (ja) | マルチポートlanブリッジ | |
JPH10200567A (ja) | Lanスイッチ | |
US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
US6771654B1 (en) | Apparatus and method for sharing memory using a single ring data bus connection configuration | |
US6195334B1 (en) | Apparatus and method for terminating a data transfer in a network switch in response to a detected collision | |
JP2581002B2 (ja) | Lan間接続装置 | |
JPH07143155A (ja) | Lan間接続装置 | |
US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
US5737528A (en) | Network connecting apparatus with separate data and control signal lines | |
US20030214960A1 (en) | Packet redirection method for a network processor | |
JP2000022728A (ja) | ネットワーク装置 | |
JP2762506B2 (ja) | 回線制御装置 | |
JPH06125365A (ja) | 通信制御装置 | |
JP3612512B2 (ja) | ネットワーク中継装置及びネットワーク中継方法並びにプログラム | |
JP2003289315A (ja) | パケット転送装置およびパケット転送方法 | |
JPH086882A (ja) | 通信装置 | |
JP2004504767A (ja) | 単独のcpuによるスイッチのスタックグループの帯域内管理 | |
JP3278831B2 (ja) | パケット処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |