JPH07143155A - Ｌａｎ間接続装置 - Google Patents
Ｌａｎ間接続装置Info
- Publication number
- JPH07143155A JPH07143155A JP5288102A JP28810293A JPH07143155A JP H07143155 A JPH07143155 A JP H07143155A JP 5288102 A JP5288102 A JP 5288102A JP 28810293 A JP28810293 A JP 28810293A JP H07143155 A JPH07143155 A JP H07143155A
- Authority
- JP
- Japan
- Prior art keywords
- lan
- frame
- address
- control means
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
Abstract
(57)【要約】
【目的】比較的低価格の構成でありながら、フレーム中
継やフレーム廃棄の制御が高速に行えるようにする。 【構成】ＬＡＮ制御部１１-1は、ＬＡＮ２-1から受信し
たフレームをもとに、宛先アドレスについての検索要求
をアドレス検索・登録部１２に出し、その結果から、受
信用ＦＩＦＯメモリに格納された受信フレームを配線網
１３経由で宛先に対応するＬＡＮ制御部に出力する処
理、他の全ＬＡＮ制御部１１-2〜１１-nに出力する処
理、またはＦＩＦＯメモリのクリア処理を行い、更に送
信元アドレスについての検索要求をアドレス検索・登録
部１２に出し、その結果から、アドレス検索・登録部１
２に対して当該アドレスの登録要求を出す。また、他の
ＬＡＮ制御部１１-2〜１１-nから配線網１３経由で送信
されたフレームは対応する送信用ＦＩＦＯメモリにそれ
ぞれ格納され、切替えてＬＡＮ２-1に送信される。
継やフレーム廃棄の制御が高速に行えるようにする。 【構成】ＬＡＮ制御部１１-1は、ＬＡＮ２-1から受信し
たフレームをもとに、宛先アドレスについての検索要求
をアドレス検索・登録部１２に出し、その結果から、受
信用ＦＩＦＯメモリに格納された受信フレームを配線網
１３経由で宛先に対応するＬＡＮ制御部に出力する処
理、他の全ＬＡＮ制御部１１-2〜１１-nに出力する処
理、またはＦＩＦＯメモリのクリア処理を行い、更に送
信元アドレスについての検索要求をアドレス検索・登録
部１２に出し、その結果から、アドレス検索・登録部１
２に対して当該アドレスの登録要求を出す。また、他の
ＬＡＮ制御部１１-2〜１１-nから配線網１３経由で送信
されたフレームは対応する送信用ＦＩＦＯメモリにそれ
ぞれ格納され、切替えてＬＡＮ２-1に送信される。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＡＮ（ローカル・
エリア・ネットワーク）同士を接続し、その間でフレー
ムの中継を行うＬＡＮ間接続装置に関する。
エリア・ネットワーク）同士を接続し、その間でフレー
ムの中継を行うＬＡＮ間接続装置に関する。
【０００２】
【従来の技術】この種のＬＡＮ間接続装置を代表するも
のに、ＭＡＣ（Media Access Control）ブリッジ装置が
ある。図４は従来のＭＡＣブリッジ装置の構成を示す。
図４において、４はＭＡＣブリッジ装置であり、各ＬＡ
Ｎ５-1〜５-n（の媒体）に接続されたＬＡＮ制御部４１
-1〜４１-nを、システム・インタフェース４２-1〜４２
-nを介してバス／ア−ビタ部４３に接続し、各ＬＡＮ制
御部４１-1〜４１-nがバス／ア−ビタ部４３を介して受
信フレームの一時格納用のフレーム・バッファ・メモリ
４４を共有する構成をとっていた。
のに、ＭＡＣ（Media Access Control）ブリッジ装置が
ある。図４は従来のＭＡＣブリッジ装置の構成を示す。
図４において、４はＭＡＣブリッジ装置であり、各ＬＡ
Ｎ５-1〜５-n（の媒体）に接続されたＬＡＮ制御部４１
-1〜４１-nを、システム・インタフェース４２-1〜４２
-nを介してバス／ア−ビタ部４３に接続し、各ＬＡＮ制
御部４１-1〜４１-nがバス／ア−ビタ部４３を介して受
信フレームの一時格納用のフレーム・バッファ・メモリ
４４を共有する構成をとっていた。
【０００３】ＬＡＮ制御部４１-1〜４１-nは、ＯＳＩ
（Open Systems Interconnention）の物理層とデータリ
ンクＭＡＣ副層に相当し、システム・インタフェース４
２-1〜４２-nおよびバス／ア−ビタ部４３中のバス経由
で、ＬＡＮ５-1〜５-nとフレーム・バッファ・メモリ４
４との間でフレームの送受信を行う。その際、ブリッジ
機能を実現するためのＣＰＵ（中央処理装置）４５との
間で、フレーム送信要求の受け付けと、フレーム受信通
知の出力も行われる。
（Open Systems Interconnention）の物理層とデータリ
ンクＭＡＣ副層に相当し、システム・インタフェース４
２-1〜４２-nおよびバス／ア−ビタ部４３中のバス経由
で、ＬＡＮ５-1〜５-nとフレーム・バッファ・メモリ４
４との間でフレームの送受信を行う。その際、ブリッジ
機能を実現するためのＣＰＵ（中央処理装置）４５との
間で、フレーム送信要求の受け付けと、フレーム受信通
知の出力も行われる。
【０００４】システム・インタフェース４２-1〜４２-n
は、バス／ア−ビタ部４３を経由してフレーム・バッフ
ァ・メモリ４４への受信フレーム・データの書き込み、
およびフレーム・バッファ・メモリ４４からの送信フレ
ーム・データの読み込みを行う。ここで、バス／ア−ビ
タ部４３中のアービタは、システム・インタフェース４
２-1〜４２-nおよびＣＰＵ４５からのフレーム・バッフ
ァ・メモリ（共有メモリ）４４へのアクセス要求を調停
する。
は、バス／ア−ビタ部４３を経由してフレーム・バッフ
ァ・メモリ４４への受信フレーム・データの書き込み、
およびフレーム・バッファ・メモリ４４からの送信フレ
ーム・データの読み込みを行う。ここで、バス／ア−ビ
タ部４３中のアービタは、システム・インタフェース４
２-1〜４２-nおよびＣＰＵ４５からのフレーム・バッフ
ァ・メモリ（共有メモリ）４４へのアクセス要求を調停
する。
【０００５】ＣＰＵ４５は、図４のブリッジ装置で実行
すべき（１）フレーム・フィルタリング（フレーム廃
棄）、（２）フレーム中継、（３）ＭＡＣアドレス学習
の各処理を、ローカル・メモリ４６に格納されたプログ
ラムに基づいて集中制御する。
すべき（１）フレーム・フィルタリング（フレーム廃
棄）、（２）フレーム中継、（３）ＭＡＣアドレス学習
の各処理を、ローカル・メモリ４６に格納されたプログ
ラムに基づいて集中制御する。
【０００６】
【発明が解決しようとする課題】このように、従来のブ
リッジ装置では、各ＬＡＮに接続されたＬＡＮ制御部に
より共有されるバスを備え、このバスを介して受信フレ
ーム一時格納用のフレーム・バッファ・メモリを共有す
る構成と、各ＬＡＮ制御部からのフレーム受信通知を受
けてＣＰＵがブリッジ処理の集中制御を行う構成とを適
用していた。
リッジ装置では、各ＬＡＮに接続されたＬＡＮ制御部に
より共有されるバスを備え、このバスを介して受信フレ
ーム一時格納用のフレーム・バッファ・メモリを共有す
る構成と、各ＬＡＮ制御部からのフレーム受信通知を受
けてＣＰＵがブリッジ処理の集中制御を行う構成とを適
用していた。
【０００７】このため従来のブリッジ装置では、フレー
ムの中継処理能力が、フレーム・データのデータ転送路
としてのバスのデータ転送速度、各ＬＡＮ制御部とＣＰ
Ｕの間のバスアクセスに関する調停を行うアービタ（バ
スアービタ）の性能、およびＣＰＵの性能に左右され、
これらがフレームの中継処理能力を向上する際のボトル
ネックとなっていた。
ムの中継処理能力が、フレーム・データのデータ転送路
としてのバスのデータ転送速度、各ＬＡＮ制御部とＣＰ
Ｕの間のバスアクセスに関する調停を行うアービタ（バ
スアービタ）の性能、およびＣＰＵの性能に左右され、
これらがフレームの中継処理能力を向上する際のボトル
ネックとなっていた。
【０００８】一方、近年は、伝送速度１００Ｍｂｐｓの
ＦＤＤＩ（Fiber Distributed DataInterface）の普及
や、ＬＡＮシステムの大規模化が進み、ＬＡＮの速度が
高速となり、また接続数も増加している。
ＦＤＤＩ（Fiber Distributed DataInterface）の普及
や、ＬＡＮシステムの大規模化が進み、ＬＡＮの速度が
高速となり、また接続数も増加している。
【０００９】このため、ブリッジ装置におけるフレーム
中継処理能力を飛躍的に向上させることが要求されてい
る。しかし、従来のブリッジ装置では、フレーム中継処
理能力は、上記したように、バスのデータ転送速度、バ
スアービタの性能、およびＣＰＵの性能に左右されるこ
とから、フレーム中継処理能力の向上のために、これら
の性能を向上させることは困難であり、また高性能ＣＰ
Ｕなどを用いた場合には大幅なコスト増を招くという問
題があった。
中継処理能力を飛躍的に向上させることが要求されてい
る。しかし、従来のブリッジ装置では、フレーム中継処
理能力は、上記したように、バスのデータ転送速度、バ
スアービタの性能、およびＣＰＵの性能に左右されるこ
とから、フレーム中継処理能力の向上のために、これら
の性能を向上させることは困難であり、また高性能ＣＰ
Ｕなどを用いた場合には大幅なコスト増を招くという問
題があった。
【００１０】この発明は上記事情を考慮してなされたも
のでその目的は、比較的低価格の構成でありながら、フ
レーム中継やフレーム廃棄の制御が高速に行えるＬＡＮ
間接続装置を提供することにある。
のでその目的は、比較的低価格の構成でありながら、フ
レーム中継やフレーム廃棄の制御が高速に行えるＬＡＮ
間接続装置を提供することにある。
【００１１】
【課題を解決するための手段】この発明は、複数のＬＡ
Ｎを接続するＬＡＮ間接続装置において、各ＬＡＮ毎に
ＬＡＮ制御手段を設けると共に、各ＬＡＮ制御手段から
のアドレス登録要求に従うＬＡＮアドレスの登録、およ
び各ＬＡＮ制御手段からのアドレス検索要求に従うＬＡ
Ｎアドレスの検索を行うアドレス検索・登録手段と、各
ＬＡＮ制御手段相互間でフレームを独立に転送するため
の配線網とを設け、各ＬＡＮ制御手段は、対応するＬＡ
Ｎから受信したフレームをもとにアドレス検索・登録検
索手段により受信フレーム中の宛先アドレスを対象とす
るアドレス検索を行わせて、その検索結果をもとに、受
信フレームを配線網を介して宛先ＬＡＮに対応したＬＡ
Ｎ制御手段に出力する第１のフレーム中継処理、受信フ
レームを配線網を介して他の全ＬＡＮ制御手段に出力す
る第２のフレーム中継処理、または受信フレームを廃棄
するフレーム廃棄処理を行うと共に、上記受信フレーム
をもとにアドレス検索・登録手段により受信フレーム中
の送信元アドレスを対象とするアドレス検索要求をも行
わせ、その検索結果をもとに、アドレス検索・登録手段
により当該送信元アドレスの登録を行わせ、更に他のＬ
ＡＮ制御手段から配線網を介してフレームが送られた場
合には、同フレームを自身に対応したＬＡＮに送信する
ことを特徴とするものである。
Ｎを接続するＬＡＮ間接続装置において、各ＬＡＮ毎に
ＬＡＮ制御手段を設けると共に、各ＬＡＮ制御手段から
のアドレス登録要求に従うＬＡＮアドレスの登録、およ
び各ＬＡＮ制御手段からのアドレス検索要求に従うＬＡ
Ｎアドレスの検索を行うアドレス検索・登録手段と、各
ＬＡＮ制御手段相互間でフレームを独立に転送するため
の配線網とを設け、各ＬＡＮ制御手段は、対応するＬＡ
Ｎから受信したフレームをもとにアドレス検索・登録検
索手段により受信フレーム中の宛先アドレスを対象とす
るアドレス検索を行わせて、その検索結果をもとに、受
信フレームを配線網を介して宛先ＬＡＮに対応したＬＡ
Ｎ制御手段に出力する第１のフレーム中継処理、受信フ
レームを配線網を介して他の全ＬＡＮ制御手段に出力す
る第２のフレーム中継処理、または受信フレームを廃棄
するフレーム廃棄処理を行うと共に、上記受信フレーム
をもとにアドレス検索・登録手段により受信フレーム中
の送信元アドレスを対象とするアドレス検索要求をも行
わせ、その検索結果をもとに、アドレス検索・登録手段
により当該送信元アドレスの登録を行わせ、更に他のＬ
ＡＮ制御手段から配線網を介してフレームが送られた場
合には、同フレームを自身に対応したＬＡＮに送信する
ことを特徴とするものである。
【００１２】また、この発明は、上記各ＬＡＮ制御手段
内に、対応するＬＡＮからの受信フレームを一時格納す
るための受信用ＦＩＦＯメモリを設けると共に、他のＬ
ＡＮ制御手段から送られたフレームを一時格納するため
の送信用ＦＩＦＯメモリを上記他のＬＡＮ制御手段毎に
設けたことをも特徴とする。
内に、対応するＬＡＮからの受信フレームを一時格納す
るための受信用ＦＩＦＯメモリを設けると共に、他のＬ
ＡＮ制御手段から送られたフレームを一時格納するため
の送信用ＦＩＦＯメモリを上記他のＬＡＮ制御手段毎に
設けたことをも特徴とする。
【００１３】
【作用】上記の構成においては、各ＬＡＮ制御手段間の
フレーム送受信（フレーム・データの転送）が、配線網
中の専用の転送路を介して独立に行えるため、各ＬＡＮ
制御手段間でバスの争奪を行ってフレームを送受信（転
送）していた従来のＬＡＮ間接続装置に比べて、データ
転送に関するボトルネックを解消することが可能とな
る。
フレーム送受信（フレーム・データの転送）が、配線網
中の専用の転送路を介して独立に行えるため、各ＬＡＮ
制御手段間でバスの争奪を行ってフレームを送受信（転
送）していた従来のＬＡＮ間接続装置に比べて、データ
転送に関するボトルネックを解消することが可能とな
る。
【００１４】また、各ＬＡＮ制御手段のそれぞれに、受
信用ＦＩＦＯメモリと、他の各ＬＡＮ制御手段から配線
網を介して送られたフレームを一時格納して、対応する
ＬＡＮへ送信するための、他の各ＬＡＮ制御手段毎に用
意された送信用ＦＩＦＯメモリとを個別に設けた構成を
適用した場合には、１つのフレームバッファ・メモリを
共有使用していた従来のＬＡＮ間接続装置に比べて、受
信フレームまたは送信フレームのバッファリングが高速
且つ確実に行える。
信用ＦＩＦＯメモリと、他の各ＬＡＮ制御手段から配線
網を介して送られたフレームを一時格納して、対応する
ＬＡＮへ送信するための、他の各ＬＡＮ制御手段毎に用
意された送信用ＦＩＦＯメモリとを個別に設けた構成を
適用した場合には、１つのフレームバッファ・メモリを
共有使用していた従来のＬＡＮ間接続装置に比べて、受
信フレームまたは送信フレームのバッファリングが高速
且つ確実に行える。
【００１５】また、上記の構成においては、フレームの
中継処理や廃棄処理の制御を個々のＬＡＮ制御手段が行
うようにしているため、これら処理を１つのＣＰＵが集
中制御していた従来のＬＡＮ間接続装置に比べて、価格
の高い高性能なＣＰＵを用いなくても、ＬＡＮの速度に
合ったフレーム中継処理等が可能となる。
中継処理や廃棄処理の制御を個々のＬＡＮ制御手段が行
うようにしているため、これら処理を１つのＣＰＵが集
中制御していた従来のＬＡＮ間接続装置に比べて、価格
の高い高性能なＣＰＵを用いなくても、ＬＡＮの速度に
合ったフレーム中継処理等が可能となる。
【００１６】
【実施例】以下、この発明をＭＡＣブリッジ装置に適用
した実施例につき、図面を参照して説明する。図１は同
実施例におけるＭＡＣブリッジ装置１の構成を示すブロ
ック図である。
した実施例につき、図面を参照して説明する。図１は同
実施例におけるＭＡＣブリッジ装置１の構成を示すブロ
ック図である。
【００１７】ＭＡＣブリッジ装置１は、ＬＡＮ２-1〜２
-n同士を接続し、その間でフレームの中継を行うもの
で、各ＬＡＮ２-1〜２-nに接続されたＬＡＮ制御部１１
-1〜１１-n、アドレス検索・登録部１２および配線網１
３を備えている。
-n同士を接続し、その間でフレームの中継を行うもの
で、各ＬＡＮ２-1〜２-nに接続されたＬＡＮ制御部１１
-1〜１１-n、アドレス検索・登録部１２および配線網１
３を備えている。
【００１８】ＬＡＮ制御部１１-i（ｉ＝１〜ｎ）は、自
身に接続されているＬＡＮ２-iおよび配線網１３との間
でフレーム・データを送受信する機能を持つ。またＬＡ
Ｎ制御部１１-iは、アドレス検索・登録部１２からのア
ドレス検索結果の通知、アドレス検索・登録部１２への
アドレス登録要求の発行により、ＭＡＣブリッジとして
必要な（１）フレーム中継先選択、（２）フレーム・フ
ィルタリング（フレーム廃棄）、（３）ＭＡＣアドレス
学習の各機能を果たすようになっている。
身に接続されているＬＡＮ２-iおよび配線網１３との間
でフレーム・データを送受信する機能を持つ。またＬＡ
Ｎ制御部１１-iは、アドレス検索・登録部１２からのア
ドレス検索結果の通知、アドレス検索・登録部１２への
アドレス登録要求の発行により、ＭＡＣブリッジとして
必要な（１）フレーム中継先選択、（２）フレーム・フ
ィルタリング（フレーム廃棄）、（３）ＭＡＣアドレス
学習の各機能を果たすようになっている。
【００１９】アドレス検索・登録部１２は、ＬＡＮ制御
部１１-1〜１１-nからのＭＡＣアドレス登録要求に従う
ＭＡＣアドレス（ＬＡＮアドレス）の登録と、同じくＬ
ＡＮ制御部１１-1〜１１-nからのＭＡＣアドレス検索要
求に従う登録有無の検索結果通知（一致／不一致通知）
とを行う。登録有りの通知（一致通知）の場合には、Ｌ
ＡＮ２-1〜２-nのうちのいずれのＬＡＮ上のアドレスか
も併せて通知される。
部１１-1〜１１-nからのＭＡＣアドレス登録要求に従う
ＭＡＣアドレス（ＬＡＮアドレス）の登録と、同じくＬ
ＡＮ制御部１１-1〜１１-nからのＭＡＣアドレス検索要
求に従う登録有無の検索結果通知（一致／不一致通知）
とを行う。登録有りの通知（一致通知）の場合には、Ｌ
ＡＮ２-1〜２-nのうちのいずれのＬＡＮ上のアドレスか
も併せて通知される。
【００２０】配線網１３は、ＬＡＮ制御部１１-1〜１１
-n間でフレーム・データを送受信するためのデータ経路
網であり、ＬＡＮ制御部１１-1〜１１-n間の送受信２方
向の全ての独立した経路が、パラレルのデータ・ライン
Ｌ12，…Ｌ1n，Ｌ21，…Ｌ2n，…，Ｌn1，Ｌn2，…で配
線されたものである。データ・ラインＬijは、ＬＡＮ制
御部１１-iからＬＡＮ制御部１１-jへの転送路であるこ
とを示す。
-n間でフレーム・データを送受信するためのデータ経路
網であり、ＬＡＮ制御部１１-1〜１１-n間の送受信２方
向の全ての独立した経路が、パラレルのデータ・ライン
Ｌ12，…Ｌ1n，Ｌ21，…Ｌ2n，…，Ｌn1，Ｌn2，…で配
線されたものである。データ・ラインＬijは、ＬＡＮ制
御部１１-iからＬＡＮ制御部１１-jへの転送路であるこ
とを示す。
【００２１】図２は図１中のＬＡＮ制御部１１-1の内部
構成を示す。ＬＡＮ制御部１１-1は、ＦＤＤＩコントロ
ーラなどに代表されるＬＡＮコントローラ（以下、ＭＡ
Ｃ／ＰＨＹ部と称する）１１１、受信用ＦＩＦＯ（ファ
ースト・イン・ファースト・アウト）メモリ１１２、分
配装置１１３、出力用のゲート１１４-2〜１１４-n、フ
レーム中継制御部１１５、送信用ＦＩＦＯメモリ１１６
-2〜１１６-n、入力用のゲート１１７-2〜１１７-n、入
力切替装置１１８および送信優先制御部１１９を備えて
いる。
構成を示す。ＬＡＮ制御部１１-1は、ＦＤＤＩコントロ
ーラなどに代表されるＬＡＮコントローラ（以下、ＭＡ
Ｃ／ＰＨＹ部と称する）１１１、受信用ＦＩＦＯ（ファ
ースト・イン・ファースト・アウト）メモリ１１２、分
配装置１１３、出力用のゲート１１４-2〜１１４-n、フ
レーム中継制御部１１５、送信用ＦＩＦＯメモリ１１６
-2〜１１６-n、入力用のゲート１１７-2〜１１７-n、入
力切替装置１１８および送信優先制御部１１９を備えて
いる。
【００２２】ＭＡＣ／ＰＨＹ部１１１は、ＯＳＩの物理
層とデータリンクＭＡＣ副層に相当し、ＬＡＮ２-1の媒
体との間で、全フレームの受信と、送信優先制御部１１
９からの要求によるフレームの送信を行う。
層とデータリンクＭＡＣ副層に相当し、ＬＡＮ２-1の媒
体との間で、全フレームの受信と、送信優先制御部１１
９からの要求によるフレームの送信を行う。
【００２３】受信用ＦＩＦＯメモリ１１２は、ＭＡＣ／
ＰＨＹ部１１１で受信されたフレームのデータを一時格
納するためのメモリである。ＦＩＦＯメモリ１１２に格
納されたデータは、その入力順に分配装置１１３に出力
される。このＦＩＦＯメモリ１１２は、後述する理由に
より、受信フレームのヘッダ部の長さ以上のサイズを持
つ。
ＰＨＹ部１１１で受信されたフレームのデータを一時格
納するためのメモリである。ＦＩＦＯメモリ１１２に格
納されたデータは、その入力順に分配装置１１３に出力
される。このＦＩＦＯメモリ１１２は、後述する理由に
より、受信フレームのヘッダ部の長さ以上のサイズを持
つ。
【００２４】分配装置１１３は、受信用ＦＩＦＯメモリ
１１２から出力されたデータをゲート１１４-2〜１１４
-nに分配する。ゲート１１４-j（ｊ＝２〜ｎ）は、フレ
ーム中継制御部１１５からの指令に従い、分配装置１１
３から配線網１３に向かうデータ・ラインの開閉を行
う。このゲート１１４-jの出力は、図１のＬＡＮ制御部
１１-jに向かう配線網１３中の専用のデータ・ラインＬ
1jに接続されている。
１１２から出力されたデータをゲート１１４-2〜１１４
-nに分配する。ゲート１１４-j（ｊ＝２〜ｎ）は、フレ
ーム中継制御部１１５からの指令に従い、分配装置１１
３から配線網１３に向かうデータ・ラインの開閉を行
う。このゲート１１４-jの出力は、図１のＬＡＮ制御部
１１-jに向かう配線網１３中の専用のデータ・ラインＬ
1jに接続されている。
【００２５】フレーム中継制御部１１５は、ＭＡＣ／Ｐ
ＨＹ部１１１で受信されたフレームのデータを入力し、
アドレス検索・登録部１２に対してＭＡＣアドレスの検
索要求を行い、その結果に基づいてフレーム・フィルタ
リングとフレーム中継のために、ゲート１１４-2〜１１
４-nへの開閉指令、受信用ＦＩＦＯメモリ１１２への入
力データ・クリア指令を行う。またフレーム中継制御部
１１５は、場合により、アドレス検索・登録部１２への
ＭＡＣアドレス登録要求を行う。
ＨＹ部１１１で受信されたフレームのデータを入力し、
アドレス検索・登録部１２に対してＭＡＣアドレスの検
索要求を行い、その結果に基づいてフレーム・フィルタ
リングとフレーム中継のために、ゲート１１４-2〜１１
４-nへの開閉指令、受信用ＦＩＦＯメモリ１１２への入
力データ・クリア指令を行う。またフレーム中継制御部
１１５は、場合により、アドレス検索・登録部１２への
ＭＡＣアドレス登録要求を行う。
【００２６】送信用ＦＩＦＯメモリ１１６-jは、その入
力が配線網１３中のデータ・ラインＬj1を介して他のＬ
ＡＮ制御部１１-jと接続されており、このＬＡＮ制御部
１１-jから送信されたフレーム・データを一時的に格納
するためのメモリである。ＦＩＦＯメモリ１１６-jに格
納されたデータは、その入力順にゲート１１７-jに出力
される。このＦＩＦＯメモリ１１６-jは、１フレーム長
以上のサイズを持つ。
力が配線網１３中のデータ・ラインＬj1を介して他のＬ
ＡＮ制御部１１-jと接続されており、このＬＡＮ制御部
１１-jから送信されたフレーム・データを一時的に格納
するためのメモリである。ＦＩＦＯメモリ１１６-jに格
納されたデータは、その入力順にゲート１１７-jに出力
される。このＦＩＦＯメモリ１１６-jは、１フレーム長
以上のサイズを持つ。
【００２７】ゲート１１７-jは、送信優先制御部１１９
からの指令に従い、送信用ＦＩＦＯメモリ１１６-jから
入力切替装置１１８に向かうデータ・ラインの開閉を行
う。入力切替装置１１８は、送信優先制御部１１９から
の指令に従い、ゲート１１７-2〜１１７-nの出力に接続
された各入力データ・ラインのうちから１ラインをＭＡ
Ｃ／ＰＨＹ部１１１への出力ラインに切替接続する。
からの指令に従い、送信用ＦＩＦＯメモリ１１６-jから
入力切替装置１１８に向かうデータ・ラインの開閉を行
う。入力切替装置１１８は、送信優先制御部１１９から
の指令に従い、ゲート１１７-2〜１１７-nの出力に接続
された各入力データ・ラインのうちから１ラインをＭＡ
Ｃ／ＰＨＹ部１１１への出力ラインに切替接続する。
【００２８】送信優先制御部１１９は、送信用ＦＩＦＯ
メモリ１１６-2〜１１６-nの入力に接続された配線網１
３中の各データ・ラインＬ21〜Ｌn1からの入力信号を検
出し、その検出順をもとに、ＭＡＣ／ＰＨＹ部１１１へ
のフレーム・データ送信の優先度を決定し、ＦＩＦＯメ
モリ１１６-2〜１１６-nに一時格納されたフレーム・デ
ータの送信スケジュールを立てる。送信優先制御部１１
９は、この送信スケジュールに基づき、ゲート１１７-2
〜１１７-nへの開閉指令、入力切替装置１１８の切替制
御、ＭＡＣ／ＰＨＹ部１１１へのフレーム送信要求を順
次行う。
メモリ１１６-2〜１１６-nの入力に接続された配線網１
３中の各データ・ラインＬ21〜Ｌn1からの入力信号を検
出し、その検出順をもとに、ＭＡＣ／ＰＨＹ部１１１へ
のフレーム・データ送信の優先度を決定し、ＦＩＦＯメ
モリ１１６-2〜１１６-nに一時格納されたフレーム・デ
ータの送信スケジュールを立てる。送信優先制御部１１
９は、この送信スケジュールに基づき、ゲート１１７-2
〜１１７-nへの開閉指令、入力切替装置１１８の切替制
御、ＭＡＣ／ＰＨＹ部１１１へのフレーム送信要求を順
次行う。
【００２９】以上のＬＡＮ制御部１１-1の構成は、他の
ＬＡＮ制御部１１-2〜１１-nにおいても同様である。こ
こで、ＬＡＮ制御部１１-j（ｊ＝２〜ｎ）は、ＬＡＮ制
御部１１-1〜１１-nのうちの自身を除くＬＡＮ制御部に
配線網１３を介して接続される。
ＬＡＮ制御部１１-2〜１１-nにおいても同様である。こ
こで、ＬＡＮ制御部１１-j（ｊ＝２〜ｎ）は、ＬＡＮ制
御部１１-1〜１１-nのうちの自身を除くＬＡＮ制御部に
配線網１３を介して接続される。
【００３０】図３は図１中のアドレス検索・登録部１２
の内部構成を示す。アドレス検索・登録部１２は、入力
信号調停部１２１、ＬＡＮ制御部１１-1〜１１-nに対応
した連想記憶メモリ（Content Addressable Memory：Ｃ
ＡＭ）１２２-1〜１２２-nおよび制御部１２３を備えて
いる。
の内部構成を示す。アドレス検索・登録部１２は、入力
信号調停部１２１、ＬＡＮ制御部１１-1〜１１-nに対応
した連想記憶メモリ（Content Addressable Memory：Ｃ
ＡＭ）１２２-1〜１２２-nおよび制御部１２３を備えて
いる。
【００３１】入力信号調停部１２１は、ＬＡＮ制御部１
１-1〜１１-nからのアクセス要求の調停を行い、アクセ
ス権を獲得したＬＡＮ制御部１１-1〜１１-nのうちの１
つから入力されたＭＡＣアドレスデータを連想記憶メモ
リ１２２-1〜１２２-nの全てに出力する。また、入力信
号調停部１２１は、制御部１２３に対して、入力したコ
マンド・データの出力コマンド要求元の通知を行う。
１-1〜１１-nからのアクセス要求の調停を行い、アクセ
ス権を獲得したＬＡＮ制御部１１-1〜１１-nのうちの１
つから入力されたＭＡＣアドレスデータを連想記憶メモ
リ１２２-1〜１２２-nの全てに出力する。また、入力信
号調停部１２１は、制御部１２３に対して、入力したコ
マンド・データの出力コマンド要求元の通知を行う。
【００３２】連想記憶メモリ１２２-1〜１２２-nは、Ｌ
ＡＮ制御部１１-1〜１１-nからのＭＡＣアドレス登録要
求に応じてＭＡＣアドレスが登録される例えばレジスタ
群を有しており、入力信号調停部１２１からＭＡＣアド
レス・データを入力し、制御部１２３からの指令に基づ
いて、ＭＡＣアドレスの登録処理、または登録済みＭＡ
Ｃアドレスとの比較処理（即ちＭＡＣブアドレス検索処
理）を行う構成となっている。連想記憶メモリ１２２-1
〜１２２-nは、入力アドレスに一致する登録済みアドレ
スがあれば、制御部１２３に対して一致通知を行う。
ＡＮ制御部１１-1〜１１-nからのＭＡＣアドレス登録要
求に応じてＭＡＣアドレスが登録される例えばレジスタ
群を有しており、入力信号調停部１２１からＭＡＣアド
レス・データを入力し、制御部１２３からの指令に基づ
いて、ＭＡＣアドレスの登録処理、または登録済みＭＡ
Ｃアドレスとの比較処理（即ちＭＡＣブアドレス検索処
理）を行う構成となっている。連想記憶メモリ１２２-1
〜１２２-nは、入力アドレスに一致する登録済みアドレ
スがあれば、制御部１２３に対して一致通知を行う。
【００３３】制御部１２３は、入力信号調停部１２１か
ら入力したコマンド・データの解釈と要求元の判断を行
い、連想記憶メモリ１２２-1〜１２２-nに対してＭＡＣ
アドレスの検索、登録指令を出力する。また、制御部１
２３は、連想記憶メモリ１２２-1〜１２２-nでの検索結
果（一致通知）を、一致した要求元の識別子（ここで
は、ＬＡＮ制御部１１-1〜１１-nのいずれか）のデータ
と併せて、ＬＡＮ制御部１１-1〜１１-nのうちの要求元
に返す。
ら入力したコマンド・データの解釈と要求元の判断を行
い、連想記憶メモリ１２２-1〜１２２-nに対してＭＡＣ
アドレスの検索、登録指令を出力する。また、制御部１
２３は、連想記憶メモリ１２２-1〜１２２-nでの検索結
果（一致通知）を、一致した要求元の識別子（ここで
は、ＬＡＮ制御部１１-1〜１１-nのいずれか）のデータ
と併せて、ＬＡＮ制御部１１-1〜１１-nのうちの要求元
に返す。
【００３４】次に、図１に示すＭＡＣブリッジ装置１の
動作の詳細を、ＬＡＮ制御部１１-1がＬＡＮ２-1（の媒
体）からフレームを受信した場合と、ＬＡＮ制御部１１
-1が他のＬＡＮ制御部から出力されたフレームデータを
ＬＡＮ２-1へ送信する場合について、図２および図３を
併用して説明する。
動作の詳細を、ＬＡＮ制御部１１-1がＬＡＮ２-1（の媒
体）からフレームを受信した場合と、ＬＡＮ制御部１１
-1が他のＬＡＮ制御部から出力されたフレームデータを
ＬＡＮ２-1へ送信する場合について、図２および図３を
併用して説明する。
【００３５】（ａ）フレーム受信時の動作 まず、ＬＡＮ制御部１１-1内のＭＡＣ／ＰＨＹ部１１１
がＬＡＮ２-1からフレームを受信したものとする。
がＬＡＮ２-1からフレームを受信したものとする。
【００３６】ＬＡＮ制御部１１-1により受信されたフレ
ーム・データは、先頭から順に例えば８ビット単位で受
信用ＦＩＦＯメモリ１１２に出力され、同メモリ１１２
に順次書き込まれる。
ーム・データは、先頭から順に例えば８ビット単位で受
信用ＦＩＦＯメモリ１１２に出力され、同メモリ１１２
に順次書き込まれる。
【００３７】これと並行して、上記受信フレーム・デー
タはフレーム中継制御部１１５に入力される。このフレ
ーム・データの先頭部分は、宛先アドレスＤＡと送信元
アドレスＳＡを含むヘッダ部となっている（アドレスの
並びは、ＤＡ，ＳＡの順）。
タはフレーム中継制御部１１５に入力される。このフレ
ーム・データの先頭部分は、宛先アドレスＤＡと送信元
アドレスＳＡを含むヘッダ部となっている（アドレスの
並びは、ＤＡ，ＳＡの順）。
【００３８】フレーム中継制御部１１５は、ＭＡＣ／Ｐ
ＨＹ部１１１からの受信フレーム・データが入力される
と、まず同フレーム・データ中の宛先アドレスＤＡをチ
ェックする。
ＨＹ部１１１からの受信フレーム・データが入力される
と、まず同フレーム・データ中の宛先アドレスＤＡをチ
ェックする。
【００３９】もし、アドレスＤＡが個別アドレスである
ならば、（ＬＡＮ制御部１１-1内の）フレーム中継制御
部１１５は、このアドレスＤＡがアドレス検索・登録部
１２に登録されているか否かの判断を行う。そのために
フレーム中継制御部１１５は、アドレス検索・登録部１
２（内の入力信号調停部１２１）に対し、ＭＡＣアドレ
ス検索要求コマンドを、アドレスＤＡの内容（アドレス
・データ）およびＬＡＮ制御部１１-1の識別子を付して
出力し、その検索結果の通知（一致通知または不一致通
知）を待つ。
ならば、（ＬＡＮ制御部１１-1内の）フレーム中継制御
部１１５は、このアドレスＤＡがアドレス検索・登録部
１２に登録されているか否かの判断を行う。そのために
フレーム中継制御部１１５は、アドレス検索・登録部１
２（内の入力信号調停部１２１）に対し、ＭＡＣアドレ
ス検索要求コマンドを、アドレスＤＡの内容（アドレス
・データ）およびＬＡＮ制御部１１-1の識別子を付して
出力し、その検索結果の通知（一致通知または不一致通
知）を待つ。
【００４０】アドレス検索・登録部１２内の入力信号調
停部１２１は、ＬＡＮ制御部１１-1（内のフレーム中継
制御部１１５）からＭＡＣアドレス検索要求コマンドを
受けると、他のＬＡＮ制御部からのＭＡＣアドレス検索
要求またはＭＡＣアドレス登録要求もあれば、それらの
要求を調停し、アクセス権を要求元のいずれか１つに許
可する。この調停の方式は、バス調停の場合と同様であ
り、良く知られているため、説明を省略する。
停部１２１は、ＬＡＮ制御部１１-1（内のフレーム中継
制御部１１５）からＭＡＣアドレス検索要求コマンドを
受けると、他のＬＡＮ制御部からのＭＡＣアドレス検索
要求またはＭＡＣアドレス登録要求もあれば、それらの
要求を調停し、アクセス権を要求元のいずれか１つに許
可する。この調停の方式は、バス調停の場合と同様であ
り、良く知られているため、説明を省略する。
【００４１】ここでは、ＬＡＮ制御部１１-1の要求（ア
クセス権）が許可されたものとする。この場合、入力信
号調停部１２１は、許可したＬＡＮ制御部１１-1（内の
フレーム中継制御部１１５）から出力されたＭＡＣアド
レス検索要求コマンドと、同コマンドに付されている要
求元（ＬＡＮ制御部１１-1）の識別子を制御部１２３に
渡すと共に、同コマンドに付されているアドレス・デー
タ（ここでは宛先アドレスＤＡの内容）を連想記憶メモ
リ１２２-1〜１２２-nに渡す。
クセス権）が許可されたものとする。この場合、入力信
号調停部１２１は、許可したＬＡＮ制御部１１-1（内の
フレーム中継制御部１１５）から出力されたＭＡＣアド
レス検索要求コマンドと、同コマンドに付されている要
求元（ＬＡＮ制御部１１-1）の識別子を制御部１２３に
渡すと共に、同コマンドに付されているアドレス・デー
タ（ここでは宛先アドレスＤＡの内容）を連想記憶メモ
リ１２２-1〜１２２-nに渡す。
【００４２】制御部１２３は、入力信号調停部１２１か
ら渡されたコマンド（ここではＭＡＣアドレス検索要求
コマンド）の解釈を行い、この例のようにＭＡＣアドレ
ス検索要求であれば、全ての連想記憶メモリ１２２-1〜
１２２-nに対してＭＡＣアドレス検索指令を出す。
ら渡されたコマンド（ここではＭＡＣアドレス検索要求
コマンド）の解釈を行い、この例のようにＭＡＣアドレ
ス検索要求であれば、全ての連想記憶メモリ１２２-1〜
１２２-nに対してＭＡＣアドレス検索指令を出す。
【００４３】連想記憶メモリ１２２-1〜１２２-nは、制
御部１２３からＭＡＣアドレス検索指令を受けると、入
力信号調停部１２１から渡されたＭＡＣアドレス・デー
タ（ここでは、ＬＡＮ制御部１１-1内のＭＡＣ／ＰＨＹ
部１１１が受信したフレーム・データ中の宛先アドレス
ＤＡの内容）と、内部の各レジスタに登録されているＭ
ＡＣアドレス・データとの（例えば各レジスタ毎に設け
られた比較器による）比較を行い、一致を検出した場合
には一致通知を、不一致を検出した場合には不一致通知
を制御部１２３に出力する。
御部１２３からＭＡＣアドレス検索指令を受けると、入
力信号調停部１２１から渡されたＭＡＣアドレス・デー
タ（ここでは、ＬＡＮ制御部１１-1内のＭＡＣ／ＰＨＹ
部１１１が受信したフレーム・データ中の宛先アドレス
ＤＡの内容）と、内部の各レジスタに登録されているＭ
ＡＣアドレス・データとの（例えば各レジスタ毎に設け
られた比較器による）比較を行い、一致を検出した場合
には一致通知を、不一致を検出した場合には不一致通知
を制御部１２３に出力する。
【００４４】制御部１２３は、連想記憶メモリ１２２-1
〜１２２-nのいずれかから一致通知を受けると、入力信
号調停部１２１から渡された要求元の識別子で示される
ＬＡＮ制御部、即ちＬＡＮ制御部１１-1（内のフレーム
中継制御部１１５）に対して、連想記憶メモリ１２２-1
〜１２２-nのうち一致通知を出力した連想記憶メモリに
該当するＬＡＮ制御部の識別子と共に、一致した旨の検
索結果（一致通知）を出力する。また制御部１２３は、
全ての連想記憶メモリ１２２-1〜１２２-nから不一致通
知を受けた場合には、その旨の検索結果（不一致通知）
をＬＡＮ制御部１１-1（内のフレーム中継制御部１１
５）に出力する。
〜１２２-nのいずれかから一致通知を受けると、入力信
号調停部１２１から渡された要求元の識別子で示される
ＬＡＮ制御部、即ちＬＡＮ制御部１１-1（内のフレーム
中継制御部１１５）に対して、連想記憶メモリ１２２-1
〜１２２-nのうち一致通知を出力した連想記憶メモリに
該当するＬＡＮ制御部の識別子と共に、一致した旨の検
索結果（一致通知）を出力する。また制御部１２３は、
全ての連想記憶メモリ１２２-1〜１２２-nから不一致通
知を受けた場合には、その旨の検索結果（不一致通知）
をＬＡＮ制御部１１-1（内のフレーム中継制御部１１
５）に出力する。
【００４５】さて、アドレス検索・登録部１２（内の制
御部１２３）からの一致／不一致通知の待ち状態にあ
る、ＬＡＮ制御部１１-1内のフレーム中継制御部１１５
は、一致通知の有無により以下の制御動作を行う。
御部１２３）からの一致／不一致通知の待ち状態にあ
る、ＬＡＮ制御部１１-1内のフレーム中継制御部１１５
は、一致通知の有無により以下の制御動作を行う。
【００４６】まず、一致通知が無かった場合（不一致が
通知された場合）について説明する。この場合、ＬＡＮ
制御部１１-1内のフレーム中継制御部１１５は、受信フ
レーム・データ中の宛先アドレスＤＡ（の内容）は、連
想記憶メモリ１２２-1〜１２２-nのいずれにも登録され
ていないものと判断し、他の全てのＬＡＮ制御部１１-2
〜１１-nに対してフレーム・データを出力するため、ゲ
ート１１４-2〜１１４-nを開く。
通知された場合）について説明する。この場合、ＬＡＮ
制御部１１-1内のフレーム中継制御部１１５は、受信フ
レーム・データ中の宛先アドレスＤＡ（の内容）は、連
想記憶メモリ１２２-1〜１２２-nのいずれにも登録され
ていないものと判断し、他の全てのＬＡＮ制御部１１-2
〜１１-nに対してフレーム・データを出力するため、ゲ
ート１１４-2〜１１４-nを開く。
【００４７】一方、ＭＡＣ／ＰＨＹ部１１１により受信
されたフレーム・データは、前記したように先頭から順
に８ビット（バイト）単位で受信用ＦＩＦＯメモリ１１
２に書き込まれている。そして、ＦＩＦＯメモリ１１２
に当該メモリ１１２のサイズ分のデータが書き込まれる
ようになると、当該メモリ１１２から入力済みのデータ
が８ビット単位で入力順に出力される動作も開始され
る。
されたフレーム・データは、前記したように先頭から順
に８ビット（バイト）単位で受信用ＦＩＦＯメモリ１１
２に書き込まれている。そして、ＦＩＦＯメモリ１１２
に当該メモリ１１２のサイズ分のデータが書き込まれる
ようになると、当該メモリ１１２から入力済みのデータ
が８ビット単位で入力順に出力される動作も開始され
る。
【００４８】受信用ＦＩＦＯメモリ１１２から８ビット
単位で入力順に出力されるフレーム・データは、分配装
置１１３により全てのゲート１１４-2〜１１４-nに分配
される。したがって、このとき既に、フレーム中継制御
部１１５によって上記したようにゲート１１４-2〜１１
４-nが開状態に設定されていたならば、ＦＩＦＯメモリ
１１２から出力されて分配装置１１３によりゲート１１
４-2〜１１４-nに分配されたフレーム・データは、配線
網１３中のデータ・ラインＬ12〜Ｌ1nを介して他の全て
のＬＡＮ制御部１１-2〜１１-nに転送され、このＬＡＮ
制御部１１-2〜１１-nによりＬＡＮ２-2〜２-nに送信さ
れる。
単位で入力順に出力されるフレーム・データは、分配装
置１１３により全てのゲート１１４-2〜１１４-nに分配
される。したがって、このとき既に、フレーム中継制御
部１１５によって上記したようにゲート１１４-2〜１１
４-nが開状態に設定されていたならば、ＦＩＦＯメモリ
１１２から出力されて分配装置１１３によりゲート１１
４-2〜１１４-nに分配されたフレーム・データは、配線
網１３中のデータ・ラインＬ12〜Ｌ1nを介して他の全て
のＬＡＮ制御部１１-2〜１１-nに転送され、このＬＡＮ
制御部１１-2〜１１-nによりＬＡＮ２-2〜２-nに送信さ
れる。
【００４９】そこで本実施例では、少なくとも、フレー
ムの先頭データ受信時よりアドレス検索・登録部１２
（内の制御部１２３）からの一致／不一致通知に応じて
ゲート１１４-2〜１１４-nが開閉されるまでの期間は、
その期間に受信されたフレーム・データが受信用ＦＩＦ
Ｏメモリ１１２から失われることのないように、当該メ
モリ１１２のサイズを受信フレームのヘッダ部の長さ以
上に設定するようにしている。
ムの先頭データ受信時よりアドレス検索・登録部１２
（内の制御部１２３）からの一致／不一致通知に応じて
ゲート１１４-2〜１１４-nが開閉されるまでの期間は、
その期間に受信されたフレーム・データが受信用ＦＩＦ
Ｏメモリ１１２から失われることのないように、当該メ
モリ１１２のサイズを受信フレームのヘッダ部の長さ以
上に設定するようにしている。
【００５０】次に、アドレス検索・登録部１２（内の制
御部１２３）から一致通知が有った場合について説明す
る。この場合、ＬＡＮ制御部１１-1内のフレーム中継制
御部１１５は、アドレス検索・登録部１２から一致通知
と共に出力された識別子（一致を検出した連想記憶メモ
リに対応したＬＡＮ制御部の識別子）から、宛先アドレ
スＤＡが、ＬＡＮ制御部１１-1の接続されているローカ
ルなＬＡＮ２-1上のＭＡＣアドレスであるか否かをチェ
ックする。
御部１２３）から一致通知が有った場合について説明す
る。この場合、ＬＡＮ制御部１１-1内のフレーム中継制
御部１１５は、アドレス検索・登録部１２から一致通知
と共に出力された識別子（一致を検出した連想記憶メモ
リに対応したＬＡＮ制御部の識別子）から、宛先アドレ
スＤＡが、ＬＡＮ制御部１１-1の接続されているローカ
ルなＬＡＮ２-1上のＭＡＣアドレスであるか否かをチェ
ックする。
【００５１】もし、宛先アドレスＤＡがローカルなＬＡ
Ｎ２-1上のＭＡＣアドレスであると判明した場合、フレ
ーム中継制御部１１５は、受信フレームを廃棄するため
に、ゲート１１４-2〜１１２-nを全て閉状態とすると共
に、受信用ＦＩＦＯメモリ１１２の内容をクリアする。
Ｎ２-1上のＭＡＣアドレスであると判明した場合、フレ
ーム中継制御部１１５は、受信フレームを廃棄するため
に、ゲート１１４-2〜１１２-nを全て閉状態とすると共
に、受信用ＦＩＦＯメモリ１１２の内容をクリアする。
【００５２】このようにして、フレーム廃棄が行われた
ことになる。これに対して、宛先アドレスＤＡがローカ
ルなＬＡＮ２-1以外のＬＡＮ２-j（ｊは２〜ｎのうちの
いずれか１つ）上のアドレスであると判明した場合に
は、フレーム中継制御部１１５は、そのＬＡＮ２-jに接
続されたＬＡＮ制御部１１-jに受信フレーム・データを
出力するために、ゲート１１４-2〜１１４-nのうちの該
当するゲート１１４-jだけを開状態とし、他のゲートは
閉状態のままとする。すると、このゲート１１４-jに分
配されたＦＩＦＯメモリ１１２からのフレーム・データ
は、配線網１３中のデータ・ラインＬ1jを介してＬＡＮ
制御部１１-jに転送され、このＬＡＮ制御部１１-jによ
りＬＡＮ２-jに送信される。
ことになる。これに対して、宛先アドレスＤＡがローカ
ルなＬＡＮ２-1以外のＬＡＮ２-j（ｊは２〜ｎのうちの
いずれか１つ）上のアドレスであると判明した場合に
は、フレーム中継制御部１１５は、そのＬＡＮ２-jに接
続されたＬＡＮ制御部１１-jに受信フレーム・データを
出力するために、ゲート１１４-2〜１１４-nのうちの該
当するゲート１１４-jだけを開状態とし、他のゲートは
閉状態のままとする。すると、このゲート１１４-jに分
配されたＦＩＦＯメモリ１１２からのフレーム・データ
は、配線網１３中のデータ・ラインＬ1jを介してＬＡＮ
制御部１１-jに転送され、このＬＡＮ制御部１１-jによ
りＬＡＮ２-jに送信される。
【００５３】このようにして、必要なＬＡＮ宛てのみに
フレームが中継されるフレーム中継が行われ、不要なト
ラフィックを生じることがない。以上は、受信フレーム
・データ中の宛先アドレスＤＡが個別アドレスの場合で
ある。
フレームが中継されるフレーム中継が行われ、不要なト
ラフィックを生じることがない。以上は、受信フレーム
・データ中の宛先アドレスＤＡが個別アドレスの場合で
ある。
【００５４】次に、受信フレーム・データ中の宛先アド
レスＤＡがマルチキャスト・アドレス（ブロードキャス
トを含む）である場合について説明する。この場合、フ
レーム中継制御部１１５は、アドレス検索・登録部１２
に対してアドレス検索要求を行わず、強制的に全てのゲ
ート１１４-2〜１１４-nを開く。これにより、受信用Ｆ
ＩＦＯメモリ１１２から出力されて分配装置１１３によ
りゲート１１４-2〜１１４-nに分配されたフレーム・デ
ータは、配線網１３中のデータ・ラインＬ12〜Ｌ1nを介
して他の全てのＬＡＮ制御部１１-2〜１１-nに転送さ
れ、このＬＡＮ制御部１１-2〜１１-nによりＬＡＮ２-2
〜２-nに送信される。
レスＤＡがマルチキャスト・アドレス（ブロードキャス
トを含む）である場合について説明する。この場合、フ
レーム中継制御部１１５は、アドレス検索・登録部１２
に対してアドレス検索要求を行わず、強制的に全てのゲ
ート１１４-2〜１１４-nを開く。これにより、受信用Ｆ
ＩＦＯメモリ１１２から出力されて分配装置１１３によ
りゲート１１４-2〜１１４-nに分配されたフレーム・デ
ータは、配線網１３中のデータ・ラインＬ12〜Ｌ1nを介
して他の全てのＬＡＮ制御部１１-2〜１１-nに転送さ
れ、このＬＡＮ制御部１１-2〜１１-nによりＬＡＮ２-2
〜２-nに送信される。
【００５５】フレーム中継制御部１１５は、前記したよ
うに受信フレーム・データ中の宛先アドレスＤＡをチェ
ックすると、次には後続の送信元アドレスＳＡをチェッ
クして、このアドレスＳＡがアドレス検索・登録部１２
に登録されているか否かの判断を行う。そのためにフレ
ーム中継制御部１１５は、アドレス検索・登録部１２
（内の入力信号調停部１２１）に対し、ＭＡＣアドレス
検索要求コマンドを、アドレスＳＡ（の内容）およびＬ
ＡＮ制御部１１-1の識別子を付して出力し、その検索結
果の通知（一致通知または不一致通知）を待つ。
うに受信フレーム・データ中の宛先アドレスＤＡをチェ
ックすると、次には後続の送信元アドレスＳＡをチェッ
クして、このアドレスＳＡがアドレス検索・登録部１２
に登録されているか否かの判断を行う。そのためにフレ
ーム中継制御部１１５は、アドレス検索・登録部１２
（内の入力信号調停部１２１）に対し、ＭＡＣアドレス
検索要求コマンドを、アドレスＳＡ（の内容）およびＬ
ＡＮ制御部１１-1の識別子を付して出力し、その検索結
果の通知（一致通知または不一致通知）を待つ。
【００５６】このＬＡＮ制御部１１-1内のフレーム中継
制御部１１５からの、送信元アドレスＳＡについてのＭ
ＡＣアドレス検索要求コマンドに対するアドレス検索・
登録部１２の動作は、前記した宛先アドレスＤＡについ
てのＭＡＣアドレス検索要求コマンドに対するのと同様
である。
制御部１１５からの、送信元アドレスＳＡについてのＭ
ＡＣアドレス検索要求コマンドに対するアドレス検索・
登録部１２の動作は、前記した宛先アドレスＤＡについ
てのＭＡＣアドレス検索要求コマンドに対するのと同様
である。
【００５７】フレーム中継制御部１１５は、宛先アドレ
スＤＡについてのＭＡＣアドレス検索要求コマンドに対
して、アドレス検索・登録部１２（内の制御部１２３）
から一致通知が無かった場合（不一致が通知された場
合）には、ＳＡの内容がアドレス検索・登録部１２に登
録されていないものと判断する。この場合、フレーム中
継制御部１１５は、アドレス検索・登録部１２（内の入
力信号調停部１２１）に対し、ＭＡＣアドレス登録要求
コマンドを、アドレスＳＡ（の内容）およびＬＡＮ制御
部１１-1の識別子を付して出力する。
スＤＡについてのＭＡＣアドレス検索要求コマンドに対
して、アドレス検索・登録部１２（内の制御部１２３）
から一致通知が無かった場合（不一致が通知された場
合）には、ＳＡの内容がアドレス検索・登録部１２に登
録されていないものと判断する。この場合、フレーム中
継制御部１１５は、アドレス検索・登録部１２（内の入
力信号調停部１２１）に対し、ＭＡＣアドレス登録要求
コマンドを、アドレスＳＡ（の内容）およびＬＡＮ制御
部１１-1の識別子を付して出力する。
【００５８】アドレス検索・登録部１２内の入力信号調
停部１２１は、ＬＡＮ制御部１１-1（内のフレーム中継
制御部１１５）からのＭＡＣアドレス登録要求に対する
アクセス権が許可可能であるならば、許可したＬＡＮ制
御部１１-1（内のフレーム中継制御部１１５）から出力
されたＭＡＣアドレス登録要求コマンドと、同コマンド
に付されている要求元（ＬＡＮ制御部１１-1）の識別子
を制御部１２３に渡すと共に、同コマンドに付されてい
るアドレス・データ（ここでは送信元アドレスＳＡの内
容）を連想記憶メモリ１２２-1〜１２２-nに渡す。ここ
までの動作は、ＭＡＣアドレス検索要求の場合と同様で
ある。
停部１２１は、ＬＡＮ制御部１１-1（内のフレーム中継
制御部１１５）からのＭＡＣアドレス登録要求に対する
アクセス権が許可可能であるならば、許可したＬＡＮ制
御部１１-1（内のフレーム中継制御部１１５）から出力
されたＭＡＣアドレス登録要求コマンドと、同コマンド
に付されている要求元（ＬＡＮ制御部１１-1）の識別子
を制御部１２３に渡すと共に、同コマンドに付されてい
るアドレス・データ（ここでは送信元アドレスＳＡの内
容）を連想記憶メモリ１２２-1〜１２２-nに渡す。ここ
までの動作は、ＭＡＣアドレス検索要求の場合と同様で
ある。
【００５９】制御部１２３は、入力信号調停部１２１か
ら渡されたコマンド（ここではＭＡＣアドレス登録要求
コマンド）の解釈を行い、この例のようにＭＡＣアドレ
ス登録要求であれば、要求元（ＬＡＮ制御部１１-1）の
識別子に対応する連想記憶メモリ、即ち連想記憶メモリ
１２２-1に対してのみＭＡＣアドレス登録（書き込み）
指令を出す。
ら渡されたコマンド（ここではＭＡＣアドレス登録要求
コマンド）の解釈を行い、この例のようにＭＡＣアドレ
ス登録要求であれば、要求元（ＬＡＮ制御部１１-1）の
識別子に対応する連想記憶メモリ、即ち連想記憶メモリ
１２２-1に対してのみＭＡＣアドレス登録（書き込み）
指令を出す。
【００６０】連想記憶メモリ１２２-1は、制御部１２３
からのＭＡＣアドレス登録指令を受けると、入力信号調
停部１２１から渡されたＭＡＣアドレス・データ（ここ
では、ＬＡＮ制御部１１-1内のＭＡＣ／ＰＨＹ部１１１
が受信したフレーム・データ中の送信元アドレスＳＡの
内容）を内部のレジスタに登録する。
からのＭＡＣアドレス登録指令を受けると、入力信号調
停部１２１から渡されたＭＡＣアドレス・データ（ここ
では、ＬＡＮ制御部１１-1内のＭＡＣ／ＰＨＹ部１１１
が受信したフレーム・データ中の送信元アドレスＳＡの
内容）を内部のレジスタに登録する。
【００６１】このようにして、送信元アドレスＳＡ（の
内容）が学習されたことになる。 （ｂ）フレーム送信時の動作 次に、ＬＡＮ制御部１１-1が他のＬＡＮ制御部から出力
されたフレームデータをＬＡＮ２-1へ送信する場合につ
いて説明する。
内容）が学習されたことになる。 （ｂ）フレーム送信時の動作 次に、ＬＡＮ制御部１１-1が他のＬＡＮ制御部から出力
されたフレームデータをＬＡＮ２-1へ送信する場合につ
いて説明する。
【００６２】今、ＬＡＮ制御部１１-2から配線網１３中
のデータ・ラインＬ21を介してＬＡＮ制御部１１-1にフ
レーム・データが出力されたものとする。このフレーム
・データは、ＬＡＮ制御部１１-1内の送信用ＦＩＦＯメ
モリ１１６-2〜１１６-nのうち、ＬＡＮ制御部１１-2に
対応した送信用ＦＩＦＯメモリ１１６-2に導かれ、同メ
モリ１１６-2に書き込まれる。同時に、この送信用ＦＩ
ＦＯメモリ１１６-2へのデータ入力は、送信優先制御部
１１９により検知される。
のデータ・ラインＬ21を介してＬＡＮ制御部１１-1にフ
レーム・データが出力されたものとする。このフレーム
・データは、ＬＡＮ制御部１１-1内の送信用ＦＩＦＯメ
モリ１１６-2〜１１６-nのうち、ＬＡＮ制御部１１-2に
対応した送信用ＦＩＦＯメモリ１１６-2に導かれ、同メ
モリ１１６-2に書き込まれる。同時に、この送信用ＦＩ
ＦＯメモリ１１６-2へのデータ入力は、送信優先制御部
１１９により検知される。
【００６３】送信優先制御部１１９は、送信用ＦＩＦＯ
メモリ１１６-2へのデータ入力を検知すると、他の送信
用ＦＩＦＯメモリへのデータ入力の検知状態も含めて、
送信用ＦＩＦＯメモリ１１６-2〜１１６-nに書き込まれ
たフレーム・データの送信優先度を決定する。そして送
信優先制御部１１９は、決定した優先度に基づいて、Ｆ
ＩＦＯメモリ１１６-2〜１１６-nに書き込まれたフレー
ム・データを、順次ＭＡＣ／ＰＨＹ部１１１によりＬＡ
Ｎ２-1に送信させるための制御を行う。
メモリ１１６-2へのデータ入力を検知すると、他の送信
用ＦＩＦＯメモリへのデータ入力の検知状態も含めて、
送信用ＦＩＦＯメモリ１１６-2〜１１６-nに書き込まれ
たフレーム・データの送信優先度を決定する。そして送
信優先制御部１１９は、決定した優先度に基づいて、Ｆ
ＩＦＯメモリ１１６-2〜１１６-nに書き込まれたフレー
ム・データを、順次ＭＡＣ／ＰＨＹ部１１１によりＬＡ
Ｎ２-1に送信させるための制御を行う。
【００６４】例えば、ＦＩＦＯメモリ１１６-2に書き込
まれたフレーム・データを送信する場合、送信優先制御
部１１９は、入力切替装置１１８を制御してゲート１１
７-2とＭＡＣ／ＰＨＹ部１１１間のデータ・ラインを接
続し、ゲート１１７-2を開状態にした後、ＭＡＣ／ＰＨ
Ｙ部１１１に対して送信要求を出す。ＭＡＣ／ＰＨＹ部
１１１は、この送信要求を受けて、ＦＩＦＯメモリ１１
６-2から順次フレーム・データを読み込んでＬＡＮ２-1
（の媒体）上に送出する。
まれたフレーム・データを送信する場合、送信優先制御
部１１９は、入力切替装置１１８を制御してゲート１１
７-2とＭＡＣ／ＰＨＹ部１１１間のデータ・ラインを接
続し、ゲート１１７-2を開状態にした後、ＭＡＣ／ＰＨ
Ｙ部１１１に対して送信要求を出す。ＭＡＣ／ＰＨＹ部
１１１は、この送信要求を受けて、ＦＩＦＯメモリ１１
６-2から順次フレーム・データを読み込んでＬＡＮ２-1
（の媒体）上に送出する。
【００６５】このようにして１フレームの送信が終了す
ると、送信優先制御部１１９は、他のフレームの送信を
上記と同様に行わせる。なお、前記実施例では、ＭＡＣ
ブリッジ装置に実施した場合について説明したが、本発
明は、ＬＡＮ同士を接続し、その間でフレームの中継を
行うＬＡＮ間接続装置全体に適用可能である。また本発
明は、ＬＡＮとＬＡＮの間だけのフレーム中継を行うＬ
ＡＮ間接続装置に限らず、ＬＡＮの代わりにＷＡＮ（ワ
イド・エリア・ネットワーク）を接続する装置にも応用
可能である。
ると、送信優先制御部１１９は、他のフレームの送信を
上記と同様に行わせる。なお、前記実施例では、ＭＡＣ
ブリッジ装置に実施した場合について説明したが、本発
明は、ＬＡＮ同士を接続し、その間でフレームの中継を
行うＬＡＮ間接続装置全体に適用可能である。また本発
明は、ＬＡＮとＬＡＮの間だけのフレーム中継を行うＬ
ＡＮ間接続装置に限らず、ＬＡＮの代わりにＷＡＮ（ワ
イド・エリア・ネットワーク）を接続する装置にも応用
可能である。
【００６６】
【発明の効果】以上詳述したようにこの発明によれば、
各ＬＡＮに接続された各ＬＡＮ制御手段相互間でフレー
ムを独立に転送するための転送路群からなる配線網を設
け、各ＬＡＮ制御手段間のフレーム送受信（フレーム・
データの転送）が、当該配線網中の専用の転送路を介し
て独立に行える構成としたので、各ＬＡＮ制御手段間で
バスを共有し、このバスの争奪を行ってフレームを送受
信（転送）していた従来のＬＡＮ間接続装置に比べて、
データ転送に関するボトルネックが解消でき、高速なフ
レーム中継処理が行える。
各ＬＡＮに接続された各ＬＡＮ制御手段相互間でフレー
ムを独立に転送するための転送路群からなる配線網を設
け、各ＬＡＮ制御手段間のフレーム送受信（フレーム・
データの転送）が、当該配線網中の専用の転送路を介し
て独立に行える構成としたので、各ＬＡＮ制御手段間で
バスを共有し、このバスの争奪を行ってフレームを送受
信（転送）していた従来のＬＡＮ間接続装置に比べて、
データ転送に関するボトルネックが解消でき、高速なフ
レーム中継処理が行える。
【００６７】また、この発明によれば、フレームの中継
処理や廃棄処理の制御を個々のＬＡＮ制御手段が行う構
成としてので、これら処理を１つのＣＰＵが集中制御し
ていた従来のＬＡＮ間接続装置に比べて、価格の高い高
性能なＣＰＵを用いなくても、これらの処理が高速に行
える。
処理や廃棄処理の制御を個々のＬＡＮ制御手段が行う構
成としてので、これら処理を１つのＣＰＵが集中制御し
ていた従来のＬＡＮ間接続装置に比べて、価格の高い高
性能なＣＰＵを用いなくても、これらの処理が高速に行
える。
【００６８】また、この発明によれば、各ＬＡＮ制御手
段のそれぞれに、受信用ＦＩＦＯメモリと、他の各ＬＡ
Ｎ制御手段から配線網を介して送られたフレームを一時
格納して、対応するＬＡＮへ送信するための、他の各Ｌ
ＡＮ制御手段毎に用意された送信用ＦＩＦＯメモリとを
個別に設けた構成を適用することにより、１つのフレー
ムバッファ・メモリを共有使用していた従来のＬＡＮ間
接続装置に比べて、受信フレームまたは送信フレームの
バッファリングが高速且つ確実に行える。
段のそれぞれに、受信用ＦＩＦＯメモリと、他の各ＬＡ
Ｎ制御手段から配線網を介して送られたフレームを一時
格納して、対応するＬＡＮへ送信するための、他の各Ｌ
ＡＮ制御手段毎に用意された送信用ＦＩＦＯメモリとを
個別に設けた構成を適用することにより、１つのフレー
ムバッファ・メモリを共有使用していた従来のＬＡＮ間
接続装置に比べて、受信フレームまたは送信フレームの
バッファリングが高速且つ確実に行える。
【図１】この発明の一実施例に係るＭＡＣブリッジ装置
の構成を示すブロック図。
の構成を示すブロック図。
【図２】図１中のＬＡＮ制御部１１-1の内部構成を示す
ブロック図。
ブロック図。
【図３】図１中のアドレス検索・登録部１２の内部構成
を示すブロック図。
を示すブロック図。
【図４】従来のＭＡＣブリッジ装置の構成を示すブロッ
ク図。
ク図。
１…ＭＡＣブリッジ装置、２-1〜２-n…ＬＡＮ、１１-1
〜１１-n…ＬＡＮ制御部、１２…アドレス検索・登録
部、１３…配線網、１１１…ＭＡＣ／ＰＨＹ部、１１２
…受信用ＦＩＦＯメモリ、１１３…分配装置、１１４-2
〜１１４-n…ゲート、１１５…フレーム中継制御部、１
１６-2〜１１６-n…送信用ＦＩＦＯメモリ、１１７-2〜
１１７-n…ゲート、１１８…入力切替装置、１１９…送
信優先制御部、１２１…入力信号調停部、１２２-1〜１
２２-n…連想記憶メモリ、１２３…制御部。
〜１１-n…ＬＡＮ制御部、１２…アドレス検索・登録
部、１３…配線網、１１１…ＭＡＣ／ＰＨＹ部、１１２
…受信用ＦＩＦＯメモリ、１１３…分配装置、１１４-2
〜１１４-n…ゲート、１１５…フレーム中継制御部、１
１６-2〜１１６-n…送信用ＦＩＦＯメモリ、１１７-2〜
１１７-n…ゲート、１１８…入力切替装置、１１９…送
信優先制御部、１２１…入力信号調停部、１２２-1〜１
２２-n…連想記憶メモリ、１２３…制御部。
Claims (3)
- 【請求項１】 複数のＬＡＮを接続するＬＡＮ間接続装
置において、 前記各ＬＡＮ毎に設けられたＬＡＮ制御手段であって、
対応する前記ＬＡＮからのフレームを受信し、当該受信
フレームの中継または廃棄のための処理を行うと共に、
他の前記ＬＡＮ制御手段から送られたフレームを対応す
る前記ＬＡＮに送信するＬＡＮ制御手段と、 前記各ＬＡＮ制御手段からのアドレス登録要求に従って
ＬＡＮアドレスの登録を行うと共に、前記各ＬＡＮ制御
手段からのアドレス検索要求に従ってＬＡＮアドレスの
検索を行い、その検索結果を要求元に通知するアドレス
検索・登録手段と、 前記各ＬＡＮ制御手段相互間でフレームを独立に転送す
るための転送路群からなる配線網と を具備し、前記各ＬＡＮ制御手段は、前記対応するＬＡ
Ｎから受信したフレームをもとに前記アドレス検索・登
録手段に対して前記受信フレーム中の宛先アドレスを対
象とするアドレス検索要求を出し、この要求に対する前
記アドレス検索・登録手段からの第１の検索結果通知を
もとに、前記受信フレームを前記配線網を介して他の唯
一のＬＡＮ制御手段に出力する第１のフレーム中継処
理、前記受信フレームを前記配線網を介して他の全ＬＡ
Ｎ制御手段に出力する第２のフレーム中継処理、または
前記受信フレームを廃棄するフレーム廃棄処理を行うと
共に、前記受信フレームをもとに前記アドレス検索・登
録手段に対して前記受信フレーム中の送信元アドレスを
対象とするアドレス検索要求を出し、この要求に対する
前記アドレス検索・登録手段からの第２の検索結果通知
をもとに、前記アドレス検索・登録手段に対して当該送
信元アドレスを登録するためのアドレス登録要求を出す
ことを特徴とするＬＡＮ間接続装置。 - 【請求項２】 複数のＬＡＮを接続するＬＡＮ間接続装
置において、 前記各ＬＡＮ毎に設けられたＬＡＮ制御手段であって、
対応する前記ＬＡＮから受信したフレームを一時格納す
るための受信用ＦＩＦＯメモリと、前記他のＬＡＮ制御
手段から送られたフレームを一時格納するための前記他
のＬＡＮ制御手段毎に設けられた送信用ＦＩＦＯメモリ
とを有し、前記受信用ＦＩＦＯメモリに格納されたフレ
ームの中継または廃棄のための処理を行うと共に、前記
送信用ＦＩＦＯメモリに格納されたフレームを対応する
前記ＬＡＮへ送信するための処理を行うＬＡＮ制御手段
と、 前記各ＬＡＮ制御手段からのアドレス登録要求に従って
ＬＡＮアドレスの登録を行うと共に、前記各ＬＡＮ制御
手段からのアドレス検索要求に従ってＬＡＮアドレスの
検索を行い、その検索結果を要求元に通知するアドレス
検索・登録手段と、 前記各ＬＡＮ制御手段相互間でフレームを独立に転送す
るための転送路群からなる配線網とを具備し、前記各Ｌ
ＡＮ制御手段は、前記対応するＬＡＮから受信したフレ
ームをもとに前記アドレス検索・登録手段に対して前記
受信フレーム中の宛先アドレスを対象とするアドレス検
索要求を出し、この要求に対する前記アドレス検索・登
録手段からの第１の検索結果通知をもとに、前記受信用
ＦＩＦＯメモリに格納された前記受信フレームを前記配
線網を介して他の唯一のＬＡＮ制御手段に出力する第１
のフレーム中継処理、前記受信フレームを前記配線網を
介して他の全ＬＡＮ制御手段に出力する第２のフレーム
中継処理、または前記受信フレームを廃棄するフレーム
廃棄処理を行うと共に、前記受信フレームをもとに前記
アドレス検索・登録手段に対して前記受信フレーム中の
送信元アドレスを対象とするアドレス検索要求を出し、
この要求に対する前記アドレス検索・登録手段からの第
２の検索結果通知をもとに、前記アドレス検索・登録手
段に対して当該送信元アドレスを登録するためのアドレ
ス登録要求を出すことを特徴とするＬＡＮ間接続装置。 - 【請求項３】 前記ＬＡＮ制御手段は、他の前記ＬＡＮ
制御手段に対応してそれぞれ設けられるゲートであっ
て、前記受信用ＦＩＦＯメモリから出力されるフレーム
を、前記配線網を介して前記対応する他のＬＡＮ制御手
段に送るためのゲートと、前記アドレス検索・登録手段
からの前記第１の検索結果通知に応じて前記各ゲートの
開閉および前記受信用ＦＩＦＯメモリのクリアを制御す
るフレーム中継制御手段と、前記各送信用ＦＩＦＯメモ
リに一時格納されたフレームを送信フレームとして切替
えて出力するための切替手段とを有することを特徴とす
る請求項２記載のＬＡＮ間接続装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288102A JPH07143155A (ja) | 1993-11-17 | 1993-11-17 | Ｌａｎ間接続装置 |
| KR1019940030217A KR0146018B1 (ko) | 1993-11-17 | 1994-11-17 | 네트워크간 접속장치 |
| US08/343,872 US5608871A (en) | 1993-11-17 | 1994-11-17 | Inter-network connection apparatus having address searching/registering sections, network control sections with a receiving FIFO memory and a sending FIFO memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288102A JPH07143155A (ja) | 1993-11-17 | 1993-11-17 | Ｌａｎ間接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07143155A true JPH07143155A (ja) | 1995-06-02 |
Family
ID=17725826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5288102A Pending JPH07143155A (ja) | 1993-11-17 | 1993-11-17 | Ｌａｎ間接続装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5608871A (ja) |
| JP (1) | JPH07143155A (ja) |
| KR (1) | KR0146018B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2666769B2 (ja) * | 1995-05-16 | 1997-10-22 | 日本電気株式会社 | インタネットプロトコルルーティング方法及び装置 |
| JP3684262B2 (ja) * | 1996-01-17 | 2005-08-17 | 富士通株式会社 | ネットワークシステム及び集線装置 |
| US5978853A (en) * | 1996-09-16 | 1999-11-02 | Advanced Micro Devices, Inc. | Address administration for 100BASE-T PHY devices |
| AU8576798A (en) * | 1997-07-25 | 1999-02-16 | Starvox, Inc. | Apparatus and method for integrated voice gateway |
| US6636489B1 (en) | 1997-11-03 | 2003-10-21 | Bell South Wireless Data. L.P. | Wireless management system and a method for an automated over-the-air managing process for wireless communication device |
| US6661791B1 (en) * | 1999-12-28 | 2003-12-09 | Mosaid Technologies, Inc. | Method and apparatus for generating forward overrides in a packet switch |
| US7809806B1 (en) | 2001-08-02 | 2010-10-05 | Cisco Technology, Inc. | Neighbor discovery using address registration protocol over ELMI |
| US7188245B2 (en) * | 2002-12-09 | 2007-03-06 | Kabushiki Kaisha Toshiba | Contents transmission/reception scheme with function for limiting recipients |
| US7502474B2 (en) * | 2004-05-06 | 2009-03-10 | Advanced Micro Devices, Inc. | Network interface with security association data prefetch for high speed offloaded security processing |
| US7624263B1 (en) * | 2004-09-21 | 2009-11-24 | Advanced Micro Devices, Inc. | Security association table lookup architecture and method of operation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793634B2 (ja) * | 1986-11-29 | 1995-10-09 | 株式会社東芝 | アドレス変換機能付きバスアダプタ |
| JPH0787461B2 (ja) * | 1987-06-19 | 1995-09-20 | 株式会社東芝 | ロ−カルエリアネツトワ−クシステム |
| US5210748A (en) * | 1990-02-09 | 1993-05-11 | Hitachi, Ltd. | Address filter unit for carrying out address filter processing among plurality of networks and method thereof |
| US5136580A (en) * | 1990-05-16 | 1992-08-04 | Microcom Systems, Inc. | Apparatus and method for learning and filtering destination and source addresses in a local area network system |
| JPH04107029A (ja) * | 1990-08-27 | 1992-04-08 | Mitsubishi Electric Corp | ローカルエリアネットワーク間接続方式 |
-
1993
- 1993-11-17 JP JP5288102A patent/JPH07143155A/ja active Pending
-
1994
- 1994-11-17 KR KR1019940030217A patent/KR0146018B1/ko not_active IP Right Cessation
- 1994-11-17 US US08/343,872 patent/US5608871A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5608871A (en) | 1997-03-04 |
| KR0146018B1 (ko) | 1998-08-17 |
| KR950016094A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0606368B1 (en) | Packet processing method and apparatus | |
| JP3645734B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| US6804731B1 (en) | System, method and article of manufacture for storing an incoming datagram in switch matrix in a switch fabric chipset system | |
| US6731631B1 (en) | System, method and article of manufacture for updating a switching table in a switch fabric chipset system | |
| EP0991999B1 (en) | Method and apparatus for arbitrating access to a shared memory by network ports operating at different data rates | |
| US6424659B2 (en) | Multi-layer switching apparatus and method | |
| EP0993680B1 (en) | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory | |
| KR0137089B1 (ko) | 고속 중계 처리 lan간 접속 장치 | |
| US5079764A (en) | Operation mode settable lan interconnecting apparatus | |
| US7586849B2 (en) | Dedicated bandwidth data communication switch backplane | |
| JP4182180B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| JPH07143155A (ja) | Ｌａｎ間接続装置 | |
| US6084878A (en) | External rules checker interface | |
| US8170019B2 (en) | CPU transmission of unmodified packets | |
| US6574231B1 (en) | Method and apparatus for queuing data frames in a network switch port | |
| US6597693B1 (en) | Common scalable queuing and dequeuing architecture and method relative to network switch data rate | |
| US6741589B1 (en) | Apparatus and method for storing data segments in a multiple network switch system using a memory pool | |
| US6195334B1 (en) | Apparatus and method for terminating a data transfer in a network switch in response to a detected collision | |
| JP2003521156A (ja) | 単一のリングデータバス接続構成を用いてメモリを共有する装置および方法 | |
| JP2000244573A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| JP3315033B2 (ja) | ネットワークフレーム中継器 | |
| JP2000244570A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| JPH0983576A (ja) | ネットワーク間接続装置 | |
| JP2581002B2 (ja) | Ｌａｎ間接続装置 | |
| JPS6298444A (ja) | デ−タ通信方式 |