JP2004504767A - 単独のcpuによるスイッチのスタックグループの帯域内管理 - Google Patents
単独のcpuによるスイッチのスタックグループの帯域内管理 Download PDFInfo
- Publication number
- JP2004504767A JP2004504767A JP2002513158A JP2002513158A JP2004504767A JP 2004504767 A JP2004504767 A JP 2004504767A JP 2002513158 A JP2002513158 A JP 2002513158A JP 2002513158 A JP2002513158 A JP 2002513158A JP 2004504767 A JP2004504767 A JP 2004504767A
- Authority
- JP
- Japan
- Prior art keywords
- data frame
- switching device
- host processing
- switching
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の分野】
この発明は、データパケットを切換えるために構成されるレイヤ2スイッチのスタックの管理に関する。
【0002】
【発明の背景】
ローカルエリアネットワークは、ネットワーク上のステーションをリンクするためにネットワークケーブルまたは他のメディアを用いる。各々のローカルエリアネットワークアーキテクチャは、ネットワーク媒体にアクセスするために各々のネットワークノードでネットワークインターフェイス装置を使用可能にするメディアアクセス制御(MAC)を用いる。
【0003】
イーサネット(R)プロトコルIEEE802.3は、データパケットの伝送のために半二重メディアアクセス機構および全二重メディアアクセス機構を特定するよう発展した。全二重メディアアクセス機構は、2つのネットワーク要素間で、たとえばネットワークノードと切換ハブとの間で、双方向の2地点間通信リンクを提供する。
【0004】
切換ローカルエリアネットワークは、より高速の接続性、より柔軟な切換性能およびより複雑なネットワークアーキテクチャに適応するための能力の需要の増加に直面している。たとえば、共通に譲渡された米国特許第5,953,335は、異なったネットワークノード間でレイヤ2タイプイーサネット(R)(IEEE802.3)データパケットを切換えるために構成されたネットワークスイッチを開示する。受信されたデータパケットは、(ルータを通じて)別のサブネットワークまたはステーションの所定のグループを特定する、IEEE802.1qプロトコルに従ったVLAN(仮想LAN)タグ付けフレームを含み得る。ネットワークスイッチは、IEEE802.3プロトコルに従ってそれぞれのネットワークノードにデータパケットを送信および受信するように構成された多数のスイッチポートと、外部管理エンティティが管理MACインターフェイスを用いてスイッチの全般の動作を制御できるようにする管理ポートとを含む。このため、ホストCPU等のホスト制御装置は、標準MACレイヤプロトコルによりネットワークスイッチチップにアクセスできる。
【0005】
図1は、遠隔管理ステーション20によって管理される、ローカルエリアネットワークの配置のためのスイッチ12のスタックグループを有するスイッチラック10を例示する図である。各々のスイッチ12は、米国特許第5,953,355に開示されるような、集積されたマルチポートスイッチ14と、対応する集積されたマルチポートスイッチ14を制御するための対応するホストCPU16とを有する。遠隔管理ステーション20によって実行される遠隔管理ソフトウェアは、スイッチチップ14の中の制御/状態レジスタの読出しおよび書込みをマスタCPUに命令することにより、スイッチ12を管理する。スイッチラック10はまた、CPU16間での通信のために構成されたCPUバス18と、集積されたマルチポートスイッチ14間でのデータフレームの転送のためのバックボーンリンク22とを含む。特に、CPU16aのうち1つはマスタCPUと指定され、残りのCPU(たとえば、16b)はスレーブCPUと指定され、遠隔管理ステーション20が個々のCPU16の各々と通信する必要性をなくす。このため遠隔管理ステーション20はマスタCPU16aと通信するだけでよく、マスタCPU16aは、CPUバス18を通じて残りのスレーブCPU(たとえば、CPU制御/状態レジスタへの情報の書込)を制御する。
【0006】
しかしながら、CPUバス18の使用は、CPU16の所要のピンカウントとスイッチラック10の複雑さとを増す。
【0007】
【発明の概要】
別個のCPUバスの必要なしに、それぞれのネットワークスイッチ装置を制御するために構成された多数のホスト処理装置間での通信を可能にする配置が必要である。
【0008】
これらおよび他の必要性は、切換システムがそこに各々がホスト処理装置と切換装置とを有するスイッチと、切換装置間でデータパケットを転送するために構成されたバックボーンリンクとを含む、この発明により達成される。ホスト処理装置のうち1つは、他のホスト処理装置のうち対応する選択された装置の切換装置のうち選択された装置のために、宛先アドレスを有するデータフレームを生成するためのマスタ装置として構成される。マスタ装置は、データフレームを対応する切換装置へ出力し、バックボーンリンクを通じて、選択された1つの切換装置へ転送する。選択された1つの切換装置は、対応する宛先アドレスを有するデータフレームの受信に応答して、対応するホスト処理装置へデータフレームを送り、データフレームの中で特定された処理動作を実行させる。このため切換システムは、既存のバックボーンリンクを用いてプロセッサ間通信を提供し、プロセッサバスの必要性をなくす。
【0009】
この発明の一局面は、それぞれのホスト処理装置により制御される多数の切換装置を有するネットワーク切換システムにおける方法を提供する。この方法はホスト処理装置のうちマスタ装置として構成される第1の装置により、他のホスト処理装置のうち対応する選択された装置により制御される切換装置のうち選択された装置の宛先アドレスを含めることにより、データフレームを生成するステップを含む。この方法はまた、マスタ装置から対応する切換装置へデータフレームを出力するステップと、バックボーンリンクを通じてマスタ装置から選択された1つの切換装置へ、データフレームを受信した切換装置からのデータフレームを転送するステップと、選択された1つの切換装置から対応する選択された1つの他のホスト処理装置へデータフレームを送るステップとを含み、選択された1つの切換装置が、選択された1つの切換装置の割当てられたアドレスに適合する宛先アドレスを検出することに基づき、データフレームの中で特定された処理動作を実行する。
【0010】
この発明の別の局面は、リモートマネージャからのコマンドを受信するために構成された切換システムを提供する。このシステムはスイッチとバックボーンリンクとを含む。各々のスイッチは、割当てられたネットワークアドレスを有する切換装置と、対応する切換装置を制御するために構成された対応するホスト処理装置とを有する。ホスト処理装置のうち1つは、リモートマネージャからのコマンドを受信するために構成され、これに応答して宛先アドレスを有するデータフレームを生成して、他のホスト処理装置のうち対応する選択された装置により、切換装置のうち選択された装置を構成させる。各々の切換装置は、適合する宛先アドレスを有する受信されたデータフレームを、対応するホスト処理装置へ送るように構成される。バックボーンリンクは、1つのホスト処理装置に対応する切換装置から、選択された切換装置へデータフレームを転送するために構成され、選択された1つの他のホスト処理装置は、対応する選択された切換装置からのデータフレームの検索に基づき、データフレームの中で特定された処理動作を実行するために構成される。
【0011】
この発明のさらなる利点および新規の特徴の、ある部分は以下の説明に述べられ、ある部分は以下を考察すると当業者には明らかとなり、または、この発明を実施することによって認識することができる。この発明の利点は、前掲の請求項で特に指摘された手段および組合せによって認識され、達成され得る。
【0012】
同じ参照番号表示を有する要素が、全体に亘って同じ要素を示す添付の図面を参照する。
【0013】
【この発明を実施するための最良のモード】
図2は、イーサネット(R)(IEEE802.3)ネットワーク等のパケット切換ネットワークのためのスイッチ42のスタックグループを有するスイッチラック40を例示するブロック図である。各々のスイッチ42は、切換装置とも称され、IEEE802.3プロトコルに従って10Mbpsまたは100Mbpsでネットワークステーション、たとえばクライアントワークステーション、間のデータパケットの通信を可能とする、米国特許第5,953,355に説明されるスイッチに類似の集積された(すなわち、単独のチップ)マルチポートスイッチ44を含む。各々のスイッチ42はまた、リンク45、たとえばPCIローカルバスまたはMAC(IEEE802.3)ベースのデータリンクを通じて対応する切換装置44を制御するために構成された対応するホスト処理装置46も含む。集積されたマルチポートスイッチ44の各々は、たとえばスイッチチップ44の増設ポートに結合されたギガビットのイーサネット(R)リンクとして実現されたバックボーンリンク48により相互接続され、それぞれのスイッチチップ44の利用に関わるサブネットワーク間でのデータパケットの転送を可能にする。
【0014】
ホスト処理装置の1つ、たとえば装置46aは、リモートマネージャ20からのコマンドの受信のためにマスタ装置として構成される。特に、リモートマネージャ20は、マスタCPU46aに命令を送って処理動作、たとえばスイッチチップ44の中の制御/状態レジスタからの情報の読出および制御/状態レジスタへの情報の書込を行なわせる。マスタCPU46aは、データフレームを処理装置46b等の残りのホスト処理装置(すなわち、スレーブCPU)に送り、リモートマネージャ20により要求される同じ処理動作を行なうようスレーブCPUに命令する。
【0015】
図3は、この発明の実施例に従った、バックボーンリンク48を通じてスレーブCPU46にコマンドを送信する方法を例示するフローチャートである。以下に説明されるように、バックボーンリンク48を通じてのスレーブCPUへのコマンドの送信は、図1のCPUバスの必要性をなくす。
【0016】
方法はステップ50で始まり、そこでマスタCPU46aはリモートマネージャ20からコマンドを受信する。リモートマネージャ20からのコマンドは、グリーティングまたは切換装置44の中の所定の制御/状態レジスタへの書込データを特定することができる。マスタホスト処理装置46aは、ステップ52で、対応する切換装置44a内での適切な処理動作を行なうことにより、リモートマネージャ20からのコマンドに応答する。次にマスタホスト処理装置46aは、ステップ54で対応する選択された切換装置44のための宛先アドレスを挿入することにより、ステップ56で、イーサタイプフィールド内で処理動作を特定する所定の値を追加することにより、さらにステップ58で、ペイロード内で処理動作の実行のための残りのデータを追加することにより、スレーブ処理装置(たとえば、46b)の各々のためのデータフレームを生成する。特に、イーサタイプフィールドは16ビット値であり、そのうちのある値はイーサネット(R)プロトコルでは使用されない。したがって、使用されない値がスレーブCPUのための所定の動作を特定するために利用される。
【0017】
マスタホスト処理装置46aは、たとえば管理フレームまたはPCI転送として、ステップ60においてリンク45を通じて対応する切換装置44aにデータフレームの各々を出力する。切換装置44aは、その内部フレーム送出テーブルから、宛先アドレスがバックボーンリンク48を通じて到達可能であることを認識するとステップ62において、バックボーンリンク48上にデータフレームを出力する。
【0018】
スレーブCPUに対応する切換装置(たとえば、44b)は、ステップ64においてデータフレームを受信し、フレーム送出の決定をするために宛先アドレスのルックアップを行なう。各々のスレーブ切換装置44は、宛先MACアドレスと切換装置44の割当てられたMACアドレスとの定められた適合に基づき、ステップ68において、対応するリンク45を通じて、受信されたデータフレームを対応するホスト処理装置46へ送る。このため各々のスレーブCPU(たとえば、46b)は、受信されたデータフレームの中の宛先アドレスと、対応する切換装置44の割当てられたMACアドレスとの適合に基づき、マスタCPU46aから対応するデータフレームを受信することができる。
【0019】
データフレームを受信したスレーブCPU46bは、ステップ70においてデータフレームを解析し、イーサタイプフィールドとペイロードとから、行なわれるべき処理動作を判断する。スレーブCPU46bはステップ72において、特定された処理動作(たとえば、対応する切換装置44の中の制御/状態レジスタへの読出または書込)を行ない、ステップ74において、マスタCPU46aのための応答データフレームを生成して要求された処理動作の実行を通知する。
【0020】
この発明を最も実用的な好ましい実施例であると現在考えられているもので説明してきたが、この発明は開示された実施例に限定されず、反対に、前掲の請求項の精神および範囲内に含まれるさまざまな変更および等価の配置を包含することを意図するものであると理解されるべきである。
【図面の簡単な説明】
【図1】管理されたスイッチの従来の(先行技術の)スタックラックを例示する図である。
【図2】この発明の実施例に従った、管理されたスイッチのスタックラックのブロック図である。
【図3】この発明の実施例に従った、マスタホスト処理装置を用いて多数の切換装置を管理する方法を例示する図である。
Claims (14)
- それぞれのホスト処理装置によって制御される多数の切換装置を有するネットワーク切換システムの方法であって、
マスタ装置として構成されるホスト処理装置のうち第1の装置により、他のホスト処理装置のうち対応する選択された装置により制御される切換装置のうち選択された装置の宛先アドレスを含めることによって、データフレームを生成するステップと、
マスタ装置から、対応する切換装置にデータフレームを出力するステップと、
マスタ装置からのデータフレームを受信した切換装置から選択された1つの切換装置へ、バックボーンリンクを通じて、データフレームを転送するステップと、
選択された1つの切換装置から、対応する選択された1つの他のホスト処理装置へデータフレームを送り、選択された1つの切換装置の割当てられたアドレスに適合する宛先アドレスを検出する、選択された1つの切換装置に基づき、データフレームの中で特定された処理動作を実行させるステップとを含む、方法。 - 生成するステップは、データフレーム内のイーサタイプフィールドの中に、処理動作のうち少なくとも一部分を特定する所定の値を挿入するステップを含む、請求項1に記載の方法。
- 転送するステップは、IEEE802.3プロトコルに従ってバックボーンリンク上にデータフレームを出力するステップを含む、請求項2に記載の方法。
- 出力するステップは、IEEE802.3プロトコルに従ってマスタ装置から対応する切換装置にデータフレームを出力するステップを含む、請求項2に記載の方法。
- 出力するステップは、周辺機器相互接続(PCI)バス転送を用いて、マスタ装置から対応する切換装置へデータフレームを出力するステップを含む、請求項2に記載の方法。
- 生成するステップは、リモートマネージャから受信されたコマンドに基づきデータフレームを生成するステップを含む、請求項1に記載の方法。
- 生成するステップはさらに、リモートマネージャから受信されたコマンドに基づき、対応する切換装置を特定する宛先アドレスを有する対応するデータフレームを生成することによって、他のホスト処理装置のマスタ装置各々により構成するステップを含む、請求項6に記載の方法。
- 受信されたデータフレームの解析に基づき、対応する選択された1つの他のホスト処理装置により、選択された1つの切換装置を構成するステップをさらに含む、請求項6に記載の方法。
- 構成するステップは、受信されたデータフレームから回復された所定の値を、受信されたデータフレームにより特定される選択された1つの切換装置内の制御/状態レジスタへ書込むステップを含む、請求項8に記載の方法。
- リモートマネージャからのコマンドを受信するために構成される切換システムであって、
各々が、割当てられたネットワークアドレスを有する切換装置と、対応する切換装置を制御するために構成された対応するホスト処理装置とを有するスイッチを含み、ホスト処理装置のうち1つはリモートマネージャからのコマンドを受信するために構成され、これに応答して他のホスト処理装置のうち対応する選択された装置により切換装置の選択された装置を構成するために、宛先アドレスを有するデータフレームを生成し、切換装置の各々は、適合する宛先アドレスを有する受信されたデータフレームを、対応するホスト処理装置へ送るように構成され、システムはさらに、
1つのホスト処理装置に対応する切換装置から、選択された切換装置へデータフレームを転送するために構成されたバックボーンリンクを含み、選択された1つの他のホスト処理装置は、対応する選択された切換装置からのデータフレームの検索に基づき、データフレームの中で特定された処理動作を実行するために構成される、システム。 - 1つのホスト処理装置は、処理動作の少なくとも一部分を特定する値をデータフレームのイーサタイプフィールド内に挿入する、請求項10に記載のシステム。
- バックボーンリンクは、IEEE802.3プロトコルに従ってデータフレームを転送するために構成される、請求項11に記載のシステム。
- 選択された1つの他のホスト処理装置は、受信されたデータフレームから回復される所定の値を、受信されたデータフレームにより特定される選択された1つの切換装置内の制御/状態レジスタへ書込むように構成される、請求項10に記載のスイッチ。
- 選択された1つの他のホスト処理装置は、1つのホスト処理装置に対応する切換装置の宛先アドレスを有し、かつ処理動作に基づき結果を特定する第2のデータフレームを生成するために構成される、請求項10に記載のスイッチ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/618,057 US6714556B1 (en) | 2000-07-17 | 2000-07-17 | In-band management of a stacked group of switches by a single CPU |
PCT/US2001/009539 WO2002007383A2 (en) | 2000-07-17 | 2001-03-23 | In-band management of a stacked group of switches by a single cpu |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004504767A true JP2004504767A (ja) | 2004-02-12 |
JP2004504767A5 JP2004504767A5 (ja) | 2008-04-24 |
JP4599030B2 JP4599030B2 (ja) | 2010-12-15 |
Family
ID=24476150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002513158A Expired - Fee Related JP4599030B2 (ja) | 2000-07-17 | 2001-03-23 | 単独のcpuによるスイッチのスタックグループの帯域内管理 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6714556B1 (ja) |
EP (1) | EP1302030B1 (ja) |
JP (1) | JP4599030B2 (ja) |
KR (1) | KR100755978B1 (ja) |
CN (1) | CN1178430C (ja) |
DE (1) | DE60136363D1 (ja) |
WO (1) | WO2002007383A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240347B1 (en) * | 2001-10-02 | 2007-07-03 | Juniper Networks, Inc. | Systems and methods for preserving the order of data |
AU2002337580A1 (en) * | 2002-09-06 | 2004-03-29 | Infineon Technologies Ag | Stacking a plurality of data switches |
US20090109967A1 (en) * | 2007-10-31 | 2009-04-30 | Anirban Banerjee | Method and system for remotely configuring an ethernet switch using ethernet packets |
US9692207B2 (en) | 2011-09-30 | 2017-06-27 | Aurrion, Inc. | Tunable laser with integrated wavelength reference |
US8665704B2 (en) * | 2011-11-25 | 2014-03-04 | Hewlett-Packard Development Company, L.P. | Parallelly coupled stackable network switching device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08501192A (ja) * | 1992-06-15 | 1996-02-06 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | サービスプラットフォーム |
JPH10307777A (ja) * | 1997-05-06 | 1998-11-17 | Yazaki Corp | 状態情報の管理方法及びそのシステム |
JP2000049825A (ja) * | 1998-07-27 | 2000-02-18 | Nec Corp | 多重化システム及びその制御方法 |
JP2000504192A (ja) * | 1996-04-30 | 2000-04-04 | ベル コミュニケーションズ リサーチ,インコーポレイテッド | Pacs無線技術を特徴とする無線および有線アクセスのための統合電気通信システム・アーキテクチャ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953335A (en) | 1997-02-14 | 1999-09-14 | Advanced Micro Devices, Inc. | Method and apparatus for selectively discarding packets for blocked output queues in the network switch |
US5953355A (en) | 1997-04-02 | 1999-09-14 | Motorola, Inc. | Semiconductor laser package with power monitoring system |
US6446173B1 (en) * | 1997-09-17 | 2002-09-03 | Sony Corporation | Memory controller in a multi-port bridge for a local area network |
US6084878A (en) | 1997-12-18 | 2000-07-04 | Advanced Micro Devices, Inc. | External rules checker interface |
US6339595B1 (en) * | 1997-12-23 | 2002-01-15 | Cisco Technology, Inc. | Peer-model support for virtual private networks with potentially overlapping addresses |
US6032178A (en) * | 1998-01-12 | 2000-02-29 | Siemens Aktiengesellschaft | Method and arrangement for data transmission between units on a bus system selectively transmitting data in one of a first and a second data transmission configurations |
US6192428B1 (en) * | 1998-02-13 | 2001-02-20 | Intel Corporation | Method/apparatus for dynamically changing FIFO draining priority through asynchronous or isochronous DMA engines in response to packet type and predetermined high watermark being reached |
US6560227B1 (en) * | 1998-02-23 | 2003-05-06 | International Business Machines Corporation | LAN frame copy decision for LAN switches |
US6314106B1 (en) * | 1998-04-20 | 2001-11-06 | Alcatel Internetworking, Inc. | Receive processing for dedicated bandwidth data communication switch backplane |
US6560229B1 (en) * | 1998-07-08 | 2003-05-06 | Broadcom Corporation | Network switching architecture with multiple table synchronization, and forwarding of both IP and IPX packets |
US6457053B1 (en) * | 1998-09-21 | 2002-09-24 | Microsoft Corporation | Multi-master unique identifier allocation |
US6463032B1 (en) * | 1999-01-27 | 2002-10-08 | Advanced Micro Devices, Inc. | Network switching system having overflow bypass in internal rules checker |
GB2347325B (en) * | 1999-02-24 | 2003-07-30 | 3Com Technologies Ltd | System and method for dynamically mapping a high speed link to a multiplicity of low speed trunked links |
US6445709B1 (en) * | 1999-05-13 | 2002-09-03 | Advanced Micro Devices, Inc. | Method and apparatus for finding a match entry using receive port number embedded in the port vector |
US6584106B1 (en) * | 1999-05-24 | 2003-06-24 | Advanced Micro Devices, Inc. | Backbone forwarding scheme for multiport network switch |
US6515993B1 (en) * | 1999-05-28 | 2003-02-04 | Advanced Micro Devices, Inc. | Method and apparatus for manipulating VLAN tags |
US6434676B1 (en) * | 1999-12-21 | 2002-08-13 | Intel Corporation | FIFO with random re-read support and its application |
US6574240B1 (en) * | 2000-01-19 | 2003-06-03 | Advanced Micro Devices, Inc. | Apparatus and method for implementing distributed layer 3 learning in a network switch |
-
2000
- 2000-07-17 US US09/618,057 patent/US6714556B1/en not_active Expired - Lifetime
-
2001
- 2001-03-23 WO PCT/US2001/009539 patent/WO2002007383A2/en active Application Filing
- 2001-03-23 JP JP2002513158A patent/JP4599030B2/ja not_active Expired - Fee Related
- 2001-03-23 CN CNB018128661A patent/CN1178430C/zh not_active Expired - Lifetime
- 2001-03-23 EP EP01924309A patent/EP1302030B1/en not_active Expired - Lifetime
- 2001-03-23 DE DE60136363T patent/DE60136363D1/de not_active Expired - Lifetime
- 2001-03-23 KR KR1020037000685A patent/KR100755978B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08501192A (ja) * | 1992-06-15 | 1996-02-06 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | サービスプラットフォーム |
JP2000504192A (ja) * | 1996-04-30 | 2000-04-04 | ベル コミュニケーションズ リサーチ,インコーポレイテッド | Pacs無線技術を特徴とする無線および有線アクセスのための統合電気通信システム・アーキテクチャ |
JPH10307777A (ja) * | 1997-05-06 | 1998-11-17 | Yazaki Corp | 状態情報の管理方法及びそのシステム |
JP2000049825A (ja) * | 1998-07-27 | 2000-02-18 | Nec Corp | 多重化システム及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2002007383A3 (en) | 2002-05-16 |
CN1443410A (zh) | 2003-09-17 |
US6714556B1 (en) | 2004-03-30 |
KR20030022864A (ko) | 2003-03-17 |
KR100755978B1 (ko) | 2007-09-06 |
WO2002007383A2 (en) | 2002-01-24 |
CN1178430C (zh) | 2004-12-01 |
EP1302030B1 (en) | 2008-10-29 |
JP4599030B2 (ja) | 2010-12-15 |
DE60136363D1 (de) | 2008-12-11 |
EP1302030A2 (en) | 2003-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6934260B1 (en) | Arrangement for controlling learning of layer 3 network addresses in a network switch | |
US6574240B1 (en) | Apparatus and method for implementing distributed layer 3 learning in a network switch | |
US9311120B2 (en) | Method and system for virtual machine networking | |
US6571291B1 (en) | Apparatus and method for validating and updating an IP checksum in a network switching system | |
US9544216B2 (en) | Mesh mirroring with path tags | |
US6744783B1 (en) | Frame identifier for identifying layer 2 data packet types for upper layer packet classification in a network switch port | |
US20020093964A1 (en) | Internal communication protocol for data switching equipment | |
US6807183B1 (en) | Arrangement for reading a prescribed location of a FIFO buffer in a network switch port | |
US6084878A (en) | External rules checker interface | |
US6907036B1 (en) | Network switch enhancements directed to processing of internal operations in the network switch | |
US6741589B1 (en) | Apparatus and method for storing data segments in a multiple network switch system using a memory pool | |
US6693906B1 (en) | Apparatus and method for buffer-free evaluation of packet data bytes with multiple min terms | |
JP2003521156A (ja) | 単一のリングデータバス接続構成を用いてメモリを共有する装置および方法 | |
JP4599030B2 (ja) | 単独のcpuによるスイッチのスタックグループの帯域内管理 | |
US7969994B2 (en) | Method and apparatus for multiple connections to group of switches | |
US6678272B1 (en) | Apparatus and method using a register scheme for efficient evaluation of equations in a network switch | |
US6885666B1 (en) | Apparatus and method in a network switch for synchronizing transfer of a control tag to a switch fabric with transfer of frame data to a buffer memory | |
US6714542B1 (en) | Apparatus and method for storing min terms in a central min term memory for efficient sharing by a plurality of network switch ports | |
EP1346526B1 (en) | System and method to efficiently move data from a pipeline data bus to another data bus in a network switch | |
WO2001001724A2 (en) | Method and network switch for constructing an address table in a network switch | |
US6678276B1 (en) | Apparatus and method for specifying successive byte locations for evaluating data packets in a network switch port | |
KR100431702B1 (ko) | 셀 기반 이더넷 스위치 시스템 | |
EP1248415A2 (en) | Switch having virtual shared memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |