JPH06216913A

JPH06216913A - マルチポートｌａｎブリッジ

Info

Publication number: JPH06216913A
Application number: JP5278588A
Authority: JP
Inventors: Paul Chang; ポール・チャン; Joseph W Coates; ジョーゼフ・ウェイン・コーツ; Edward Hau-Chun Ku; エドワード・ハウ＝チュン・クー; Simin H Sanaye; シミン・ホスネ・サナーイエ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-11-12
Filing date: 1993-11-08
Publication date: 1994-08-05
Anticipated expiration: 2011-09-25
Also published as: US5448565A; JP2537017B2; EP0597789A1; CA2100543C; CA2100543A1; DE69332558D1; DE69332558T2; EP0597789B1

Abstract

(57)【要約】【目的】異種ＬＡＮをリンクする改良された相互接続
装置を提供すること。【構成】本発明の相互接続装置であるマルチポート・
ブリッジは、発信元経路指定バスおよび透過ブリッジ・
バスを介してマイクロコントローラ、パケット・メモ
リ、および透過ブリッジ制御管理システム（ＴＢＣＭ
Ｓ）に結合された複数のブリッジ・ポート・フレーム・
ハンドラ（ＢＰＦＨ）を含んでいる。各ブリッジ・ポー
ト・フレーム・ハンドラ・ユニットは、それに接続され
たＬＡＮからフレームを受信し、発信元経路指定フレー
ムの特定の部分を、さらに処理するために、他のブリッ
ジ・ポート・フレーム・ハンドラに転送する。同様に、
透過ブリッジ・フレームの特定の部分がＴＢＣＭに転送
され、ＴＢＣＭで経路指定情報およびシグナチャ情報が
抽出されて、さらに処理するために、転送側ＢＰＦＨユ
ニットに戻される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、全般的には、通信ネッ
トワークに関し、より詳しくは、ローカル・エリア・ネ
ットワーク（ＬＡＮ）を相互接続するための装置に関す
る。

【０００２】

【従来の技術】ＬＡＮの普及により、あるＬＡＮ上のデ
ータ端末装置（ＤＴＥ）が別のＬＡＮ上のＤＴＥと通信
できるようにＬＡＮを相互接続する装置が必要になって
いる。従来のＬＡＮは、複数のＤＴＥを相互接続する伝
送媒体を含んでいる。効率を最大にするために、各ＬＡ
Ｎにはサポート可能な最大数のＤＴＥがある。ＤＴＥが
最大数を超えると、ＬＡＮの効率が下がる。ＬＡＮの使
用状況または構成あるいはその両方に応じて、一定レベ
ルの性能を維持するために、ＬＡＮ上の活動状態のＤＴ
Ｅの数を最大数より少ない数に維持する場合がある。

【０００３】この制限要件に対処するため、従来技術で
は、独立したＬＡＮ、すなわち別個のＬＡＮを提供し、
相互接続装置によってそれらのＬＡＮを相互接続する方
法が知られている。相互接続装置は、ブリッジ、ゲート
ウェイ、ルータなど、様々な異なる名前で呼ばれてい
る。相互接続されたＬＡＮは、あるＬＡＮ上のＤＴＥが
相互接続装置を介して別のＬＡＮ上のＤＴＥと通信する
ことができ、統一ネットワークまたは結合ネットワーク
を形成する。

【０００４】ＬＡＮは、ある程度人間に似ている。すな
わち、ＬＡＮには、様々な異なる特性がある。様々な異
なる特性があるので、ＬＡＮを相互接続するのは容易で
はない。相互接続装置は、個々のＬＡＮの異なる特性を
補償し、特性の異なるＬＡＮが通信するための機構を提
供する必要がある。

【０００５】効率的な相互接続装置を提供するために克
服しなければならない問題をより良く理解するために、
ここで、様々なＬＡＮの特性のいくつかについて説明す
る。効果的な相互接続を提供するために対処しなければ
ならない様々な特性には、伝送媒体の種類と、ＬＡＮを
形成するＤＴＥの種類が含まれる。伝送媒体には、銅
線、光ファイバなどがある。また、ＤＴＥにはワークス
テーション、パーソナル・コンピュータ、ファイル・サ
ーバなどが含まれる。ＬＡＮは、様々なトポロジーを使
用して実施され、それぞれ異なる速度で異なるフォーマ
ットおよびプロトコルを用いて動作することができる。
トポロジーは通常、ＬＡＮの種類を定義し、フォーマッ
トおよびプロトロコルは、ＤＴＥがネットワークにアク
セスするための要件を定義する。ＬＡＮの速度は、ネッ
トワーク上でデータが伝送される速度を定義する。たと
えば、典型的なＬＡＮの種類には、星型構造ネットワー
ク、リング型ネットワーク、バスなどがある。同様に、
典型的なＬＡＮプロトコルには、ＩＥＥＥ８０２．３
ＣＳＭＡ／ＣＤ、ＩＥＥＥ８０２．４トークンリング・
バス、ＩＥＥＥ８０２．５トークンリング、ＡＮＳＩ
Ｘ３Ｔ９．５ファイバ分散データ・インタフェース（Ｆ
ＤＤＩ）などがある。最後に、典型的なネットワーク速
度は、４Ｍビット／秒から１００Ｍビット／秒よりかな
り上までの範囲である。

【０００６】ＬＡＮの相互接続性に影響を及ぼす別の変
数は、フレームをあるＬＡＮから別のＬＡＮへと転送で
きるようにするために使用される相互接続アーキテクチ
ャ（以下、ブリッジング・アーキテクチャと呼ぶ）であ
る。ブリッジング・アーキテクチャは通常、相互接続装
置によって使用される。従来技術では、ＬＡＮの相互接
続に使用できるブリッジング・アーキテクチャを２種類
提供している。この２つのアーキテクチャは、「発信元
経路指定」と「透過ブリッジング」である。これらの２
つの従来技術のアーキテクチャおよび関連プロトコル
は、下記の文献に詳細に記載されている。したがって、
本発明者の発明を使用する環境を識別するため、本明細
書ではこの２つのアーキテクチャの概要だけを述べるこ
とにする。

【０００７】「発信元経路指定」アーキテクチャおよび
関連プロトコルでは、「発信元」という１つの端末局
と、「宛先」という別の端末局の間でフレームが通過す
る必要しなければならない特定の経路が、そのフレーム
に含まれている。「発信元局」は、経路指定情報を備え
たフレームを発行する前に、「エクスプローラ・フレー
ム」を発行し、それがネットワーク全体を伝播して宛先
局に達する。エクスプローラ・フレームがネットワーク
を通過するとき、ブリッジは、ブリッジ識別番号、ＬＡ
Ｎ番号などの経路指定情報を入力する。エクスプローラ
・フレームは、宛先ＬＡＮに到着すると、宛先局によっ
てコピーされ、その特定の経路を介して発信元局に返送
される。発信元局は、経路情報を格納し、それを使用し
て宛先局に後続のメッセージを送信する。発信元経路指
定アーキテクチャおよびプロトコルのさらに詳細な説明
は、ＭＡＣブリッジおよびトークン・リングＬＡＮに関
する様々なＩＥＥＥ８０２．１およびＩＥＥＥ８０２．
５標準案や、ダニエル・ピット（Daniel Pitt）および
ジャカリン・Ｌ．ウィンクラー（Jacalyn L. Winkler）
の論文"Table-Free Bridging"（IEEE Journal on Selec
ted Areas in Communication、Ｖｏｌ．ＳＡＣ−５、Ｎ
ｏ．９、１９８７年１２月、ｐｐ．１４５４−１４６
２）に記載されている。

【０００８】透過ブリッジング・アーキテクチャおよび
関連プロトコルでは、経路指定情報はフレームに含まれ
ない。その代わり、フレームをあるＬＡＮから別のＬＡ
Ｎに転送する際に、各フレーム中の発信元アドレスおよ
び宛先アドレスと、相互接続ブリッジ中のアドレス・テ
ーブルとを使用する。具体的には、それぞれのブリッジ
接続ＬＡＮに接続された局のアドレスが、相互接続ブリ
ッジ中で生成される別個のテーブルに記録され維持され
る。第１のＬＡＮ上の発信元局が別のＬＡＮ上にある宛
先局と通信したいとき、宛先局の宛先アドレスがフレー
ムに含まれる。相互接続ブリッジは、フレームを受信す
ると、宛先アドレスを、第１のＬＡＮに関連するアドレ
ス・テーブル中のアドレス・エントリと比較する。それ
が一致せず、ブリッジが「転送状態」である場合、フレ
ームは他のＬＡＮに転送される。透過ブリッジ・アーキ
テクチャおよび関連プロトコルのさらに詳細な説明は、
国際標準ＩＳＯ１００３８（ＩＥＥＥ標準案Ｐ８０２．
１ｄ／Ｄ９）に記載されている。

【０００９】様々な理由で、すべてではないにしても大
部分のＬＡＮユーザは、統一ネットワークに相互接続す
る必要のある複数の異なるＬＡＮを有している。上述の
違いによって、ＬＡＮは非同種ネットワークまたは異種
ネットワークとみなすことができる。システム統合者が
これらのＬＡＮの相互接続において直面する問題は、異
種ＬＡＮの独自の特性を満たし、同時に最適のサービス
を提供できる相互接続装置を提供することである。

【００１０】従来技術では、ブリッジなどの相互接続装
置を使用して離散ＬＡＮを相互接続する方法が知られて
いる。従来技術の相互接続装置は、米国特許第４５９７
０７８号、第４６２７０５２号、第４７０７８２７号、
第４７３７９５３号、第４９３３９３８号、および第４
９９６５２４号に記載されている。一般に、従来技術の
相互接続装置は、蓄積交換装置である。これらの装置
は、ＤＴＥのアドレスを格納したルックアップ・テーブ
ルを備えている。設計の方針に応じて、着信フレーム中
のアドレスがルックアップ・テーブルの内容と比較さ
れ、破棄されるか、あるいは別のＬＡＮに転送される。
特定の特許の設計には様々な変形があるものの、広義の
交換蓄積手法が従来技術の設計の基礎となっている。

【００１１】従来技術の相互接続装置は、その所期の目
的には十分に機能するが、様々な異なる特性を持つＬＡ
Ｎを接続する融通性をもっていない。たとえば、従来技
術の相互接続装置は、同じ種類の伝送媒体を使用するＬ
ＡＮを相互接続する。すなわち、ワイヤ伝送媒体を使用
するＬＡＮを、やはりワイヤ伝送媒体を使用する別のＬ
ＡＮに接続する。

【００１２】従来技術のブリッジング装置におけるもう
１つの欠陥領域は、発信元経路指定（ＳＲ）ブリッジン
グ・アーキテクチャを使用するＤＴＥと透過ブリッジン
グ（ＴＢ）アーキテクチャを使用するＤＴＥが効率的に
接続されないことである。相互接続装置は、上記に引用
した特許で例示されるように、ＴＢアーキテクチャを使
用するＤＴＥを相互接続し、あるいは前掲のピットおよ
びウィンクラーの論文で例示されるように、ＳＲアーキ
テクチャを使用するＤＴＥを相互接続する。

【００１３】従来技術の相互接続装置におけるさらに別
の欠陥領域は、種々のＬＡＮプロトコルを持つＬＡＮを
接続し、かつそれらのＬＡＮが通信できるようにする、
変換機能がないことである。同じプロトコルを使用する
ＬＡＮしか接続できない。すなわち、トークンリング・
プロトコルを使用するＬＡＮ、同じプロトコルを使用す
る他のＬＡＮにしか接続できず、イーサネットを使用す
るＬＡＮ、同じプロトコルを使用する他のＬＡＮにしか
接続できず、他の場合も同様である。

【００１４】最後に、従来技術の相互接続装置が提供す
る接続性は限られている。通常、同じ相互接続装置を介
して接続されるＬＡＮは２つだけである。

【００１５】上記の欠陥はＬＡＮの相互接続性に悪影響
を及ぼす不要な制限となると本発明者等は考える。

【００１６】

【発明が解決しようとする課題】本発明の主目的は、従
来よりも効率的な相互接続装置を提供することである。

【００１７】本発明の他の目的は、異種ＬＡＮをリンク
する改良された相互接続装置を提供することである。

【００１８】本発明の他の目的は、発信元経路指定（Ｓ
Ｒ）アーキテクチャと透過ブリッジング（ＴＢ）アーキ
テクチャをどちらも使用してＤＴＥをリンクする相互接
続装置を提供することである。

【００１９】

【課題を達成するための手段】上記その他の目的は、フ
レーム・フィルタリング、コピー、転送、およびヘッダ
変換を比較的短い時間間隔で実行する、異種マルチポー
ト・ブリッジを提供することによって達成される。

【００２０】具体的には、マルチポート・ブリッジは、
媒体アクセス装置によってＬＡＮに相互接続された少な
くとも１つのＬＡＮコントローラを含む。ＬＡＮコント
ローラは、ブリッジ・ポート・フレーム・ハンドラを介
して、システム制御／アドレス／データ・バスと呼ばれ
る第１の高速バスに接続される。パケット・メモリやマ
イクロプロセッサを含む他のユニットもこのバスに相互
接続される。

【００２１】ＬＡＮコントローラおよび媒体アクセス装
置は、ＬＡＮに対する情報フレームの送受信を行う。ブ
リッジ・ポート・フレーム・ハンドラは、とりわけ、そ
れが受信するあらゆるフレームに対するフレーム・フィ
ルタリング、コピー、および転送に関する判断を下す。
また、必要なら、ブリッジ・ポート・フレーム・ハンド
ラはフレームを修正し、これを再伝送のために適切なブ
リッジ・ポートに中継する。パケット・メモリは、（再
伝送やマイクロプロセッサからの追加サービスなどの）
追加のサービスを待つフレームを一時的に格納する。マ
イクロプロセッサは、ブリッジ管理機能を実行し、ブリ
ッジ・ポート・ハンドラによって要求されたフレームを
処理する。

【００２２】透過ブリッジ（ＴＢ）バスと呼ばれる第２
の高速バスが、ブリッジ・ポート・フレーム・ハンド
ラ、マイクロプロセッサ、および透過ブリッジ制御／管
理（ＴＢＣＭ）ユニットを相互接続する。少なくとも１
つのアイソレータ（ＩＳＯ）装置が、少なくとも１つの
ブリッジ・ポート・フレーム・ハンドラをＴＢバスに相
互接続する。ＴＢＣＭユニットは、ブリッジ・ポート・
フレーム・ハンドラが、透過ブリッジ・フレームが送ら
れるポートを迅速に識別できるようにする。その結果、
フレーム・フィルタリング、コピー、転送、ヘッダ変
換、その他の意志決定などのブリジッング機能が、従来
よりも高速で実行される。

【００２３】さらに詳細に言うと、ＴＢＣＭユニット
は、内容アドレス可能メモリ（ＣＡＭ）およびＳＲＡＭ
に結合される。ワークステーション・アドレスがＣＡＭ
に格納される。（発信元ポートＩＤ、フレーム・フォー
マットなどの）経路指定パラメータおよびシグナチャ情
報と、ブリッジ管理状況タグはＳＲＡＭに格納される。
マイクロプロセッサは、ＴＢＣＭの使用可能化および使
用不能化、データ・バンク（ＣＡＭおよびＳＲＡＭ）テ
ーブル内容の更新および維持を行う。

【００２４】ブリッジ・ポート・ハンドラは、受信した
フレームの宛先アドレス（ＤＡ）、発信元アドレス（Ｓ
Ａ）、およびオプションのフレーム・フォーマット・タ
グを、ＴＢバスを介してＴＢＣＭに転送する。ＴＢＣＭ
は、受信した情報を処理し、ＴＢバスを介して、（ター
ゲット・ポートＩＤ、ターゲット・ポート・フレーム・
フォーマットなどの）結果をブリッジ・ポート・ハンド
ラに返す。

【００２５】本発明の前述の特徴および利点は、添付の
図面にさらに詳細に示す。

【００２６】

【実施例】図１は、ＬＡＮ１、ＬＡＮ２．．．ＬＡＮｎ
などのローカル・エリア・ネットワークを相互接続する
装置の機能システム図を示す。ＬＡＮは、トークン・リ
ング、イーサネット、トークン・バス、ファイバ分散デ
ータ・インタフェース（ＦＤＤＩ）などの同種ネットワ
ークとすることができる。この相互接続装置を使用し
て、異種ＬＡＮ、すなわち１群の異なるＬＡＮを相互接
続することができる。このように、１つまたは複数のＬ
ＡＮをある種類のものとし、他のＬＡＮを他の種類のも
のとすることが可能である。さらに、この相互接続装置
は、複数のプロトコルを使用するＬＡＮを相互接続する
ことができる。各ＬＡＮは、ＬＡＮコントローラ／フロ
ント・エンド・モジュール１'、２'．．．ｎ'を介して
接続されている。ＬＡＮコントローラ／フロント・エン
ド・モジュール１'、２'．．．ｎ'は、伝送媒体８を介
してブリッジ・ポート・フレーム・ハンドラ１"、
２"．．．ｎ"に接続されている。ブリッジ・ポート・フ
レーム・ハンドラ１"、２"．．．ｎ"は、伝送媒体９を
介して高速システム制御／アドレス／データ・バス１０
に接続されている。パケット・メモリ手段１２は、伝送
媒体１４を介して高速システム制御／アドレス／データ
・バス１０に接続されている。同様に、バス・アービタ
１６は、伝送媒体１８を介して高速システム制御／アド
レス／データ・バス１０に接続されている。構造から明
白なように、ＬＡＮ１はＬＡＮコントローラ／フロント
・エンド・モジュール１'、伝送媒体８、ブリッジ・ポ
ート・フレーム・ハンドラ１"、および伝送媒体９を介
して高速システム制御／アドレス／データ・バス１０に
接続されている。同様に、ＬＡＮ２は、同様な構成要素
を介して高速システム制御／アドレス／データ・バス１
０に接続され、以下同様である。

【００２７】再度図１を参照すると、マイクロコントロ
ーラ２０は、マイクロプロセッサ・グルー論理機構２１
を介して高速システム制御／アドレス／データ・バス１
０に接続されている。マイクロコントローラ２０は、マ
イクロプロセッサおよび相互接続されたＲＡＭ／ＲＯＭ
を含む。マイクロコントローラの機能は、相互接続装置
を管理することである。透過ブリッジ・バス２２は、独
立したアイソレータ（ＩＳＯ）回路手段２４、２
４'．．．２４ｎを介して、当該のブリッジ・ポート・
フレーム・ハンドラに結合されている。透過ブリッジ制
御／管理ユニット（ＴＢＣＭ）２６は、適切な伝送媒体
２６'を介して透過ブリッジ・バス２２に接続されてい
る。ＴＢＣＭ２６は、適切な伝送媒体を介してＳＲＡＭ
２、ＳＲＡＭ１、および内容アドレス・メモリ（ＣＡ
Ｍ）に結合されている。以下にさらに詳細に説明するよ
うに、ＴＢＣＭ２６と、それに接続されたＳＲＡＭ２、
ＳＲＡＭ１、およびＣＡＭの機能は、（後述する）透過
ブリッジ・フレームを転送する先のブリッジ・ポート・
フレーム・ハンドラを識別することである。識別された
ブリッジ・ポート・フレーム・ハンドラが、それがサポ
ートするＬＡＮ上の宛先局にフレームを経路指定する。

【００２８】上記で識別した各機能ユニットについて詳
細に論じる前に、通常ブリッジング装置を介して伝送さ
れるフレームの種類の概要を述べておくと好都合であ
る。大ざっぱに言えば、フレームは発信元経路指定フレ
ームと透過ブリッジ・フレームに分類される。発信元経
路指定フレームでは、フレームがそれぞれ異なるＬＡＮ
上にある発信元局から宛先局に向う際に通過する経路
が、フレーム中で記述される。透過ブリッジ・フレーム
では、フレーム中に経路指定情報は含まれない。したが
って、相互接続装置が、フレームが発信元局から宛先局
に向うのに通過しなければならない経路を決定する必要
がある。発信元経路指定フレームおよび透過ブリッジン
グ・フレームのさらに詳細な説明は、前掲のピットらの
論文に記載されている。

【００２９】図６を参照すると、相互接続されたネット
ワーク内でデータを移送するのに使用される汎用フレー
ム・フォーマットの一部が示されている。このフレーム
・フォーマットは、ヘッダ・セクションＡおよび情報セ
クションＢを含む。ヘッダ・セクションに含まれる情報
には経路指定情報があり、この情報は、ネットワークを
介して発信元経路指定フレームをやり取りするために使
用される。情報セクションは、とりわけ、ある局が別の
局に転送したいデータ、たとえばＣＲＣ、エンド・デリ
ミタなどを含む。各フレーム・フォーマットにおけるフ
ィールドの詳細は、ローカル・エリア・ネットワークの
種類によって変わる。たとえば、トークンリングＬＡＮ
は、イーサネットＬＡＮ、ＦＤＤＩＬＡＮなどと異な
るフレーム・フォーマットを有する。

【００３０】これらの違いにもかかわらず、ヘッダ・セ
クションは、宛先アドレス（ＤＡ）フィールドおよび発
信元アドレス（ＳＡ）フィールドを含む。また、ヘッダ
・セクションは、制御発信元経路指定（ＳＲ）ビット"
Ｒ"を含む。このビットは、発信元局によって"１"また
は"０"として設定することができる。通常、このビット
が１に設定されているときは、フレームは発信元経路指
定フレームである。上述のように、発信元経路指定フレ
ームはＲＩ（経路指定情報）フィールドを含み、ＲＩフ
ィールド上で、ネットワーク中でフレームがたどる経路
が提供される。ＳＲビットが"０"に設定されているとき
は、透過ブリッジ・フレームであることを示し、フレー
ムの経路ポートを相互接続装置で生成する必要がある。
本発明の相互接続装置に関する重要な点は、それによっ
て可能になる、接続された１つのＬＡＮ上の局が他のＬ
ＡＮ上の他の局と通信する際の速度である。これを実現
するには、効率的なフレーム・フィルタリング、コピ
ー、転送、およびヘッダ変換が必要である。

【００３１】再び図１を参照すると、各ＬＡＮコントロ
ーラ／フロント・エンド・モジュールおよびそれに接続
されたブリッジ・ポート・フレーム・ハンドラは、相互
接続装置へのポート（入口点）とみなすことができる。
この特徴によって、本発明の相互接続装置はマルチポー
ト相互接続装置と解釈することができる。ＬＡＮコント
ローラ／フロント・エンド・モジュールは、それが接続
されているＬＡＮを構成する媒体に対してデータ・フレ
ームを送受信する。各ブリッジ・ポート・フレーム・ハ
ンドラは、受信したあらゆるフレームに対してフレーム
・フィルタリング、コピー、および転送に関する判断を
下し、必要に応じてフレームを修正し、再伝送のため適
切なブリッジ・ポートに中継する。パケット・メモリ手
段１２は、次のサービス（再伝送またはマイクロコント
ローラ２０からの追加サービス）を待つフレームを記憶
する。上述のように、マイクロコントローラ２０は、相
互接続またはブリッジ管理機能と、ブリッジ・ポート・
ハンドラ・ユニットによって要求されるフレームの処理
を提供する。相互接続装置の全体的な構造について説明
したので、次に、特定の機能ユニットについて詳細に説
明する。

【００３２】図２は、透過ブリッジ制御／管理（ＴＢＣ
Ｍ）ユニット２６とそれに接続されたＳＲＡＭ２、ＳＲ
ＡＭ１、およびＣＡＭのブロック図を示している。ＴＢ
ＣＭ２６、ＳＲＡＭ２、ＳＲＡＭ１、およびＣＡＭは、
ブリッジ・ポート・フレーム・ハンドラと協力して、ブ
リッジング装置に、高速フレーム・フィルタリング、コ
ピー、転送、およびヘッダ変換に関する意志決定を提供
する。ＴＢＣＭは、ＤＡ／ＳＡデータ・バッファ２８、
ＣＡＭ／ＳＲＡＭ１プロセス・エンジン（ＣＳＰＥ）手
段３０、内容アドレス・メモリ（ＣＡＭ）手段３２、透
過ブリッジ（ＴＢ）バス・アービタ３４、エージング機
構／空エントリ・ロケータ手段３６、マイクロプロセッ
サ・インタフェース手段３８、および更新データ・バッ
ファ４０を含む。ＴＢＣＭ２６からの１組の出力が、導
体４２、４４、４６を介してレジスタ（ＲＥＧ）４８お
よびＭＵＸ５０に供給される。レジスタ４８からの出力
は、ＳＲＡＭ１へのアドレス・バスを形成する。同様
に、ＭＵＸ５０からの出力は、制御信号を形成し、ＣＮ
ＴＬ導体を介してＳＲＡＭ１に伝送される。ＳＲＡＭ１
からの出力は、データ・バスを介してレジスタ（ＲＥ
Ｇ）５２に供給される。レジスタ５２からの出力は、デ
ータ・バス５４を介してＴＢデータ・バス２２'に供給
される。透過ブリッジ（ＴＢ）ブリッジ・バス２２はＴ
Ｂ制御バス２２"およびＴＢデータ・バス２２'を含むこ
とに留意されたい。

【００３３】ＴＢＣＭ２６からの別の１組の出力が、導
体５６を介してＳＲＡＭ２プロセス・ユニット（ＳＰ
Ｕ）５８に供給され、導体６０を介してＳＲＡＭ２プロ
セス・ユニット５８に供給される。ＳＲＡＭ２プロセス
・ユニット５８からの出力は、アドレス制御線を介して
ＳＲＡＭ２に供給される。機能ユニットどうしの内部相
互接続は、図に示すように適切な伝送媒体によって行わ
れる。説明を簡単にするために、各相互接続線について
の詳細な説明は省略する。ＴＢＣＭ２６は、マイクロプ
ロセッサ・インタフェース手段３８およびバス６２によ
ってマイクロコントローラ２０に結合されている。アイ
ソレータ回路６４は、マイクロコントローラ２０とＴＢ
ＣＭ２６の間の隔離機能を提供する。アイソレータ回路
６４は通常の市販のアイソレータ回路モジュールであ
り、マイクロプロセッサからの信号によって、ＴＢＣＭ
２６を非活動化するハイ状態にセットすることができ
る。ＴＢＣＭ２６の機能ユニットについて説明したの
で、次に各ユニットが実行する機能について説明する。

【００３４】再度図２を参照すると、ＤＡ／ＳＡデータ
・バッファ２８は、各ＤＡ／ＳＡアドレス突合せプロセ
ス（後述する）中にＤＡおよびＳＡを一時的に記憶する
ために使用される。着信発信元アドレス（ＳＡ）が「新
しい」（すなわち、一致するＣＡＭがない）場合、ＳＡ
プロセスの終りに、ＤＡ／ＳＡバッファに記憶されてい
る着信ＳＡデータがＳＲＡＭ２に転送される。

【００３５】ＴＢバス・アービタ３４は、接続されたブ
リッジ・ポート・ブリッジ・ハンドラ（ＢＰＦＨ）ポー
トからのＴＢバス要求を調停する。ポートは、様々な優
先順位状況に基づいて配列することができ、その状況
と、ＴＢ制御バス２２"上で要求が出された順序に従っ
て、ＴＢバス・アービタ３４によって処理される。先入
れ先出し（ＦＩＦＯ）バッファが、ＴＢバス・アービタ
３４内で、非優先ポート要求シーケンスを追跡するため
に使用される。ＴＢバス・アービタ３４は、伝送媒体６
３を介してＣＡＭ／ＳＲＡＭ１プロセス・エンジン手段
３０と通信する。ＴＢバス・アービタ３４はまた、ＴＢ
バスの使用を要求する適切なＢＰＦＨポートに、ＴＢ許
可を発行する。

【００３６】ＣＳＰＥ３０、ＣＡＭ手段３２、ＳＲＡＭ
１、レジスタ４８および５２、ならびにＭＵＸ５０は、
ＬＡＮ局の発信元アドレスとシグナチャ情報を格納する
中央データ・バンク手段を形成する。シグナチャ情報
は、ブリッジ・ポートＩＤ、制御情報などを含む。それ
ぞれのＬＡＮ上の各局の発信元アドレスは、ＣＡＭ手段
３２に格納される。同様に、ＳＲＡＭ１はＬＡＮ上の各
局についてターゲットＢＰＦＨポート、ＱＩＤ、受け入
れられるフレーム・フォーマットなどの経路指定パラメ
ータやシグナチャ情報を保持する。ＣＡＭ／ＳＲＡＭ１
プロセス・エンジン３０は、ＣＡＭ内のデータ・バンク
・エントリに対してＤＡ／ＳＡ突合せプロセスを実行す
る実行ユニットである。ＤＡが一致するたびに、エンジ
ンはＣＡＭ内の一致したエントリの位置を読み取り、そ
のＣＡＭアドレスを使用してＳＲＡＭ１にアクセスし、
そのＤＡアドレスに関連するシグナチャ情報を読み出
す。たとえば、ＣＡＭ位置２８３で一致するアドレスが
見つかった場合、その位置アドレス２８３を使用してＳ
ＲＡＭ１にアクセスする。ＳＲＡＭ１の位置２８３で見
つかった情報は、ＣＡＭ手段の位置２８３から抽出され
たＤＡアドレスに関する一致シグナチャ情報である。シ
グナチャ情報は、ＳＲＡＭ１から抽出された後、レジス
タ５２に供給され、データ・バス５４を介して透過ブリ
ッジ・バス２２と、情報を要求するブリッジ・ポート・
フレーム・ハンドラ・ポートとに供給される。

【００３７】ＳＡが一致した場合、ＣＳＰＦ３０は、Ｃ
ＡＭ内の一致位置を読み取り、対になったＳＲＡＭ１デ
ータを読み取り、タイム・スタンプ・ビット（後述す
る）をセットし、同じＳＲＡＭ１位置に書き戻す。ＳＡ
が一致した場合、処理されるＢＰＦＨＩＤは、ＳＲＡ
Ｍ１内のポートＩＤと一致する必要がある。一致ＳＡで
ない場合、突き合わされたエントリが、ただちにデータ
・バンクから除去され、処理されたＳＡは、一致しない
ＳＡとみなされる。ＳＡが一致しない場合、ＣＳＰＥ３
０は、ＳＲＡＭ２プロセス・ユニット５８に、ＤＡ／Ｓ
Ａバッファ内のＳＡデータとそのＢＰＦＨポートＩＤ
を、後でマイクロプロセッサで処理するために、ＳＡＲ
Ｍ２「新規ＳＡ」ＦＩＦＯバッファに移動しておくよう
に指令する。ＣＡＭ／ＳＲＡＭ１プロセス・エンジン３
０は、突合せ機能を実行し、要求側ブリッジ・ポートに
転送されるシグナチャ情報を抽出する他に、データ・バ
ンク・エントリの更新プロセスおよび除去プロセスを実
行する役割も果たす。

【００３８】図３には、ＣＡＭおよびＳＲＡＭ１の構造
が図示されている。ＣＡＭは、自己完結型の市販モジュ
ールであり、アドレスを受け入れると同時に複数のアド
レスと比較し、一致したアドレスが存在するＣＡＭ内の
位置を示す信号を出力する。適切な市販のＣＡＭには、
アドバンスト・マイクロ・デバイシズ社（Advanced Mic
ro Devices）から市販されているＡＭ９９Ｃ１０Ａがあ
る。

【００３９】図３において、「位置」と記憶列は、ＣＡ
ＭアドレスおよびＳＲＡＭ１アドレスを示す。したがっ
て、ＣＡＭは位置すなわちアドレス１ないし８１９２か
らアドレス指定することができる。ＣＡＭは、局のアド
レスを格納するために使用され、６バイト幅である。す
なわち、各ＣＡＭ位置に６バイトのアドレスを持つ局を
格納することができる。言うまでもなく、本発明の教示
の範囲から逸脱することなく、異なるサイズのアドレス
を使用することもできる。

【００４０】ＳＲＡＭ１は２７ビット幅であり、ＣＡＭ
と同様のアドレス指定可能位置を持つ。ＣＡＭとＳＲＡ
Ｍ１の関係は、アドレスとそのアドレスに関するシグナ
チャ情報が、ＣＡＭおよびＳＲＡＭ１の同じ位置に格納
されるというものである。たとえば、ＳＲＡＭ１の位置
２５６に格納されるシグナチャ情報は、ＣＡＭの位置２
５６に格納されるアドレス用のものである。局アドレス
とそれに関連するシグナチャ情報の格納用に共通のアド
レスを使用すると、単一の位置アドレスを使用して、Ｃ
ＡＭとＳＲＡＭ１にアクセスすることができる。ＳＲＡ
Ｍ１ビットは、パリティ・フィールド、ポートＩＤを含
むテーブル管理（ＴＡＢＬＥＭＧＭＴ）フィールド、
次ＱＩＤフィールド、Ｒ予約ビット、リモートＱＩＤフ
ィールド、およびＣＣＦフィールドを含む。パリティ・
フィールドは、ＳＲＡＭ１にデータの各バイト用のパリ
ティ・ビットを格納する。テーブル管理フィールドは、
テーブルに格納された情報に関する管理情報を格納す
る。次ＱＩＤまたはターゲットＱＩＤは、ターゲット装
置または直接装置を表す情報を格納する。

【００４１】ポートＩＤフィールドは、発信元アドレス
がどのポートからのものかを表す情報を格納する。Ｒビ
ットは、将来使用する予約ビットである。リモートＱＩ
Ｄは、間接ターゲットＱＩＤを表す情報を格納する。Ｃ
ＣＦフィールドは、フレーム変換情報を格納する。表１
は、ＳＲＡＭ１ビットを識別し、かつこれらのビットを
記述したものである。表１および図４から明らかなよう
に、ＳＲＡＭ１は、２４のデータ・ビットと３つのパリ
ティ・ビットを含む２７ビット幅である。

【表１】ビット番号説明２４：フレーム・フォーマット・テスト可能（ＴＥ）０＝フレーム・フォーマット・テスト不能１＝フレーム・フォーマット・テスト可能２３：保護エントリ２２：エントリ使用中２１：タイム・スタンプ・タグ２０：フレーム・フォーマット（イーサネット上でのみ有効；０＝イーサネット、１＝ＩＥＥＥ８０２．３）１９ないし１７：ポートＩＤ１６ないし１１：ＱＩＤ１（ポートＱＩＤ転送）１０、９：予約８ないし５：ＱＩＤ２（リモート・ポートＱＩＤ）４ないし２：フレーム変換制御フィールド（ＣＣＦ）４３２０００フレーム変換なし００１ＦＤＤＩフォーマットに変換０１０トークンリング・フォーマットに変換０１１予約１００イーサネット・フォーマットに変換１０１ＩＥＥＥ８０２．３フォーマットに変換１１０予約１１１汎用フォーマット１：予約

【００４２】表１を参照すると、第１の列は、ビット番
号であり、ＳＲＡＭ１（図３）内のそれぞれのビットを
識別しており、説明の列は、ビットが提供する機能を識
別する。具体的には、ビット２３は保護エントリ・ビッ
トであって、テーブル要素が永久アドレス要素または静
的アドレス要素であり、この要素には「エージング」が
適用されないことを示している。本明細書では、エージ
ングとは、ＳＲＡＭ１およびＣＡＭ（この２つを併せて
ルックアップ・テーブルと呼ぶ）からエントリを除去す
るために使用される技術である。エントリを入力し、ル
ックアップ・テーブルから定期的に削除しないかぎり、
過剰に大きくなったテーブルに、ネットワーク上の各局
のシグナチャ情報を格納しなければならなくなる。しか
し、本発明のエージング機能を使用すれば、比較的小さ
なサイズのＳＲＡＭ１で、ネットワーク上の活動局につ
いての情報を格納するのに十分となる。エントリ使用中
ビット２２は、フラグ・ビットであり、どのアドレス・
テーブル要素が動作中であるかをマイクロプロセッサに
教える。このビットは、マイクロプロセッサによってセ
ットされリセットされる。タイム・スタンプ・タグ・ビ
ットは、アドレス・テーブル要素バース／エージング・
プロセスにとって重要なフラグ・ビットである。ＳＡ／
ＣＡＭの一致が検出されると必ず、ＴＢＣＭによって
（ＣＡＭにおける一致が発生したアドレスと同じアドレ
スにある）このフラグ・ビットが"１"に設定され、局が
依然として「活動状態」であることを示す。マイクロプ
ロセッサは、各エントリのこのビットを定期的に走査
し、「古い」アドレス・テーブル要素をいつ削除するか
を決定する。あるいは、（後述する）自動エージング使
用可能ビットがセットされると、マイクロプロセッサは
ＴＢＣＭに自動エージング・コマンドを発行し、ＴＢＣ
Ｍは、アドレス・テーブルから古い要素を削除する。上
述のように、この削除によって、ネットワークに入って
くる「新規」ＬＡＮ局に関する情報を入力するための空
間が提供される。

【００４３】引き続き表１を参照すると、ビット（１９
ないし１７）は、発信元アドレス（ＳＡ）を送るポート
を識別する。同様に、ビット（４ないし２）はフレーム
変換制御ビットである。フレーム変換制御ビットがセッ
トされると、フレーム・フォーマットを変更すべきかど
うかが示される。たとえば、ビットがすべてゼロである
場合、フレーム変換はない。同様に、ビットが'００１'
である場合、フレームはＦＤＤＩフォーマットに変換さ
れる。変換は、ＴＢＣＭＡ（図１）と通信するブリッジ
・ポート・フレーム・ハンドラによって実行される。表
における他のビットの機能はすでに説明してあり、ある
いは表１から明白である。したがって、表１については
これ以上説明しない。

【００４４】さらに図２を参照すると、エージング機構
／空エントリ・ロケータ手段３６は、ＣＡＭおよびＳＲ
ＡＭ１から古いエントリを削除しＣＡＭおよびＳＲＡＭ
１内の空の位置を見つける、エージング機能を実行す
る。エージング機構／空エントリ・ロケータ手段３６は
ハードウェアで実施することが好ましい。エージング機
構ハードウェアは、状態マシンでよく、ＳＲＡＭ１タイ
ム・スタンプ（ＴＳ）ビット、エントリ使用中（Ｕ）ビ
ット、および保護エントリ（Ｐ）ビットを走査し、それ
らのビットの設定に応じて、必要な措置を取る。以下の
表２に、走査されるビットと、ビットの設定に従って取
られる適切な措置を示す。

【表２】ＰＵＴＳ措置１ｘｘ措置なし。次の項目に進む。００ｘ措置なし。次の項目に進む。０１０ＣＡＭ／ＳＲＡＭ１プロセス・エンジンにＣＡＭエントリを空にするよう要求する。ＳＲＡＭ１エントリをゼロにする。エージング・エントリ削除カウンタを進める。０１１ＴＳビットを"０"にリセットする。残りエントリ・カウンタを進める。ｘどうでもよい

【００４５】エージング機構は、マイクロプロセッサ
（図１）が自動エージング開始コマンドを発行すると、
自動エージング・プロセスを開始する。エージング機構
は、最初（すなわち、ＣＡＭＳＲＡＭ１の第１エント
リ）から開始し、最後のエントリまで進んでいく。エー
ジング機構は、最後のエントリを処理した後、自動エー
ジング完了フラグをセットし、マイクロプロセッサに割
り込み、自動エージング・プロセスが完了したことを示
す。

【００４６】エージング・コマンドが検出されると、や
はりハードウェア状態マシンである空エントリ・ロケー
タは、空エントリ検出フラグをリセットする。空エント
リ・ロケータは、エージング機構状態マシンと同期し、
最初のテーブル位置から開始する。空エントリ・ロケー
タは、第１の利用可能な空エントリ位置を検出すると、
そのポインタを凍結し、空エントリ検出フラグをセット
する。空エントリ検出フラグ・ビットがリセットされて
いるとき、空エントリ・ロケータはテーブル・エントリ
の走査を続ける。この走査は、別の空エントリ位置を見
つけ、空エントリ検出フラグをセットするか、あるいは
最後のテーブル・エントリに到達してテーブル資源終了
フラグをセットし、マイクロプロセッサに検出を通知す
るまで続く。したがって、空エントリ・ロケータは、テ
ーブル更新のために空エントリ位置を見つける。

【００４７】ＳＲＡＭ２プロセス・ユニット（ＳＰＵ）
５８は、ＣＳＰＥ３０（図２）と協力して、「新規」Ｓ
Ａと、それらのＳＡと相関するブリッジ・ポート・フレ
ーム・ハンドラ（ＢＰＦＨ）ポートＩＤと、このＩＤの
フレーム・フォーマットとをＳＲＡＭ２に格納する。マ
イクロプロセッサは、その都合のよいときに、ＳＲＡＭ
２から更新データ・バッファ４０（図２）に情報を転送
する。この情報はさらに、更新データ・バッファ４０か
らＣＡＭ手段およびＳＲＡＭ１に転送される。本明細書
では、新規ＳＡとは、ＣＡＭ手段内で一致が見つからな
い発信元アドレスを言う。上述のように、ＣＡＭ内でＳ
Ａの一致がない場合、アドレスがシグナチャ情報と共に
ＳＲＡＭ２に格納され、次にマイクロプロセッサによっ
て処理される。ＳＲＡＭ２プロセス・ユニット（ＳＰ
Ｕ）５８はまた、イベント・カウント、すなわち、ＳＲ
ＡＭ２内に維持されている更新統計カウンタを処理す
る。

【００４８】暫く図４に移ると、ＳＲＡＭ２が図示され
ている。ＳＲＡＭ２は静的ランダム・アクセス・メモリ
であり、この実施例では図４の左側に示すように８１９
２個のアドレスを有する。図４の第１行から明らかなよ
うに、ＳＲＡＭ２は１８ビット幅である。ＳＲＡＭ２は
アドレス・セクションを含み、そのデータには、パリテ
ィ（Ｐ）フィールド、ポートＩＤフィールド（ビット１
６、１５、および１４）、フレーム・フォーマット・フ
ィールド（ビット１３、１２、１１）、および予約フィ
ールド（ビット１０ないし１）がある。右側から明らか
なように、ＳＲＡＭ２は複数のカウンタを含む。これら
のカウンタはそれぞれ、ＳＲＡＭ２バッファの右側にリ
ストしてある。図４に示したものは、ＳＲＡＭ２バッフ
ァに格納される情報の例に過ぎず、本発明の範囲を制限
するものではないことに留意されたい。

【００４９】再び図２に戻ると、マイクロプロセッサ・
インタフェース・ユニット手段３８は、マイクロプロセ
ッサ（図１）とＴＢＣＭの間の通信を提供する。マイク
ロプロセッサ・インタフェース・ユニット手段３８は、
この目的のために、マイクロプロセッサ・アドレス・デ
コード、コマンド、状況レジスタ、セットアップ・レジ
スタなどを含んでいる。状況レジスタなどの詳細は示し
ていない。なぜなら、そのような構造は従来技術で周知
であり、本発明の教示を理解または実施するうえで必要
ではないと考えられるからである。

【００５０】引き続き図２を参照すると、更新データ・
バッファ手段４０は、３セクション・バッファであり、
ＣＡＭデータ・セクション、アドレス・セクション、お
よびＳＲＡＭ１データ・セクションを有する。更新デー
タ・バッファ手段４０の機能は、ＣＡＭおよびＳＲＡＭ
１を更新するための情報を格納することである。この目
的のために、マイクロプロセッサは、ＣＡＭ／ＳＲＡＭ
１内の情報を更新または削除したいとき、ＣＡＭデータ
をＣＡＭデータ・セクションに入れ、ＣＡＭ／ＳＲＡＭ
１アドレス位置をアドレス・セクションに入れ、ＳＲＡ
Ｍ１データをＳＲＡＭ１データ・レジスタ・セクション
に入れる。マイクロプロセッサは次に、（ＣＡＭ／ＳＲ
ＡＭ１更新コマンドやＣＡＭ／ＳＲＡＭ１削除コマンド
など）適切なコマンドを発行する。ＣＳＰＥ３０は、テ
ーブル・エントリを更新または削除し、プロセスが完了
したときマイクロプロセッサに通知する。

【００５１】再び図１を参照すると、ブリッジ・ポート
・フレーム・ハンドラは、個々のアイソレータ（ＩＳ
Ｏ）回路を介して透過ブリッジ・バス２２に接続され
る。上述のように、透過ブリッジ・バス２２は、ＴＢＣ
Ｍと当該の各ブリッジ・フレーム・ハンドラとの間でヘ
ッダ情報（ＳＡ／ＤＡ）およびシグナチャ情報の伝送を
行う。透過ブリッジ（ＴＢ）バス２２の構造は次のとお
りである。

【００５２】Ａ）すべてのブリッジ・ポート・フレーム
・ハンドラ（ＢＰＦＨ）に共通な１６ビット・データ・
バス。

【００５３】Ｂ）１ＢＰＦＨ当たり１本の要求線。バス
要求線は、ブリッジ・ポート・フレーム・ハンドラがバ
スを使用しようとするときに立ち上がる。図２を参照す
ると、バスの使用許可は、ＴＢバス・アービタ３４によ
って与えられる。要求線は、ＢＰＦＨサービスが完了す
るまで活動状態のままとなる。

【００５４】Ｃ）１ＢＰＦＨ当たり１本のトークン・ブ
リッジ・バス許可線。ＴＢＣＭは、バスの使用許可が与
えられた特定のブリッジ・ポート・フレーム・ハンドラ
への許可線を活動化する。トークン・バス許可線上の信
号が、バス使用許可が与えられていないブリッジ・ポー
ト・フレーム・ハンドラに結合されたＩＳＯ回路を活動
化するために使用される。信号バス許可線は、ＴＢＣＭ
がＢＰＦＨに対するＴＢサービスを完了するまで活動状
態のままである。

【００５５】Ｄ）ＤＡ／ＳＡデータ・フラグ・タグ。伝
送されたアドレスがデータ・アドレス（ＤＡ）データ
か、それとも発信元アドレス（ＳＡ）データかを示す。

【００５６】Ｅ）フレーム・フォーマット・フラグ・タ
グ。ＳＡパケットのフレーム・フォーマットを示す。

【００５７】Ｆ）透過ブリッジ（ＴＢ）ＤＡ／ＳＡデー
タ有効ビット。ブリッジ・ポート・ハンドラに対して発
行され、ＤＡ／ＳＡデータが有効であることを示す。

【００５８】Ｇ）ＴＢ結果データ有効ビット。ＴＢＣＭ
に対して、ブリッジ・ポート・フレーム・ハンドラに伝
送されるデータの有効性を示す。

【００５９】図７は、透過ブリッジ（ＴＢ）バス上の典
型的なデータ・フォーマットを示したものである。この
データ・フォーマットは、２つのバイト（ハイおよびロ
ー）と２つのパリティ・ビットを含む。以下の表３に、
一致が発生したときの、ブリッジ・ポート・ハンドラか
らＴＢＣＭへのデータ（ステップＡ）の構造と、ＴＢＣ
ＭからＢＰＨへのデータ（ステップＢ）の構造を示す。
上述のように、アドレス（発信元アドレスまたは宛先ア
ドレス）は６バイト幅である。表３から明らかなよう
に、バイト０、２、４はロー・バイトであり、バイト
１、３、５はハイ・バイトである。伝送のたびに、１つ
のハイ・バイトと１つのロー・バイトが伝送される。す
なわち、ＢＰＨからＴＢＣＭへの１回目の伝送では、バ
イト０とバイト１が伝送される。２回目の伝送では、バ
イト２とバイト３が伝送され、以下同様である。図７か
ら分かるように、ＴＢバスは２バイト幅である。したが
って、１つのＤＡまたはＳＡを伝送するのに３回の伝送
が必要である。

【００６０】ステップＢで、ＴＢＣＭは宛先突合せの結
果をＢＰＨに書き込む。第１の列はビット番号を表し、
第２の列は該当する説明を示す。この表は見れば分かる
ようになっているので、各行についての詳細な説明は省
く。ビット３、２、１がフレーム変換制御フィールドを
表すと述べるだけで十分である。ターゲット・ブリッジ
・ポートが従わなければならない措置は、ビットの設定
によって決まる。たとえば、３つのビットがすべて論理
０の場合、フレーム変換は必要でない。ビット１が論理
１であり、ビット２およびビット３が０である場合、タ
ーゲット・ブリッジ・ポートはフレームを、伝送する前
にＦＤＤＩフォーマットに変換しておき、他の場合につ
いても同様である。ＤＡの一致がない場合、ＱＩＤ１が
省略時値になることに留意されたい。

【表３】ステップＡ−ＢＰＨがＴＢＣＭにＤＡ／ＳＡデ
ータを送信する。ハイ・バイトロー・バイトＤＡ／ＳＡバイト１バイト０ＤＡ／ＳＡバイト３バイト２ＤＡ／ＳＡバイト５バイト４ステップＢ−ＴＢＣＭがＢＰＦＨにＤＡ突合せ結果を書き込む。ビット番号説明１５ないし１０：ＱＩＤ１（ポート・フレーム・データＱＩＤ転送）９：０＝ＤＡ一致が見つかった；１＝ＤＡ一致が見つからない８：予約７ないし４：ＱＩＤ２（リモート・ポート・フレーム・データＱＩＤ）３ないし１：フレーム変換制御フィールド（ＣＣＦ）３２１０００フレーム変換なし００１ＦＤＤＩフォーマットに変換０１０トークンリング・フォーマットに変換０１１予約１００イーサネット・フォーマットに変換１０１ＩＥＥＥ８０２．３フォーマットに変換１１０予約１１１汎用フォーマット０：予約

【００６１】図７は、それぞれのＬＡＮを本発明の相互
接続装置にインタフェースするブリッジ・ポート・フレ
ーム・ハンドラ（ＢＰＦＨ）のブロック図である。各Ｌ
ＡＮを相互接続装置に接続するには、１つのＢＰＦＨ装
置が必要である。したがって、ブリッジとしても知られ
る相互接続装置で１つのＬＡＮを相互接続する場合、１
つの装置が必要である。２つのＬＡＮの場合は２つの装
置が必要であり、以下同様である。ＢＰＦＨ装置は同一
である。したがって、以下では、１つの装置だけについ
て説明するが、他の装置も同じであることを理解された
い。暫く図１に戻ると、各ＢＰＦＨ装置は、ＬＡＮコン
トローラ・フロント・エンド・モジュールによって、そ
のＢＰＦＨ装置がサービスするＬＡＮに結合されてい
る。ＬＡＮコントローラ・フロント・エンド・モジュー
ルはＬＡＮに固有である。すなわち、このモジュール
は、ＬＡＮに固有のＭＡＣプロトコルだけを実行する。
たとえば、ＬＡＮコントローラ・フロント・エンド・モ
ジュールは、トークン・リングＬＡＮに接続する場合、
そのトークンリング・プロトコル（ＩＥＥＥ８０２．５
とも呼ばれる）を実行する。ＩＢＭトークン・リング・
ネットワークＰＣアダプタ（ＩＢＭ資料番号６１６５８
７６）はトークンリング・プロトコルを実行する。トー
クン・バス（ＩＥＥＥ８０２．４）、イーサネット、Ｃ
ＳＭＡ／ＣＤ（ＩＥＥＥ８０２．３）、ＦＤＤＩ（ＡＮ
ＳＩＸ３Ｔ９．５など）など他の種類のネットワーク
は、適切なアダプタでＢＰＦＨに結合する。各種のアダ
プタの詳細は、従来技術で周知であり、これ以上の説明
は省略する。

【００６２】再び、図７および図２を参照すると、ＢＰ
ＦＨは、それ自体をＬＡＮコントローラ／フロント・エ
ンド・モジュールに相互接続する伝送媒体であるＬＡＮ
Ｃバス８、ＴＢ／ＳＲバス、それ自体をＴＢバス２２に
相互接続するＩＳＯ（アイソレータ回路）、および高速
システム・バス１０への相互接続を有す。ＢＰＦＨは、
ブリッジ接続されたフレーム・プロセス・ユニット６
６、受信フレーム・バッファ６８、送信フレーム・バッ
ファ７０、システム・バス・インタフェース・ユニット
７２、およびハードウェア装置ドライバ７４を含む。シ
ステム・バス・インタフェース・ユニット７２はＢＰＦ
Ｈを高速システム・バス１０に相互接続する。システム
・バス・インタフェース・ユニット７２は、この目的の
ために、データ、コマンド、および割込み信号を転送す
る。システム・バス・インタフェース・ユニット７２
は、システム・バス上の他の装置とのハンド・シェイク
機能を実行する。システム・バス・インタフェース・ユ
ニット７２はまた、システム・バス上のデータ転送のカ
ウントによって追跡を行う。システム・バス・インタフ
ェース・ユニット７２は、データ記憶域ポインタを管理
し、待ち行列化機能および待ち行列解除機能を実行す
る。

【００６３】ハードウェア装置ドライバ７４は、ＢＰＦ
ＨをそのそれぞれのＬＡＮコントローラ・フロント・エ
ンド・モジュール（アダプタ）に相互接続する。ハード
ウェア装置ドライバ７４は、この目的のために、ＬＡＮ
Ｃを初期設定し、状況カウンタ値を取り出し、ＬＡＮＣ
からフレーム・データを受信し、受信フレーム・プロト
コル（割込み、受信フレーム状況、ＬＡＮに対する必要
なフレーム・レシーバ応答など）を処理する。ハードウ
ェア装置ドライバ７４はまた、ＬＡＮＣにフレーム・デ
ータを送信し、送信フレーム・プロトコル（割込み、送
信フレーム状況、ＬＡＮＣに対する必要なフレーム送信
応答、再送信、送信エラーなど）を処理する。ハードウ
ェア装置ドライバ７４はまた、適切なＬＡＮからの受信
フレーム・データを受信フレーム・バッファ６８に蓄積
し、送信フレーム・バッファ７０から送信フレーム・デ
ータを移動し、ＬＡＮＣに転送する。ハードウェア装置
ドライバ７４はまた、ブリッジ接続フレーム・プロセス
・ユニット６６と相互接続されており、フレーム・フィ
ルタリング／転送決定プロセスを支援する。最後に、ハ
ードウェア装置ドライバ７４は、システム・バス・イン
タフェース・ユニット７２と相互接続されており、必要
なマイクロプロセッサ・サービスを支援する。

【００６４】受信フレーム・バッファ６８はエラスティ
ック・バッファであり、後で伝送するためデータ・フレ
ームを受信する。同様に、送信フレーム・バッファ７０
もエラスティック・バッファであり、フレームを送信の
ために一時的に格納する。受信フレーム・バッファ６８
および送信フレーム・バッファ７０は、システム・バス
の待ち時間をなくすように機能する。

【００６５】ブリッジ接続フレーム・プロセス・ユニッ
ト６６は、受信したフレームに対するフレーム経路指定
機能を実行する。ブリッジ接続フレーム・プロセス・ユ
ニット６６は、この目的のために、フレーム制御デー
タ、フレーム宛先アドレス・データ、フレーム発信元ア
ドレス、経路指定情報フィールド・データを抽出し、そ
れらを（必要に応じて）フレーム・フィルタリング／転
送およびフレーム変換のために処理する。

【００６６】動作本発明のマルチポートＭＡＣブリッジが提供する様々な
利点の１つは、ＬＡＮ間の高速フレーム経路指定であ
る。ＬＡＮの種類は、同種（すなわち、トークンリング
とトークンリング、ＦＤＤＩとＦＤＤＩ、イーサネット
とイーサネットなど）でも、異種（すなわち、トークン
リングとイーサネットなど）でもよい。また、ＬＡＮ媒
体タイプは、同じでも、異なっても（たとえば、光ファ
イバ、銅遮蔽ツイスト・ペア、銅非遮蔽ツイスト・ペア
など）よい。メッセージ・プロトコルは、発信元経路指
定でも、透過ブリッジングでもよい。ブリッジは、効率
的なフレーム・フィルタリング、コピー、転送、および
ヘッダ変換を提供する。上記の機能は、比較的短時間で
提供される。

【００６７】動作に際しては、ブリッジ・ポート・フレ
ーム・ハンドラに到着するフレームが、発信元経路指定
フレームと透過ブリッジ・フレームに分離される。これ
は、ブリッジ接続フレーム・プロセス・ユニット６６
（図７）が、フレーム（図５）のヘッダ・セクションの
Ｒビットを検査することによって行われる。本発明の好
ましい実施例では、Ｒビットが１に設定されたとき、フ
レームは発信元経路指定フレームとみなされる。発信元
経路指定フレームとは、経路指定情報がヘッダのＲＩフ
ィールドに提供されるものである。受信側ブリッジ・ポ
ート・フレーム・ハンドラは、ＲＩフィールドの経路指
定情報を検査し、フレームを転送すべきかどうか決定す
る。転送すべき場合、フレームがパケット・メモリに送
信され、バス・アービタに、処理または転送のためにフ
レームを経路指定すべき直接ターゲットが通知される。
直接ターゲットはマイクロプロセッサまたは別のブリッ
ジ・ポート・フレーム・ハンドラであることに留意され
たい。システム・バスへのアクセスは、バス・アービタ
１６によって許可される。

【００６８】Ｒビットの設定が０である場合、フレーム
は透過ブリッジ・フレームとみなされ、透過ブリッジ
（ＴＢ）バス２２（図１）を介して透過ブリッジ制御管
理（ＴＢＣＭ）ユニット２６に、まず宛先アドレス（Ｄ
Ａ）が、次に発信元アドレス（ＳＡ）が送信される。Ｄ
Ａアドレスは、ＴＢＣＭ２６に到着すると、ＣＡＭ（図
２）の内容と比較される。ＣＡＭ内で一致が見つかる
と、一致したアドレスに関するＳＲＡＭ１内のシグナチ
ャ情報が抽出され、ＴＢを介して、このバスを制御する
ブリッジ・ポート・フレーム・ハンドラ（ＢＰＦＨ）に
転送される。ＢＰＦＨは次に、受信した情報およびヘッ
ダを、宛先局があるＬＡＮにサービスするＢＰＦＨに転
送する。ＳＡとＤＡが同じＬＡＮ上にある場合、ＢＰＦ
Ｈはフレーム・フィルタリング機能を呼び出して、フレ
ームを処理（すなわち、破棄）する。

【００６９】図８は、典型的な透過ブリッジング宛先ア
ドレス（ＴＢＤＡ）突合せプロセスの詳細を示すイベン
ト・チャートである。要約すると、ＢＰＦＨがＴＢＣＢ
に送信したＤＡアドレスが、ＣＡＭの内容と比較され
る。一致が発生すると、ＲＡＭの同じアドレスに格納さ
れたシグナチャ情報が抽出され、ＢＰＦＨに戻される。
シグナチャ情報は、関連フレームの経路指定を変更する
ために使用される。

【００７０】チャート（図８）を左から右へ（列）、上
から下へ（行）見ると、Ａと記した第１列はサイクル・
タイムを示す。それ以降の列は、前述の構成要素間で実
行される様々な活動を示す。たとえば、第２列では、第
１行に「ＢＰＨ−ＴＢバス活動」と記載されている。こ
れは、ブリッジ・ポート・フレーム・ハンドラ・ユニッ
トと透過バスの間で発生する活動という意味である。同
様に、ＴＢＣＭ活動とは、透過ブリッジ制御管理ユニッ
ト２６（図１）が本発明の突合せプロセスを提供するた
めに実行する機能を言う。他の見出しについては、見れ
ば分かるようになっているので、これ以上の説明は省略
する。このチャートの"ＲＰ"という記号は、経路指定パ
ラメータを表す。また、特定の構成要素の下のブランク
は、指定された構成要素またはユニットの活動が行われ
ないタイム・スロットを示す。たとえば、ＴＢＣＭとＳ
ＲＡＭ１の間（第５列）では第１サイクルから第７サイ
クルまでの間何の活動も行われない。したがって、この
時間間隔中、ＳＲＡＭ１セグメントを使って、前述のエ
ージング・プロセスを実行することができる。

【００７１】引き続き図８を参照すると、第１サイクル
中、すなわち列１、行１において、ブリッジ・ポート・
ハンドラ・ユニットは、透過バスの使用要求をＴＢバス
・アービタ３４（図２）に発行する。ＴＢ要求は、ＴＢ
ＣＭが応答し、要求側に対するサービスを完了するま
で、活動状況のままである。バスの使用に関する調停が
行われる。これは、列３、行１にＴＢ調停として示され
ている。バスは、サイクル２中許可され、チャートで
は、行２、列３にＴＢ許可として識別されている。ＴＢ
許可は、ＴＢＣＭサービスの間中活動状態のままであ
る。様々な構成要素間で発生する他の活動については、
このチャートを見れば明らかなので、これ以上の説明は
省略する。

【００７２】ＣＡＭ内でＤＡアドレスに関して一致が見
つからない場合、ＴＢＣＭは不一致の結果を書き込み、
この結果がＢＰＦＨユニットに送信される。不一致の結
果は、前述の表３で適切なビットをセットすることによ
って準備される。具体的には、ＱＩＤ１に対する所定の
省略時値がビット１５ないし１０（表３）でセットされ
る。ビット９が論理"１"にセットされると、ＤＡ一致が
見つからないことを示す。表中の他のすべてのビットは
論理"０"にセットされる。

【００７３】次に、ＳＡが、ブリッジ・ポート・フレー
ム・ハンドラからＴＢＣＭ２６に転送される。ＴＢＣＭ
２６は、ＳＡをＣＡＭの内容と比較する。一致が発生し
た場合、ＣＳＰＥは、一致したエントリにタイム・スタ
ンプを付ける（ＳＲＡＭ１ビット２１＝１に設定す
る）。一致が発生しない場合、ＳＰＵ５８（図２）はＣ
ＳＰＥと協力して、新規発信元アドレス（ＳＡ）と、そ
れらと相関するＢＰＦＨポートＩＤと、ＢＰＦＨポート
ＩＤのフレーム・フォーマットを、あとでＣＡＭ／ＳＲ
ＡＭ１に入力するために、ＳＲＡＭ２に格納しておく。

【００７４】図９は、発信元アドレス突合せプロセスを
示すイベント・チャートである。物理的アウトラインま
たはフォーマットは図８とほぼ同じである。基本的に、
第１列Ａ'はサイクル・タイムを表す。以後の列は、第
１行で指定されたユニットによって実行される活動また
は機能を示す。

【００７５】発信元アドレスは、本発明で使用されるそ
れぞれのテーブル（すなわち、ＳＲＡＭ１、ＳＲＡＭ２
など）を維持するために使用される。

【００７６】引き続き図９を参照すると、最初の２つの
サイクル（列Ａ'）は、透過バス（ＴＢ）の要求および
許可に関係する。前述のように、ブリッジ・ポート・フ
レーム・ハンドラ（ＢＰＦＨ）がバスを要求し、これを
ＴＢバス・アービタ３４（図２）が許可する。ＢＰＦＨ
は、３つのサイクル（３、４、および５）を使用して、
発信元アドレス（ＳＡ）、フレーム・フォーマット、お
よびタグをＴＢＣＭに送信する。受信した情報は、ＴＢ
ＣＭに格納される。ＳＡが、ＣＡＭの内容と比較される
（サイクル６）。一致が発生すると、一致の位置または
アドレスが読み出され（サイクル７）、それを使用して
ＳＲＡＭ１がアクセスされ、あるいはＳＲＡＭ１が読み
取られる（サイクル８）。特に、ＳＲＡＭ１（図３）の
ＭＧＭＴフィールドが重要である。格納されているポー
トＩＤが着信ポートＩＤと比較され、ポートＩＤが一致
する場合はＴＳビットがセットされる（サイクル９）。
さらに、ＳＡ、ポートＩＤなどが格納される（サイクル
８ないし１２）。ＴＢＣＭがＳＡ突合せなどの内部処理
を実行している間に、別のＢＰＦＨが、ＴＢバスの使用
要求（サイクル６）を提出することがあり得ることに留
意されたい。図９の表の空白スペースは、ＴＢ許可デー
タ転送などが内部処理と同時に実行できることを示して
いる。この同時動作によって、マルチポート・ブリッジ
を通じて情報を経路指定するのに必要な時間がさらに短
縮される。最後に、イベント・チャート、図８および図
９の代わりに従来のタイミング図を使用しても、ＢＰＦ
Ｈ、ＴＢバス、ＴＢＣＭ、ＳＲＡＭ１、ＳＲＡＭ２、Ｃ
ＡＭなどの活動を記述できることに留意されたい。

【００７７】本発明を特にその好ましい実施例に関して
図示し説明してきたが、本発明には、その趣旨および範
囲から逸脱することなく、形状および細部に様々な変更
を加えられることが当業者には理解されよう。

【図面の簡単な説明】

【図１】本発明の教示に従った相互接続装置のブロック
図である。

【図２】透過ブリッジ制御／管理（ＴＢＣＭ）ユニット
の詳細なブロック図である。

【図３】内容アドレス・メモリ（ＣＡＭ）およびブリッ
ジ・ポート・フレーム・ハンドラ（ＢＰＦＨ）に関する
シグナチャ情報を格納するＳＲＡＭ１を表す図である。

【図４】「新規」発信元アドレス（ＳＡ）と、ＣＡＭま
たはＳＲＡＭ１に入力すべきその他の情報を格納するＳ
ＲＡＭ２を表す図である。

【図５】汎用フレーム・フォーマットの一部を示す図で
ある。

【図６】透過ブリッジ（ＴＢ）バス上のデータ・フォー
マットを表す図である。

【図７】ブリッジ・ポート・フレーム・ハンドラのブロ
ック図である。

【図８】典型的な透過ブリッジング（ＴＢ）／宛先アド
レス（ＤＡ）突合せプロセスを示し説明するイベント・
チャートである。

【図９】典型的なＴＢ発信元アドレス（ＳＡ）突合せプ
ロセスを示し説明するイベント・チャートである。

【符号の説明】

１ないしｎＬＡＮ１'ないしｎ' ＬＡＮコントローラ・フロント・エンド
・モジュール１"ないしｎ" ブリッジ・ポート・フレーム・ハンドラ８伝送媒体１０高速システム制御／アドレス／データ・バス１２パケット・メモリ手段１６バス・アービタ２０マイクロコントローラ２１マイクロプロセッサ・グルー論理機構２２透過ブリッジ・バス２４アイソレータ回路手段（ＩＳＯ）２６透過ブリッジ制御／管理ユニット（ＴＢＣＭ）２８ＤＡ／ＳＡデータ・バッファ３０ＣＡＭ／ＳＲＡＭ１プロセス・エンジン（ＣＳ
ＰＥ）手段３２内容アドレス・メモリ（ＣＡＭ）手段３４透過ブリッジ（ＴＢ）バス・アービタ３６エージング機構／空エントリ・ロケータ手段３８マイクロプロセッサ・インタフェース手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジョーゼフ・ウェイン・コーツアメリカ合衆国27513 ノースカロライナ州キャリーホウィトルウッド・ドライブ 107 (72)発明者エドワード・ハウ＝チュン・クーアメリカ合衆国27511 ノースカロライナ州キャリーロックウッド・ウェスト 115 (72)発明者シミン・ホスネ・サナーイエアメリカ合衆国27613 ノースカロライナ州レイリーロードステッド・ウェイ・ウェスト 10301

Claims

【特許請求の範囲】

【請求項１】第１のバス手段と、第２のバス手段と、第１のバス手段および第２のバス手段に結合され、少な
くとも１つの通信ネットワーク上にフレームを送受信す
る少なくとも１つのブリッジ・ポート・フレーム・ハン
ドラと、第１のバス手段に結合された、データを格納するための
第１の手段と、第１のバス手段に結合された、バス・アクセスを制御す
るための第１のバス・アービタと、第２のバス手段に結合された、透過ブリッジ・フレーム
を処理するための透過ブリッジ経路指定（ＴＢＲ）手段
と、透過ブリッジ経路指定手段を第１のバス手段に相互接続
する第１のコントローラ手段とを備えることを特徴とす
る、通信ネットワークを相互接続するための装置。
【請求項２】少なくとも１つのブリッジ・ポート・フレ
ーム・ハンドラを少なくとも１つのＬＡＮに相互接続す
る少なくとも１つのＬＡＮコントローラを含むことを特
徴とする、請求項１に記載の装置。
【請求項３】コントローラ手段と透過ブリッジ経路指定
手段の間に配置されており、制御信号に応じてコントロ
ーラ手段を透過ブリッジ経路指定手段から電気的に隔離
する第１の回路手段を含むことを特徴とする、請求項１
に記載の装置。
【請求項４】少なくとも１つのブリッジ・ポート・ハン
ドラ手段を第２のバス手段に接続し、制御信号に応じて
前記少なくとも１つのブリッジ・ポート・ハンドラを第
２のバス手段から電気的に隔離する第２の回路手段を含
むことを特徴とする、請求項３に記載の装置。
【請求項５】透過ブリッジ経路指定手段が、宛先アドレス／発信元アドレス・データを格納するため
の第１のバッファ手段と、前記少なくとも１つのポート・ハンドラ手段に第２のバ
ス手段へのアクセスを許可するための第２のバス・アー
ビタと、局アドレス、ブリッジ・ポート・ハンドラ・アドレス、
通信ネットワーク・タイプ、ネットワーク・プロトコル
情報、および制御情報を含む情報を格納するための中央
データ・バンク手段と、第１のバッファ内のデータと、第２のバス・アービタに
よって生成される制御信号とに応じて、中央データ・バ
ンク手段内のアドレスを第１のバッファ内のアドレスに
相関させ、アドレスが一致すると、前記中央データ・バ
ンク手段から、一致したアドレスと関連するシグナチャ
情報を抽出し、少なくとも１つのブリッジ・ポート・ハ
ンドラ手段に前記シグナチャ情報を書き込む第２の制御
手段とを含むことを特徴とする、請求項１に記載の装
置。
【請求項６】さらに、少なくとも１つのブリッジ・ポー
ト・ハンドラ手段を少なくとも１つのＬＡＮに結合す
る、当該の各ＬＡＮプロトコルを実行するための少なく
とも１つのアダプタ手段を含むことを特徴とする、請求
項１に記載の装置。
【請求項７】少なくとも１つのブリッジ・ポート・ハン
ドラ手段が、第２のバス手段と相互接続するためのブリッジ接続フレ
ーム・プロセス・ユニットと、ＬＡＮと相互接続するためのハードウェア装置ドライバ
と、第１のバス手段と相互接続するためのシステム・インタ
フェース・ユニットと、ブリッジ接続フレーム・プロ
セス・ユニットおよびハードウェア・ドライバに結合さ
れた受信フレーム・バッファと、受信フレーム・バッファに結合された送信フレーム・バ
ッファとを含むことを特徴とする、請求項１に記載の装
置。
【請求項８】第１の送信バス手段と、前記バス手段に結合され、ＬＡＮからフレームを受信
し、ＤＡまたはＳＡあるいはその両方を抽出する、少な
くとも１つのブリッジ・ポート・フレーム・ハンドラ手
段と、前記第１の送信バス手段に結合された、アドレスを格納
するためのＣＡＭと、ＣＡＭに結合された、シグナチャ
情報を格納するためのＳＲＡＭ１と、ＤＡまたはＳＡあるいはその両方を受信し、ＤＡをＣＡ
Ｍ内のアドレスと相関させ、一致すると、ＳＲＡＭ１か
ら関連するシグナチャ情報を抽出し、前記少なくとも１
つのブリッジ・ポート・フレーム・ハンドラ手段にシグ
ナチャ情報を転送するための透過ブリッジ制御管理ユニ
ットとを含むことを特徴とする、ＬＡＮを相互接続する
ための改良型マルチポート・ブリッジ。
【請求項９】透過ブリッジ制御管理ユニットが、ＳＡを
ＣＡＭエントリと相関させ、一致すると、ＳＲＡＭ１の
特定のエントリの特定のフィールドを更新することを特
徴とする、請求項８に記載の改良型マルチポート・ブリ
ッジ。
【請求項１０】透過ブリッジ制御管理ユニットに結合さ
れたＳＲＡＭ２コントローラと、ＳＲＡＭ２コントローラに結合された、ＳＡを格納する
ためのＳＲＡＭ２とを含むことを特徴とする、請求項８
に記載の改良型マルチポート・ブリッジ。
【請求項１１】ＳＡの一致が見つからなかった場合、透
過ブリッジ制御管理ユニットがＳＲＡＭ２コントローラ
にその旨を通知し、ＳＲＡＭ２コントローラが、一致し
ないＳＡをＳＲＡＭ２に転送することを特徴とする、請
求項８に記載の改良型マルチポート・ブリッジ。