JP3542159B2 - マルチプロセッサ構造のブリッジ - Google Patents
マルチプロセッサ構造のブリッジ Download PDFInfo
- Publication number
- JP3542159B2 JP3542159B2 JP4673594A JP4673594A JP3542159B2 JP 3542159 B2 JP3542159 B2 JP 3542159B2 JP 4673594 A JP4673594 A JP 4673594A JP 4673594 A JP4673594 A JP 4673594A JP 3542159 B2 JP3542159 B2 JP 3542159B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- frame
- spanning tree
- port
- protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【産業上の利用分野】
本発明はネットワークシステムに関し、特に大規模ネットワークを複数のスパニングツリーに分割して管理するためのマルチプロセッサ構造のブリッジに関する。
【0002】
【従来の技術】
ブリッジの動作モデルの規定は、国際標準規格IEEE802.1D[ANSI /
IEEE Std 802.1D − 1990 :Media Accsess Control (MAC) Bridges. March 8,1991]
に記載されている。すなわち、個々のポートからフレームを受信したブリッジは、ブリッジに唯一つのフレーム中継機能及びフィルタリングデータベースを用いて、フレームの中継、アドレスの学習、及びフレームのフィルタリングを行う動作モデルが規定されている。つまりこの規定に基づいたブリッジモデルではシングルプロセッサでのブリッジ方式のみが規定されている。
【0003】
またスパニングツリープロトコルを実行するブリッジについてはINTAP(Interoperability Technology Association for Information Processing)のトランスペアレントMACブリッジの実装規約[財団法人 情報処理相互運用技術協会 平成5年6月:OSI中継 RDJ実装規約 トランスペアレントMACブリッジ V3.0]にも規定されている。この場合には、当該ブリッジの全ポートがスパニングツリーに参加する。
【0004】
一方、スパニングツリープロトコルを実行しないブリッジとして簡易MACブリッジの実装規約[財団法人 情報処理相互運用技術協会 平成5年6月:OSI中継 RSJ実装規約 簡易MACブリッジ V3.0]が規定されている。この場合は、当該ブリッジの全ポートがスパニングツリーに参加しない。
【0005】
【発明が解決しようとする課題】
従来技術によるブリッジでは、シングルプロセッサでスパニングツリープロトコルとフレーム中継処理の両方を行うため、スパニングツリーの計算時間分だけフレーム中継性能が低くなる。また、ブリッジが収容可能なポートの総数はプロセッサのフレーム中継処理性能に依存し、ポートの総数の上限値がプロセッサの性能で決まるため、シングルプロセッサではポート数をあまり多くできないという問題があった。また、スパニングツリープロトコルを実行するポートとスパニングツリープロトコルを実行しないポートを混在させて運用するようになっていないため、大規模ネットワークにおいて、ネットワークを複数のスパニングツリーに分割して管理する場合に対応できないという問題も有った。
【0006】
本発明の目的は、スパニングツリープロトコルの計算と端末間の通信フレームの中継処理をそれぞれ別のプロセッサで実行させることによりフレーム中継性能を向上させ、ブリッジが収容可能なポートの総数の制限を実質的になくすとともに、スパニングツリープロトコルを実行するポートとスパニングツリープロトコルを実行しないポートを混在させてスパンニンツリーを複数に分割して管理することを可能にするマルチプロセッサ構造のブリッジを提供することにある。
【0007】
【課題を解決するための手段】
前記目的を達成するために本発明では、ブリッジを、ポートに接続されてフレームの中継処理を行う1個以上のブリッジングプロセッサと、スパニングツリープロトコルを実行するスパニングツリープロトコルプロセッサと、ブリッジングプロセッサおよびスパニングツリープロトコルプロセッサの間の通信手段を有するマルチプロセッサ構造のブリッジとした。
【0008】
さらに、ブリッジに、各々のフィルタリングデータベースを有するブリッジングプロセッサを複数台設けた。そして、各々のブリッジングプロセッサは、ブリッジ内の他のブリッジングプロセッサと同期を取って各々のフィルタリングデータベースを更新し、ブリッジ内の全てのフィルタリングデータベースの内容を同一に維持するようにした。
【0009】
また、スパニングツリープロトコルプロセッサはブリッジ内のポート毎に該ポートがスパニングツリープロトコル動作可またはスパニングツリープロトコル動作不可のいずれであるかを示すスパニングツリー動作モード情報を保持し、各ブリッジングプロセッサは、接続されるポート毎にポートがスパニングツリープロトコル動作可またはスパニングツリープロトコル動作不可のいずれであるかを示すスパニングツリー動作モード情報を保持するようにした。
【0010】
【作用】
ブリッジにスパニングツリープロトコルプロセッサおよびブリッジングプロセッサを設けることにより、スパニングツリープロトコルの計算とフレーム中継処理とを分割処理することが可能となる。これにより、フレーム中継処理の過程においてスパニングツリープロトコルの計算を行う必要が無くなるため、スパニングツリープロトコルの計算時間分フレーム中継性能を向上させることができる。また、ブリッジングプロセッサを複数台設けることにより、プロセッサのフレーム処理性能に依存しないで、容易にポート数を拡張することが可能となる。さらに、スパニングツリープロセッサとブリッジングプロセッサの各々にスパニングツリー動作モード情報を保持することにより、スパニングツリープロトコルの構築に参加しているポートを識別することが可能になるため、スパニングツリープロトコルを実行するポートとスパニングツリープロトコルを実行しないポートの混在が可能となる。
【0011】
【実施例】
以下、本発明の一実施例を図面を用いて具体的に説明する。図1は本発明を用いたブリッジの構成図である。図1において、ブリッジ1はスパニングツリープロトコル機構2、バス4、およびブリッジング機構50、60から構成されている。さらに、スパニングツリープロトコル機構2はスパニングツリー動作モード情報3を有し、各ブリッジング機構50、60は、スパニングツリー動作モード情報52および62、フレーム中継機構51および61、フィルタリングデータベース53および63、ポートステータス情報54および64、ならびにポート55、56、65および66から構成される。ポート55、56、65および66は、各々ネットワーク70、71、80、81と接続される。スパニングツリープロトコル機構2、およびフレーム中継機構51、61は、各々別のプロセッサで構成される。また、スパニングツリー動作モード情報3、52および62、フィルタリングデータベース53および63、並びにポートステータス情報54および64は、各々メモリ等の記憶装置に保持される。なお、フレーム中継機構をポートおよび記憶装置と一体として、ブリッジング機構50および60を各々1つのプロセッサとする構成でもよい。
【0012】
最初に、ブリッジ1のフレーム中継動作およびポート55が受信したフレームをポート65へ中継する動作を図2、図3を用いて説明する。図2はネットワーク70からフレームを受信した時のブリッジング機構50の動作フローであり、図3はバス4からフレームを受信した時のブリッジング機構60の動作フローである。ネットワーク70からフレームを受信したポート55は、当該フレームをフレーム中継機構51に通知する(ステップ110)。これにより、フレーム中継機構51は、当該フレームがスパニングツリープロトコルの計算で用いられるBridge Protocol Data Unit(以下BPDUと略記する)であるか、それ以外であるかを解析する(ステップ120)。BPDU以外である場合、ブリッジ1の中継対象フレームであるためフレーム中継処理を継続する。フレーム中継機構51はポートステータス情報54を参照し、フレームを受信したポート55がフレーム中継禁止であるかを判定する(ステップ130)。フレーム中継禁止であるならば当該フレームを廃棄し(ステップ173)、フレーム中継処理を終了する。フレーム中継禁止でないならば当該フレームの送信元MACアドレスを学習、すなわち当該MACアドレスをフィルタリングデータベース53に登録(ステップ140)した後、フレームを受信したポート55がフレーム中継可であるかを判定する(ステップ150)。フレームを受信したポート55がフレーム中継可でない場合、フレーム中継機構51はフィルタリングデータベース更新用フレームをバス4に送信(ステップ151)した後、フレーム中継処理を終了する。ステップ151により、ブリッジ1内の各ブリッジング機構はフィルタリングデータベース更新用フレームをバス4から受信し、ブリッジ1内の全ブリッジング機構のフィルタリングデータベースの同期を取ることが可能となる。すなわち、各ブリッジング機構は受信したフィルタリングデータベース更新用フレームに基づいて各々のフィルタリングデータベースを更新することにより、フィルタリングデータベースの内容を同一に維持する。フレームを受信したポート55がフレーム中継可である場合、フレーム中継機構51はフィルタリングデータベース53を検索して当該フレームの送信先ポート情報を獲得し(ステップ160)、送信先ポートが自ブリッジング機構50内のポートであるかを判定する(ステップ170)。送信先ポートが自ブリッジング機構50内のポートの場合、送信先ポートがフレームを受信したポート55であるかを判定し(ステップ171)、送信先ポートがフレームを受信したポート55でない場合、自ブリッジング機構50内の送信先ポートへフレームを送信して(ステップ172)、フレーム中継処理を終了する。また、送信先ポートがフレームを受信したポート55である場合、当該フレームを廃棄して(ステップ173)、フレーム中継処理を終了する。送信先ポートが自ブリッジング機構50内のポート以外である場合、バス4を介して送信先ポートへ当該フレームを送信する(ステップ180)。これにより、ブリッジング機構50での処理は終了し、ブリッジング機構60に処理が引き継がれる。
【0013】
ブリッジング機構60のフレーム中継機構61はバス4を介して中継されたフレームを受信(ステップ210)すると、受信したフレームがBPDUであるか判定を行う(ステップ220)。判定の結果BPDUではなかった場合、当該フレームの送信元MACアドレスを学習して、フィルタリングデータベース63に登録(ステップ230)する。そして、当該フレームがフィルタリングデータベース更新用フレームであるかを判定する(ステップ240)。判定の結果、更新用フレームであるならば当該フレームを廃棄し(ステップ251)、処理を終了する。更新用フレームではない場合、ポートステータス情報64を参照してフレーム送信先ポートがフレーム中継可であるかを判定する(ステップ250)。判定の結果、中継可でない場合、当該フレームを廃棄して(ステップ251)、処理を終了する。中継可である場合、送信先ポート65へフレームを送信して(ステップ260)、ポートに接続したネットワーク80へフレームの送信を行う。以上が、バス4を介したブリッジング機構50、60間のフレーム中継動作である。
【0014】
図9にポートステータス情報の一例を示す。フレーム中継機構51および61がポートからフレームを受信した時、またはポートへフレームを送信する時に、当該ポートのポート番号710と一致するエントリを検索し、一致したエントリのポートステータス720を参照することにより、当該ポートが中継可であるかを判定することができる。
【0015】
次にポート55がBPDUを受信した時の動作を図2を用いて説明し、ポート55がBPDUの送信を行う時の動作を図3を用いて説明する。ネットワーク70からフレームを受信したポート55は当該フレームをフレーム中継機構51に通知する(ステップ110)。これによりフレーム中継機構51は当該フレームがBPDUであるかを判定する(ステップ120)。BPDUである場合、フレーム中継機構51はスパニングツリー動作モード情報52を参照し、フレームを受信したポート55がスパニングツリー動作可であるかを判定する(ステップ121)。スパニングツリー動作不可である場合、当該BPDUを廃棄し(ステップ123)、処理を終了する。スパニングツリー動作可である場合、フレーム中継機構51はスパニングツリープロトコル機構2宛にバス4を介して当該BPDUを送信する(ステップ122)。スパニングツリープロトコル機構2はBPDUを受信すると、スパンニングリープロトコルの計算を行い、計算の結果、BPDUを例えばポート56から送信する場合、バス4を介してポート56宛のBPDUをブリッジング中継機構50へ送信する。ブリッジング中継機構50のフレーム中継機構51はバス4からフレームを受信する(ステップ210)と、受信したフレームがBPDUであるかを判定し(ステップ220)、BPDUである場合、送信先ポート56ヘ当該BPDUを送信し(ステップ260)、ポート56はネットワーク70へ当該BPDUを送信する。なお、スパニングツリープロトコル機構2がどのポートにBPDUを送信するかは、ブリッジ1が接続されているネットワーク群のスパニングツリーの構造および状態に依存する。通常時には、スパニングツリーのルートから末端の方向にBPDUが送信される。
【0016】
次にスパニングツリープロトコルの計算の結果、フィルタリングデータベースのエイジングタイム値を変更する場合の動作を図4及び図5を用いて説明する。
【0017】
BPDUの受信、スパニングツリープロトコルで用いるタイマーのタイムアウト等のイベントによるスパニングツリープロトコルの計算の結果、エイジングタイム値の変更が必要かを判定し(ステップ410)、変更が必要な場合、スパニングツリープロトコル機構2はバス4を介して全ブリッジング機構50、60に対し、エイジングタイム値の変更を指示する(ステップ420)。この時、全ポートがスパニングツリー動作不可であるブリッジング機構に対しても、エイジングタイム値の変更を指示し、全ブリッジング機構のフィルタリングデータベースの同期をとる。個々のブリッジング機構50、60のフレーム中継機構51、61は、スパニングツリープロトコル機構2からエイジングタイム値の変更指示を受信する(ステップ430)と、フィルタリングデータベース53、63のエイジングタイム値を更新する(ステップ440)。
【0018】
次にスパニングツリープロトコルの計算の結果、ポート55のポートステータスを更新する場合の動作を図6および図7を用いて説明する。スパニングツリープロトコル機構2はスパニングツリープロトコル計算の結果、ポート55のポートステータスの更新が必要かを判定し(ステップ510)、更新が必要な場合、バス4を用いてポート55のポートステータス設定をブリッジング機構50に対して指示する(ステップ520)。バス4からポートステータスの設定指示を受信(ステップ530)したブリッジング機構50のフレーム中継機構51は、指示に従ってポート55のポートステータス情報を更新する(ステップ540)。
【0019】
図8にスパニングツリー動作モード情報の一例を示す。スパニングツリープロトコル機構2はスパニングツリープロトコルを計算する場合、本情報中のスパニングツリー動作モード620を参照し、スパニングツリー動作可のエントリのポート番号610のポートのみスパニングツリーの計算に参加させる。またフレーム中継機構51、61は受信したフレームがBPDUであった場合、フレームを受信したポートのポート番号610と一致するエントリを検索し、一致したエントリのスパニングツリー動作モード620を参照して、当該ポートがスパニングツリー動作可であるかを判定する。このようにして、スパニングツリープロトコル機構2、ならびにフレーム中継機構51、61のそれぞれが、個々のポートのスパニングツリー動作モードを認識することが可能であるので、スパニングツリートポロジの構築に参加するポートと参加しないポートの混在が可能となる。
【0020】
図10にスパニングツリープロトコル動作可のポートとスパニングツリープロトコル動作不可のポートを混在させて大規模ネットワークを構築した場合のスパニングツリーの構成例を示す。ポート810およびポート811はスパニングツリープロトコル動作不可のポートであり、ポート812およびポート813はスパニングツリープロトコル動作可のポートである。したがって、ポート810および811においてはBPDUが廃棄されるため、それぞれスパニングツリー850と851のトポロジが別々に構成され、ポート812および813において受信されるBPDUは全てスパニングツリープロトコルの計算に用いられるためポート812および813を含んだスパニングツリー852のトポロジが構成される。
【0021】
本実施例はブリッジング機構が2組で、各々のブリッジング機構が2ポートずつ備えている場合の例であるが、ブリッジング機構を3組以上、また、ブリッジング機構当たりのポート数を3つ以上としてもよい。
【0022】
【発明の効果】
スパニングツリープロトコル機構とフレーム中継機構(あるいはブリッジング機構)をそれぞれ別のプロセッサで構成することにより、スパニングツリープロトコルの計算と、フレーム中継処理をそれぞれ別のプロセッサにて処理することができる。したがって、フレーム中継性能を容易に向上させることができる。また、ブリッジング機構を複数組設けることにより、ブリッジが収容可能なポートの総数に実質的に制限が無くなり、ブリッジの多ポート構成化が可能となる。さらに、スパニングツリープロトコル機構とブリッジング機構のそれぞれに、スパニングツリー動作モード情報を備えることにより、スパニングツリープロトコル動作可および動作不可のポートを混在させることができ、これによりスパニングツリーを複数に分割して管理することが可能となる。
【0023】
【図面の簡単な説明】
【図1】本発明の実施例のマルチプロセッサ構造のブリッジの構成図。
【図2】ネットワークからフレームを受信した時のブリッジング機構の動作フロー図。
【図3】バスからフレームを受信した時のブリッジング機構の動作フロー図。
【図4】エイジングタイム設定を指示する時のスパニングツリープロトコル機構の動作フロー図。
【図5】バスからエイジングタイム設定指示を受信したときのフレーム中継機構の動作フロー図。
【図6】ポートステータス設定を指示する時のスパニングツリープロトコル機構の動作フロー図。
【図7】バスからポートステータスの設定指示を受信したときのフレーム中継機構の動作フロー図。
【図8】スパニングツリー動作モード情報の一例を示す図。
【図9】ポートステータス情報の一例を示す図。
【図10】スパニングツリープロトコル動作可のポートと、スパニングツリープロトコル動作不可のポートを混在させて大規模ネットワークを構築した場合の、スパニングツリーの構成例を説明する図。
【符号の説明】
1…ブリッジ 2…スパニングツリープロトコル機構
3、52、62…スパニングツリー動作モード情報 4…バス
50、60…ブリッジング機構 51、61…フレーム中継機構
53、63…フィルタリングデータベース
54、64…ポートステータス情報
55、56、65、66、810〜813…ポート
70、71、80、81…ネットワーク 820〜828…ブリッジ
830〜841…ネットワーク 850〜852…スパニングツリー
Claims (8)
- 各々のネットワークに接続されて該ネットワークとのフレームの送受信を行う複数のポートと、該ポートを介して送受信される前記フレームのフィルタリングを行うためのフィルタリング情報を保持するフィルタリングデータベースとを有し、スパニングツリープロトコルの実行および前記ネットワークを介して接続された端末間のフレームの中継を行うブリッジにおいて、
前記ポートに接続されて前記フレームの中継処理を行う1個以上のブリッジングプロセッサと、
前記スパニングツリープロトコルを実行するスパニングツリープロトコルプロセッサと、
前記ブリッジングプロセッサおよび前記スパニングツリープロトコルプロセッサの間の通信手段とを有し、
前記スパニングツリープロトコルプロセッサは、前記ブリッジ内の前記ポート毎に該ポートがスパニングツリープロトコル動作可またはスパニングツリープロトコル動作不可のいずれであるかを示すスパニングツリー動作モード情報を保持する手段を有し、
前記ブリッジングプロセッサは、該ブリッジングプロセッサに接続される前記ポート毎に該ポートがスパニングツリープロトコル動作可またはスパニングツリープロトコル動作不可のいずれであるかを示すスパニングツリー動作モード情報を保持する手段を有することを特徴とするマルチプロセッサ構造のブリッジ。 - 前記ブリッジは複数個の前記ブリッジングプロセッサを有し、
前記ブリッジングプロセッサは、各々、前記フィルタリングデータベースを有し、
前記ブリッジングプロセッサは、自ブリッジングプロセッサが有する前記フィルタリングデータベースが更新される際に前記ブリッジ内の他の前記ブリッジングプロセッサに前記通信手段を介して前記フィルタリングデータベースの更新を通知する手段と、
前記ブリッジ内の他の前記ブリッジングプロセッサからの前記フィルタリングデータベース更新通知により自ブリッジングプロセッサが有する前記フィルタリングデータベースを更新する手段とを包含することを特徴とする請求項1記載のマルチプロセッサ構造のブリッジ。 - 前記ブリッジングプロセッサは、該ブリッジングプロセッサに接続された前記ポートが前記ネットワークから受信した前記フレームがスパニングツリープロトコルの計算で用いるブリッジプロトコルデータユニットか否かを判定し、
該受信フレームが前記ブリッジプロトコルデータユニットである場合はさらに前記スパニングツリー動作モード情報を参照して前記受信フレームを受信した前記ポートがスパニングツリープロトコル動作可であるか否かを判定し、
該ポートがスパニングツリープロトコル動作可である場合、前記受信フレームを前記通信手段を介して前記スパニングツリープロトコルプロセッサに送信する第1の送信手段と、
前記通信手段を介して前記スパニングツリープロトコルプロセッサから受信した前記フレームが前記ブリッジプロトコルデータユニットであるか否かを判定し、該フレームが前記ブリッジプロトコルデータユニットである場合に該フレームの送信先の前記ポートに該フレームを送信する第2の送信手段とを有し、
前記スパニングツリープロトコルプロセッサは前記ブリッジングプロセッサから前記通信手段を介して送信された前記フレームが前記ブリッジプロトコルデータユニットであるか否かを判定し、該フレームが前記ブリッジプロトコルデータユニットである場合、前記スパニングツリープロトコルの計算を行い、該計算により作成した前記ブリッジプロトコルデータユニットの送信先の前記ネットワークが接続された前記ポートが接続されている前記ブリッジングプロセッサに送信する手段を有することを特徴とする請求項1記載のマルチプロセッサ構造のブリッジ。 - 前記ブリッジングプロセッサは、該ブリッジングプロセッサ内の前記ポート毎に該ポートの状態に関する前記スパニングツリープロトコルプロセッサの計算結果であるポートステータス情報を保持する手段を有することを特徴とする請求項1乃至請求項3のいずれか一に記載のマルチプロセッサ構造のブリッジ。
- 複数のネットワークに接続され、前記ネットワーク間でフレームの中継処理を行うフレーム中継装置において、
前記複数のネットワークと一対一に接続される複数のポートと、
前記複数のポートの少なくとも一部に接続され、フレームの中継処理を行う少なくとも一つの第一のプロセッサと、
特定のプロトコルを実行する第二のプロセッサと、
ポート毎に前記プロトコルを実行して良いかどうかを表す動作モード情報を保持する記憶手段と、
前記第一のプロセッサと前記第二のプロセッサを接続する通信手段とを有し、
前記第一のプロセッサは、前記少なくとも一部のポートを介して受信したフレームが特定のフレームであると識別し、かつ、前記動作モード情報を参照して前記特定のフレームを受信したポートが前記プロトコルを実行して良いポートであると識別した場合には、前記通信手段を介して前記特定のフレームを前記第二のプロセッサに転送し、
前記第二のプロセッサは、前記特定のフレームを受信し、前記特定のフレームに含まれる情報を用いて前記プロトコルを実行することを特徴とするフレーム中継装置。 - 複数のネットワークが接続され、これらネットワーク間でフレームを中継するフレーム中継装置において、
前記ネットワークと一対一に接続される複数のポートと、
前記複数のポートの少なくとも一部に接続され、フレームの中継処理を行う少なくとも一つの第一のプロセッサと、
通信経路を動的に設定するプロトコルを実行する第二のプロセッサと、
ポート毎に前記プロトコルを実行して良いかどうかを表す動作モード情報を保持する記憶手段と、
前記第一のプロセッサと前記第二のプロセッサを接続する通信手段と、
を有し、
前記第一のプロセッサは、前記少なくとも一部のポートを介して受信したフレームが通信経路の設定用フレームであることを識別し、かつ、前記動作モードを参照して前記通信経路の設定用フレームを受信したポートが前記プロトコルを実行して良いポートであると識別した場合には、前記通信手段を介して前記通信経路の設定用フレームを前記第二のプロセッサに転送し、
前記第二のプロセッサは、前記転送された通信経路設定用のフレームに含まれている情報を用いて前記プロトコルを実行することを特徴とするフレーム中継装置。 - 前記フレーム中継装置は、さらに、ポート毎にフレームの中継が可能か否かを表すポートステータス情報を記憶する記憶手段を有し、
前記第二のプロセッサは、前記プロトコルを実行した結果いずれかのポートの前記ポートステータス情報を変更する必要があると判定した場合には、前記通信手段を介して前記いずれかのポートと接続された前記第一のプロセッサに前記ポートステータス情報の変更を指示し、
前記指示を受けた前記第一のプロセッサは、前記いずれかのポートの前記ポートステータス情報を変更することを特徴とする請求項5または6に記載のフレーム中継装置。 - 前記フレーム中継装置は、さらに、前記第一のプロセッサによりフィルタリングを行うときに参照されるフレームフィルタリング情報を記憶する記憶手段を有し、
前記第二のプロセッサは、前記プロトコルを実行した結果、前記フィルタリング情報の変更が必要であると判定した場合には、前記通信手段を介して前記少なくとも一つの第一のプロセッサに前記フレームフィルタリング情報の変更を指示し、
前記指示を受けた前記少なくとも一つの第一のプロセッサは、前記フレームフィルタリング情報を変更することを特徴とする請求項5または6に記載のフレーム中継装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4673594A JP3542159B2 (ja) | 1994-03-17 | 1994-03-17 | マルチプロセッサ構造のブリッジ |
US08/401,898 US5761435A (en) | 1994-03-17 | 1995-03-10 | Multiprocessor bridge having storage for spanning tree operation mode information indicating whether each port of the bridge is operable under spanning tree protocol |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4673594A JP3542159B2 (ja) | 1994-03-17 | 1994-03-17 | マルチプロセッサ構造のブリッジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07264244A JPH07264244A (ja) | 1995-10-13 |
JP3542159B2 true JP3542159B2 (ja) | 2004-07-14 |
Family
ID=12755592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4673594A Expired - Fee Related JP3542159B2 (ja) | 1994-03-17 | 1994-03-17 | マルチプロセッサ構造のブリッジ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5761435A (ja) |
JP (1) | JP3542159B2 (ja) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5940597A (en) * | 1995-01-11 | 1999-08-17 | Sony Corporation | Method and apparatus for periodically updating entries in a content addressable memory |
US6256313B1 (en) | 1995-01-11 | 2001-07-03 | Sony Corporation | Triplet architecture in a multi-port bridge for a local area network |
US5857075A (en) * | 1995-01-11 | 1999-01-05 | Sony Corporation | Method and integrated circuit for high-bandwidth network server interfacing to a local area network |
US5884040A (en) * | 1995-01-11 | 1999-03-16 | Sony Corporation | Per-packet jamming in a multi-port bridge for a local area network |
JP2974280B2 (ja) * | 1996-09-11 | 1999-11-10 | 日本電気通信システム株式会社 | ネットワーク接続のブリッジ装置における仮想グループ情報管理方法 |
US5878232A (en) * | 1996-12-27 | 1999-03-02 | Compaq Computer Corporation | Dynamic reconfiguration of network device's virtual LANs using the root identifiers and root ports determined by a spanning tree procedure |
US6111858A (en) * | 1997-02-18 | 2000-08-29 | Virata Limited | Proxy-controlled ATM subnetwork |
US6246680B1 (en) | 1997-06-30 | 2001-06-12 | Sun Microsystems, Inc. | Highly integrated multi-layer switch element architecture |
US6052738A (en) * | 1997-06-30 | 2000-04-18 | Sun Microsystems, Inc. | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory |
US6081522A (en) | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | System and method for a multi-layer network element |
US6044418A (en) | 1997-06-30 | 2000-03-28 | Sun Microsystems, Inc. | Method and apparatus for dynamically resizing queues utilizing programmable partition pointers |
US6016310A (en) | 1997-06-30 | 2000-01-18 | Sun Microsystems, Inc. | Trunking support in a high performance network device |
US6081512A (en) * | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | Spanning tree support in a high performance network device |
US6128666A (en) * | 1997-06-30 | 2000-10-03 | Sun Microsystems, Inc. | Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine |
US6044087A (en) * | 1997-06-30 | 2000-03-28 | Sun Microsystems, Inc. | Interface for a highly integrated ethernet network element |
US6049528A (en) | 1997-06-30 | 2000-04-11 | Sun Microsystems, Inc. | Trunking ethernet-compatible networks |
US6094435A (en) | 1997-06-30 | 2000-07-25 | Sun Microsystems, Inc. | System and method for a quality of service in a multi-layer network element |
US5938736A (en) * | 1997-06-30 | 1999-08-17 | Sun Microsystems, Inc. | Search engine architecture for a high performance multi-layer switch element |
US6088356A (en) | 1997-06-30 | 2000-07-11 | Sun Microsystems, Inc. | System and method for a multi-layer network element |
US6617879B1 (en) | 1997-09-17 | 2003-09-09 | Sony Corporation | Transparently partitioned communication bus for multi-port bridge for a local area network |
US6301256B1 (en) | 1997-09-17 | 2001-10-09 | Sony Corporation | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network |
US6816490B1 (en) | 1997-09-17 | 2004-11-09 | Sony Corporation | Statistical learning technique in a multi-port bridge for a local area network |
US6446173B1 (en) | 1997-09-17 | 2002-09-03 | Sony Corporation | Memory controller in a multi-port bridge for a local area network |
US6363067B1 (en) | 1997-09-17 | 2002-03-26 | Sony Corporation | Staged partitioned communication bus for a multi-port bridge for a local area network |
US6157951A (en) * | 1997-09-17 | 2000-12-05 | Sony Corporation | Dual priority chains for data-communication ports in a multi-port bridge for a local area network |
US6308218B1 (en) | 1997-09-17 | 2001-10-23 | Sony Corporation | Address look-up mechanism in a multi-port bridge for a local area network |
US6188694B1 (en) | 1997-12-23 | 2001-02-13 | Cisco Technology, Inc. | Shared spanning tree protocol |
US6032194A (en) | 1997-12-24 | 2000-02-29 | Cisco Technology, Inc. | Method and apparatus for rapidly reconfiguring computer networks |
US6976088B1 (en) * | 1997-12-24 | 2005-12-13 | Cisco Technology, Inc. | Method and apparatus for rapidly reconfiguring bridged networks using a spanning tree algorithm |
US6202114B1 (en) * | 1997-12-31 | 2001-03-13 | Cisco Technology, Inc. | Spanning tree with fast link-failure convergence |
US6195351B1 (en) * | 1998-01-28 | 2001-02-27 | 3Com Corporation | Logical switch set |
US7430164B2 (en) * | 1998-05-04 | 2008-09-30 | Hewlett-Packard Development Company, L.P. | Path recovery on failure in load balancing switch protocols |
US6628661B1 (en) * | 1998-08-27 | 2003-09-30 | Intel Corporation | Spanning tree recovery in computer networks |
US6330229B1 (en) * | 1998-11-09 | 2001-12-11 | 3Com Corporation | Spanning tree with rapid forwarding database updates |
US6898189B1 (en) | 2000-08-23 | 2005-05-24 | Cisco Technology, Inc. | Restartable spanning tree for high availability network systems |
US6628624B1 (en) | 1998-12-09 | 2003-09-30 | Cisco Technology, Inc. | Value-added features for the spanning tree protocol |
JP2000183943A (ja) * | 1998-12-17 | 2000-06-30 | Fujitsu Ltd | ケーブルモデム及びケーブルモデムシステム |
US6611502B1 (en) | 1999-01-15 | 2003-08-26 | 3Com Corportion | Spanning tree with rapid propagation of topology changes |
US6771610B1 (en) | 1999-01-19 | 2004-08-03 | 3Com Corporation | Spanning tree with protocol for bypassing port state transition timers |
US6535490B1 (en) * | 1999-03-04 | 2003-03-18 | 3Com Corporation | High availability spanning tree with rapid reconfiguration with alternate port selection |
US6678241B1 (en) | 1999-11-30 | 2004-01-13 | Cisc Technology, Inc. | Fast convergence with topology switching |
US6937576B1 (en) * | 2000-10-17 | 2005-08-30 | Cisco Technology, Inc. | Multiple instance spanning tree protocol |
US20030149757A1 (en) * | 2000-12-27 | 2003-08-07 | Reiko Ueno | Identification code management system for home network |
JP2002353998A (ja) * | 2001-05-30 | 2002-12-06 | Nec Corp | 通信装置及びそれを用いたネットワークシステム並びにスパニングツリー構築方法 |
JP3494167B2 (ja) | 2001-05-30 | 2004-02-03 | 日本電気株式会社 | 通信装置及び通信システム並びに通信制御方法 |
US7013347B1 (en) * | 2001-10-16 | 2006-03-14 | Cisco Technology, Inc. | Distance vector extension to the address resolution protocol |
US7177946B1 (en) | 2001-12-06 | 2007-02-13 | Cisco Technology, Inc. | Optimal sync for rapid spanning tree protocol |
US20040105455A1 (en) * | 2002-08-29 | 2004-06-03 | Seaman Michael John | Automatic edge port and one way connectivity detection with rapid reconfiguration for shared media in spanning tree configured bridged Local Area Networks |
TWI254527B (en) * | 2003-02-19 | 2006-05-01 | Nec Corp | Network system, spanning tree configuration method and spanning tree configuration node |
US7342877B1 (en) | 2003-05-13 | 2008-03-11 | Cisco Technology, Inc. | Method and system for providing a loop-free ring topology |
US7602706B1 (en) | 2003-05-15 | 2009-10-13 | Cisco Technology, Inc. | Inter-ring protection for shared packet rings |
US7627654B2 (en) | 2003-06-09 | 2009-12-01 | Foundry Networks, Inc. | System and method for multiple spanning tree protocol domains in a virtual local area network |
US7558205B1 (en) | 2003-08-01 | 2009-07-07 | Foundry Networks, Inc. | System and method for detecting and isolating a remote loop |
US7564858B1 (en) | 2003-08-01 | 2009-07-21 | Foundry Networks, Inc. | System and method for enabling a remote instance of a loop avoidance protocol |
US7339900B2 (en) * | 2003-09-26 | 2008-03-04 | Sun Microsystem, Inc. | Method and apparatus for preventing spanning tree loops during traffic overload conditions |
US7774461B2 (en) | 2004-02-18 | 2010-08-10 | Fortinet, Inc. | Mechanism for determining a congestion metric for a path in a network |
CN100372333C (zh) * | 2004-06-25 | 2008-02-27 | 杭州华三通信技术有限公司 | 快速生成树协议在多cpu环境下的分布式实现方法 |
FR2882939B1 (fr) * | 2005-03-11 | 2007-06-08 | Centre Nat Rech Scient | Dispositif de separation fluidique |
JP4620527B2 (ja) * | 2005-06-03 | 2011-01-26 | 株式会社日立製作所 | パケット通信装置 |
US7995499B2 (en) * | 2006-11-23 | 2011-08-09 | Cisco Technology, Inc. | Minimizing spanning-tree protocol event processing and flooding in distribution networks |
US8077709B2 (en) | 2007-09-19 | 2011-12-13 | Cisco Technology, Inc. | Redundancy at a virtual provider edge node that faces a tunneling protocol core network for virtual private local area network (LAN) service (VPLS) |
ATE461571T1 (de) * | 2008-01-08 | 2010-04-15 | Alcatel Lucent | Verfahren zum schutz einer netzwerkkonfigurationseinstellung anhand eines spanning-tree-protokolls |
US20100115415A1 (en) * | 2008-10-31 | 2010-05-06 | Hickey James P | Graphic for network switches |
US8650285B1 (en) | 2011-03-22 | 2014-02-11 | Cisco Technology, Inc. | Prevention of looping and duplicate frame delivery in a network environment |
US8428363B2 (en) * | 2011-04-29 | 2013-04-23 | Mitsubishi Electric Research Laboratories, Inc. | Method for segmenting images using superpixels and entropy rate clustering |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4706080A (en) * | 1985-08-26 | 1987-11-10 | Bell Communications Research, Inc. | Interconnection of broadcast networks |
US5018137A (en) * | 1988-06-27 | 1991-05-21 | Digital Equipment Corporation | Transparent load sharing for parallel networks |
US5280480A (en) * | 1991-02-21 | 1994-01-18 | International Business Machines Corporation | Source routing transparent bridge |
US5500860A (en) * | 1991-06-14 | 1996-03-19 | Digital Equipment Corporation | Router using multiple hop redirect messages to enable bridge like data forwarding |
US5195181A (en) * | 1992-01-10 | 1993-03-16 | Digital Equipment Corporation | Message processing system having separate message receiving and transmitting processors with message processing being distributed between the separate processors |
US5490252A (en) * | 1992-09-30 | 1996-02-06 | Bay Networks Group, Inc. | System having central processor for transmitting generic packets to another processor to be altered and transmitting altered packets back to central processor for routing |
US5448565A (en) * | 1992-11-12 | 1995-09-05 | International Business Machines Corp. | Multiport LAN bridge |
US5515376A (en) * | 1993-07-19 | 1996-05-07 | Alantec, Inc. | Communication apparatus and methods |
-
1994
- 1994-03-17 JP JP4673594A patent/JP3542159B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-10 US US08/401,898 patent/US5761435A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5761435A (en) | 1998-06-02 |
JPH07264244A (ja) | 1995-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3542159B2 (ja) | マルチプロセッサ構造のブリッジ | |
EP1677468B1 (en) | Retention of a stack address during primary master failover | |
US7729296B1 (en) | Distributed BPDU processing for spanning tree protocols | |
EP1925126B1 (en) | System and method for generating symmetrical spanning trees | |
US6298061B1 (en) | Port aggregation protocol | |
US6445710B1 (en) | Method and apparatus for transparently bridging traffic across wide area networks | |
US7835306B2 (en) | Translating MST instances between ports of a bridge in a computer network | |
JP2003218901A (ja) | フレーム中継システム、フレーム中継装置、中継装置およびネットワーク | |
US6445715B1 (en) | Dynamic trunk protocol | |
US9819572B2 (en) | Multiple ring identification and configuration protocol | |
JP5150679B2 (ja) | スイッチ装置 | |
US20080205418A1 (en) | System and Method for Avoiding Duplication of MAC Addresses in a Stack | |
WO2005107170A1 (en) | Intelligent adjunct network device | |
US6657951B1 (en) | Backup CRF VLAN | |
EP1480397B1 (en) | Extensions to the spanning tree protocol | |
Wojdak | Rapid Spanning Tree Protocol: A new solution from an old technology | |
US6724734B1 (en) | Creating a spanning tree of a network including clusters | |
JPH0624368B2 (ja) | 学習機能を持ったブリッジ方式 | |
Cisco | Understanding Spanning-Tree Protocol | |
Cisco | Understanding Spanning-Tree Protocol | |
EP1116361B1 (en) | Communications network bridge | |
JPH09284328A (ja) | 複数スイッチ間の仮想lan方式 | |
JPH11168490A (ja) | ブリッジ装置 | |
JPH0574040U (ja) | Lan間相互接続装置 | |
JPH11177600A (ja) | スイッチングハブ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |