JPH10200567A - Ｌａｎスイッチ - Google Patents

Ｌａｎスイッチ

Info

Publication number
JPH10200567A
JPH10200567A JP9334114A JP33411497A JPH10200567A JP H10200567 A JPH10200567 A JP H10200567A JP 9334114 A JP9334114 A JP 9334114A JP 33411497 A JP33411497 A JP 33411497A JP H10200567 A JPH10200567 A JP H10200567A
Authority
JP
Japan
Prior art keywords
port
frame
switching network
ports
port group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9334114A
Other languages
English (en)
Other versions
JP3322195B2 (ja
Inventor
Richard Vasiliko Albert
アルバート・リチャード・バシリコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10200567A publication Critical patent/JPH10200567A/ja
Application granted granted Critical
Publication of JP3322195B2 publication Critical patent/JP3322195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 スループットと待ち時間に関して優れた性能
を示し、待機チェーンの考え方やノックアウトの手法を
採用しないＬＡＮスイッチ・アーキテクチャを提供す
る。 【解決手段】 ＬＡＮスイッチ・アーキテクチャは、ク
ロスバーと時分割多重バス・アーキテクチャを組み合わ
せ、次に利用できる転送チャネルのルーティングと連想
出力ポートのルーティングを可能にするハイブリッド交
換網を持つ。ＬＡＮスイッチ・アーキテクチャは複数の
装置ポートを持つ複数のポート・グループ、異なるポー
ト・グループの装置ポート間で通信を促進する交換網、
及び交換網を制御するコントローラを持つ。複数のポー
ト・グループはそれぞれポート・グループを交換網と相
互接続する通信チャネルを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ローカル・エリア
・ネットワーク（ＬＡＮ）・スイッチ・アーキテクチャ
に関し、特に異なるバス・アーキテクチャを組み合わせ
て、１Ｍｂｐｓ乃至１５５ＭｂｐｓのＬＡＮトラフィッ
クを交換する際のスループットと待ち時間に関して優れ
た性能を発揮する高速ＬＡＮスイッチに関する。
【０００２】
【従来の技術】従来技術のＬＡＮスイッチは、クロスバ
ー・アーキテクチャを基礎にしているか、または時分割
多重バス・アーキテクチャを基礎にしている。
【０００３】P．A．Franaszekによる米国特許番号第５
２６４８４２号は、待機チェーンを持つスイッチ接続に
ついて述べている。マルチポート通信システムでは、使
用中のポートのリクエスタが待機チェーンのキューに置
かれる。クロスバー・スイッチの接続性により待機チェ
ーンが保存される。待機チェーンの要素が変更されて正
しい接続が行われる。つまりポートのグループが一種の
リンク・リストによって接続されるが、ポインタはスイ
ッチ自体内の接続で構成される。これらの接続はリスト
構造を保存するため、及び情報を受け渡すために用いら
れる。この考え方では、制御情報を交換網マトリックス
のあるポートから後続のポートに転送する必要がある。
【０００４】H．−H．J．Chaoによる米国特許番号第５
１７９５５２号ではノックアウト・スイッチの設計が説
明されている。大きいパケット・スイッチまたは非バッ
ファ・ベースの統計的マルチプロセッサ用のクロスポイ
ント・マトリックス交換素子に、クロスバー・マトリッ
クス網が用いられる。ここで個々の交換素子の出力ポー
トは様々なグループに分けられる。これはルーティング
経路をこのような任意のグループの素子間で共有するた
めである。このグループのそれぞれの出力は、それら自
体がシリアル接続される連続したグループに再帰的に分
けられ、各グループは数が順に少なくなる出力を、この
ような出力の１つがスイッチの対応する出力ポートそれ
ぞれに得られるまで提供する。交換素子は制御回路を含
む。制御回路は、特定の時間枠での２つの受信ビット・
ストリームの対応ビットを比較して制御信号を生成す
る。また２つの入力ビット・ストリームを交互に２つの
データ出力にルーティングするための制御信号に応答す
るルーティング回路が交換素子に含まれる。この方法で
は、スイッチが処理できる以上のパケットが"コンセン
トレータ"に提示された場合、"コンセントレータ"はた
だそれらを"締め出し"、"上位層ソフトウェア"のエラー
検出とメッセージ再送の機能に頼み、供給されたデータ
を再送する。上位層プロトコルに依存して、喪失パケッ
トを検出してそれらを再送することは、パケット待ち時
間が過剰に長くなり、タイムアウトによりセッションの
ドロップアウトが生じることにもなる。また"締め出さ
れた"パケットの再送では、ネットワークが更にふく輳
し、他のパケットも締め出される結果になり得る。この
方法はまた複数のセル・バッファを使用する。各バッフ
ァは１セルの遅延を加える。これはパケットの待ち時間
を最小にすることが強く求められるＬＡＮスイッチ環境
では都合が悪い。
【０００５】H．−H．J．Chaoによる米国特許番号第５
１９７０６４号は、再帰的分割を採用した分散モジュラ
・パケット・スイッチについて述べている。このスイッ
チは、チャネルのグループ分けを利用して、全体的性能
を改良し、またクロスバー交換網により、ふく輳を解消
する機能とフィルタ機能を内部の個々の交換素子自体の
間で分散させる。出力ポートのグループ分けは、各出力
ポートに対して１つの出力経路が得られるまで再帰的に
適用される。
【０００６】J．A．Niehausらによる米国特許番号第５
１８９６６５号は、最大８つのデータ・ポートの相互接
続を容易にするよう設計されたデジタル・クロスバー・
スイッチを開示している。装置には８つの双方向ポート
が含まれる。各ポートは８ビット幅である。ポートの相
互接続は格納され、各ポートに関連付けられた制御メモ
リ位置によって制御される。ＬＡＮ環境では、数百分の
１のポート密度が一般的でまた望ましいのであり、最大
８ポートという制限ではこのスイッチの魅力はなくな
る。
【０００７】H．T．Olnowichらによる米国特許番号第５
４０４４６１号は、無バッファ非同期交換網でブロード
キャスト／マルチキャスト転送を行うブロードキャスト
／交換装置について説明している。ここで提示されてい
る方法は、データをユニキャスト、マルチキャスト、ま
たはブロードキャストのパケットとして、非同期に転送
し、入力ポート間のブロードキャストまたはマルチキャ
ストのいずれかのふく輳を解消するというものである。
ブロードキャスト／交換装置は、入力ポートのうち任意
の１つから出力ポートのうち任意の１つへの接続、入力
ポートのうち任意の１つから複数の出力ポートのうち一
定数のサブセットに同時に、または入力ポートのうち任
意の１つから全ての出力ポートに同時に接続を行う。
【０００８】D．V．Petersによる米国特許番号第５１７
９６６９号は、マルチプロセッサ相互接続とアクセス調
停の構成を提示している。マルチプロセッサ・システム
のプロセッサは、クロスバー・スイッチ等、非ブロッキ
ング通信媒体により相互接続される。光学リンクにより
各プロセッサがクロスバー・スイッチ側の専用ポート回
路に接続される。各ポート回路は電気リンクによりクロ
スバー・スイッチに接続される。ポート回路は競合媒体
により相互接続される。各ポート回路の回路は、接続さ
れたプロセッサへのアクセス・リクエストを受信し、競
合するリクエストに優先度を付け、それらに順に優先度
を与える。この構成では、スイッチ網の各ポートと接続
された各プロセッサ・ノードの間にリンクが１つ用いら
れる。
【０００９】A．R．Kentらによる米国特許番号第４８４
５７２２号では、クロスバー交換を採用したコンピュー
タ相互接続カプラが開示されている。カプラには１組の
ジャンクタがある。ジャンクタはチャネル・トランスミ
ッタとチャネル・レシーバに割当てられ、チャネル・ト
ランスミッタにアドレス指定されたチャネル・レシーバ
からのメッセージがルーティングされる。メッセージが
チャネル・レシーバによって受信されると、チャネル・
レシーバはメッセージの先頭部分をＦＩＦＯ（First-In
-First-Out）バッファに格納し、メッセージ・ルーティ
ングのリクエストを中央スイッチ・ロジックに送る。宛
先のトランスミッタまたはレシーバが使用中の場合、中
央ロジックはメッセージ・リクエストを宛先キューに置
き、信号を要求側ソース・トランスミッタに返し、フロ
ー制御信号をオンにする。フロー制御信号は、メッセー
ジの発信元であるデータ処理装置に返送される。このデ
ータ処理装置にアドレス指定されたメッセージはしか
し、フロー制御キャリアに挿入され、メッセージの前後
両方にポーズが置かれる。またデータ処理装置は受信メ
ッセージに応答して確認コードを返すようにされる。リ
クエストは、異なる優先度レベルに分けられ、別個のた
だし重複した調停ロジックにより、同じ優先度グループ
内の同時のリクエストが解決される。この特許が提示し
ているのは、１つの双方向リンクまたは２つの１方向リ
ンクを、クロスバー・スイッチの各ポートと接続された
各プロセッサ・ノードの間に使用することである。
【００１０】W．F．Hedbergらによる米国特許番号第５
２６１０５９号は、データ通信網用のクロスバー・イン
タフェースについて述べている。ホスト・コンピュータ
とクロスバー・スイッチの間のクロスバー・インタフェ
ースは、マルチポートＲＡＭ装置を用いたデータ・バッ
ファリングを採用している。受信データと送信データ
は、ＲＡＭの別々のシリアル・ポートとの間でクロック
され、同時にローカル・プロセッサがランダム・アクセ
ス・ポートにより、シリアル・ポートに非同期に、ＲＡ
Ｍにアクセスしてプロトコルを実行することができる。
データのバーストをマルチポートＲＡＭに格納する順序
は、どの位置が空いているかを管理する空きバッファ・
マネージャにより定義される。これらの位置のアドレス
は、受信パケットに用いられた後に受信済みリストに移
される。プロトコル・プロセッサがそのタスクを終了し
たあと、これらのアドレスは（バースト・データ記述子
と呼ばれる）転送リストに移され、バースト・データを
クロック・アウトするためシリアル・レジスタに返すの
が待たれる。次に記述子は、転送されるとき再び空きバ
ッファ・マネージャに入力される。この特許が提示して
いるのは、接続された２つのプロセッサ間で通信効率を
高めるためデュアル・ポートＲＡＭを使用することであ
る。
【００１１】
【発明が解決しようとする課題】本発明の目的は、スル
ープットと待ち時間に関して優れた性能を示し、待機チ
ェーンの考え方やノックアウトの手法を採用しないＬＡ
Ｎスイッチ・アーキテクチャを提供することである。
【００１２】本発明の他の目的は、パケットを棄却せ
ず、制御情報の転送を必要とせず、ＬＡＮスイッチ・ア
ーキテクチャでデータ・パケットをルーティングし転送
する方法を提供することである。
【００１３】
【課題を解決するための手段】本発明は、クロスバーと
時分割多重のバス・アーキテクチャ及び次に利用できる
転送チャネルのルーティングと関連出力ポートのルーテ
ィング方法を組み合わせた、ハイブリッド・スイッチ網
を提供する。
【００１４】ＬＡＮスイッチ・アーキテクチャには複数
のポート・グループ、異なる装置ポート間での通信を促
進する交換網、及び交換網を制御するコントローラがあ
る。複数のポート・グループはそれぞれ、ポート・グル
ープを交換網と相互接続する通信チャネルを含む。
【００１５】複数のポート・グループ、異なるポート・
グループにある装置ポート間の通信を促進する交換網、
交換網を制御し、各ポート・グループに、ポート・グル
ープの装置ポートを相互接続する通信バスを含むコント
ローラ、通信バスでの転送を制御するコントローラ、及
びポート・グループを交換網と相互接続する複数の通信
チャネルを持つＬＡＮスイッチ・アーキテクチャでは、
宛先アドレスを持つルーティング・ヘッダが転送される
各フレームに割当てられ、フレームはソース・アドレス
から宛先アドレスにルーティングされて転送され、転送
されるフレームの宛先アドレスとソース・アドレスが、
複数のポート・グループ内の同じポート・グループ内に
ある場合、フレームは交換網を使用せずに同じポート・
グループのポート間で同時にルーティングされ転送され
る。
【００１６】
【発明の実施の形態】図１に示した好適な実施例は、交
換網、好適には非同期パケット・スイッチ１、及びこの
例では４つの４ポート・ライン・カードまたは時分割多
重ポート・グループＧ１乃至Ｇ４を持つＬＡＮスイッチ
・アーキテクチャである。４つだけでなく、複数のポー
ト・グループＧ１乃至Ｇｉをパケット・スイッチ１に接
続することもできる（ｉ＝１．．．ｎ）。
【００１７】図２を参照する。各ポート・グループは複
数のポート・チップＰ１乃至Ｐｋ及び複数のチャネル・
チップＣ１乃至Ｃｋを含むと定義される。ここでｋ＝
１．．．ｎである。この特別な実施例で各ポート・グル
ープは４つのポート・チップＰ１、Ｐ２、Ｐ３、Ｐ４及
び４つのチャネル・チップＣ１、Ｃ２、Ｃ３、Ｃ４を含
む。チャネル・チップＣ１、Ｃ２、Ｃ３、Ｃ４はポート
・グループＧ１を交換網１に接続する。
【００１８】ポート・チップＰ１、Ｐ２、Ｐ３、Ｐ４
は、適切なＬＡＮ物理層、メモリ・アクセス、バッファ
リング及びバス・インタフェースの各機能を提供する。
各ポート・チップは半２重、またはオプションとして全
２重の動作が可能である。図２でポート・チップは個別
のエンティティとして示してあるが、デュアルまたはク
アドのポート・チップとして実現することもできる。Ｌ
ＡＮ物理層／メモリ・アクセスは通常は自動交渉機能を
含み、ＬＡＮ動作速度、媒体の種類、半２重伝送、また
は全２重伝送等が決定される。ＰＣ（パーソナル・コン
ピュータ）やワークステーションはポート・チップＰ
１、Ｐ２、Ｐ３、Ｐ４に接続される。
【００１９】ポート・グループＧ１と同様、各ポート・
グループは更にマイクロプロセッサ３または他の状態機
械ロジック、及びオプションのバッファＲＡＭ４を含
む。ポート・グループの素子は共通データ・パス５によ
って相互接続される。データ・パス５は、例えばパラレ
ル・バスであり、好適には３２ビット・バスである。デ
ータは多重化されたポート・グループのポート・チップ
やチャネル・チップ相互間を、ＰＩＯやブロック移動命
令を介してマイクロプロセッサ３により、ＤＭＡロジッ
クにより、または他の同様な手段により移動する。各ポ
ート・チップＰ１、Ｐ２、Ｐ３、Ｐ４と各チャネル・チ
ップＣ１、Ｃ２、Ｃ３、Ｃ４は、データ待ち時間が最小
になり、バスの使用状態が最適化されるようにバス５へ
のアクセスを与えられる。
【００２０】異なるポート・グループの装置ポート間の
通信を促進する交換網１のほかに、ＬＡＮスイッチ・ア
ーキテクチャは更に交換網を制御するコントローラ２を
含む。
【００２１】既存の設計では全てのスイッチ・ポートが
１つのバス網に接続されるが、このＬＡＮスイッチ・ア
ーキテクチャでは、複数のばらばらのポート・グループ
Ｇｉにより、フレームの同時ルーティングと転送を可能
にするサブファブリック（副交換網）を提供する。同じ
ポート・グループ内のソース・アドレス／ポートとして
宛先アドレス／ポートを持つフレームは、交換網１を使
用せずにポートからポートへ直接転送される。例えば、
同じポート・グループＧ１のポートＰ１とＰ４の間で及
び別のポート・グループＧｉのポート間で同時転送を行
うことができる。これにより待ち時間とスループットに
関して性能が改良されポート当たりのコストが低下す
る。
【００２２】各ポート・グループＧｉに関連付けられる
マイクロプロセッサ３その他同様の手段は、各ポート・
チップＰ１、Ｐ２、Ｐ３、Ｐ４に接続されたＰＣやワー
クステーションのソース・アドレスを各ポートをポーリ
ングするか、または受信済みフレームのソース・アドレ
ス・フィールドを調べることによって発見する。ポート
・チップに、転送予定のフレームがあるとき、ポート・
チップはフレームの宛先アドレス・フィールドが受信さ
れた後にマイクロプロセッサ３に割込みをかける。マイ
クロプロセッサ３または他の状態機械は、宛先アドレス
のスイッチ・ポート番号へのマッピングを、例えばロー
カルＲＡＭのテーブル・ルックアップを介して計算し、
転送予定のフレームの前にルーティング・ヘッダを付加
する。
【００２３】これに代えて、ＣＡＭ（content addressa
ble memory）または連想メモリをマッピング機能に使用
することもできる。フレームの宛先アドレスがローカル
・プロセッサのテーブルにない場合、メッセージがコン
トローラ２に送られ、宛先アドレスからスイッチ・ポー
トへのマッピング情報が要求される。或いはまた、ロー
カル・プロセッサは転送及びローカル・ルート・テーブ
ルの遅延更新のため、フレームをコントローラ２にルー
ティングするヘッダを前に付加することもできる。
【００２４】これまでのＬＡＮスイッチ・アーキテクチ
ャでは、各ポートに、交換網にアクセスするための専用
経路が１つある。フレームが例えばその宛先ポートが使
用中であるため停止した場合、停止したフレームの後の
キュー内のフレームも、たとえそれらの宛先ポートが空
いていて利用できるとしても停止する。本出願の新しい
ＬＡＮアーキテクチャでは、各ポート・チップが交換網
への複数のチャネルにアクセスできる。図２の好適な実
施例の場合、各ポート・チップＰ１、Ｐ２、Ｐ３、Ｐ４
は４つのチャネルＣ１、Ｃ２、Ｃ３、Ｃ４にアクセスす
ることができる。停止したフレームがブロッキング・チ
ャネルＣ１のとき、キューに置かれたフレームはチャネ
ルＣ２、Ｃ３、またはＣ４を介して転送できる。
【００２５】この次に利用できる入力チャネルのルーテ
ィング方法は、データを利用できる複数のチャネルのう
ち１つを介して入力キューから交換網に転送するもので
あり、入力バッファを使用した設計とは異なる。入力バ
ッファード・スイッチではポート当たり数個の転送キュ
ーがあるが、交換網につながるのはポート当たり１経路
または１チャネルのみである。ここで述べている方法で
は、複数の転送キューが、ポート当たり複数の転送チャ
ネルまたは経路に関連付けられる。
【００２６】いくつかのＬＡＮプロトコルで、トランス
ポート層は、フレームが正しい順序で届くことを保証す
る。他のプロトコルではデータ・リンク層により、フレ
ームが宛先に順序どおり届くことを保証する必要があ
る。後者の場合、次に利用できる転送チャネルのルーテ
ィング・アルゴリズムは、同じ宛先アドレスを持つフレ
ームを任意の転送チャネルに３つ以上移動しないように
変更される。第３のフレームがキューに置かれ、第３フ
レームの宛先アドレスが前の２つのフレームと同一な
ら、第３フレームはローカルＳＲＡＭにルーティングし
て後で転送できるか（ただし同じ宛先アドレスを対象に
したポート・キューのトップにある新しいフレームより
も前に）または、キューは第１フレームの転送が完了す
るまで停止させることができるかのいずれかである。
【００２７】パケットが、すでに使用中のスイッチ・ポ
ートに宛てられているとき、出力ポートの競合によりパ
ケットの転送が停止する。これまでの設計には、出力ポ
ートの競合を最小限にしようとして出力ポートのバッフ
ァリングを採用したものがある。例えば各出力ポートの
バッファ・メモリにより、複数の受信パケット・キュー
が実現される。フレームが完全に受信キューに置かれる
と、ポートは交換網から別のフレームを受け入れること
ができ、最初のフレームはその間、宛先ワークステーシ
ョンに転送される。全てのフレームが１つの出力ポート
を流れなければならない。
【００２８】本出願の連想出力ポート・ルーティング法
は、複数の出力ポートを複数の出力キューと関連付け
る。この方法では、出力ポート宛のフレームに使用中で
ないチャネルが見つかり、複数のフレームが同時に受け
入れられる可能性が大きくなる。連想出力ポート・ルー
ティングは、瞬間的なトラフィック負荷に必要なとき、
チャネル・チップを出力ポートに動的に割当てる。例え
ば出力ポート・バッファリングのとき、ポートＰ１宛の
フレームＦは、Ｐ１への転送がすでに進行中だった場合
は一時的に停止する。フレームＦの転送は、第１フレー
ムが完全に出力バッファ・キューに収まった場合に先に
進む。
【００２９】この連想出力ポート・ルーティング法は、
数個の出力ポート・バッファ・キューにフィードする１
つのチャネルのボトルネックを避けるものである。交換
網はチャネルＣ１が使用中であることを認識し、第２フ
レームをチャネルＣ２、Ｃ３、またはＣ４に透過的にル
ーティングする。チャネルはそれぞれ独立した受信バッ
ファ・キューを持つ。ポートＰ１が利用できるようにな
ると、Ｃ２、Ｃ３、またはＣ４からＰ１へのデータ転送
が行われる。パケットの宛先ポート・チップを確認する
ヘッダ処理は、他のデータ転送と並行に実行できる。
【００３０】出力ポート・バッファリングは、１つの受
信ポート、複数の受信キュー及び１つの受信チャネルを
関連付けるが、連想出力ポート・ルーティングは、１つ
の受信ポート、１つまたは複数の受信キュー、及び複数
の受信チャネルを関連付ける。
【００３１】コントローラ２は、制御機能とネットワー
ク・ルートの発見機能を実行するほかに、ブロードキャ
ストとマルチキャストの転送を処理する。ポート・チッ
プがブロードキャスト・フレームを受信すると、ポート
・チップはルーティング・ヘッダを前に付加する。この
ヘッダはフレームをコントローラまたはハブ・エンジン
２にルーティングする。ハブ・エンジンはブロードキャ
スト・フレームをそのローカルＲＡＭに格納し、利用で
きるハブ・チャネルは全て利用して、ブロードキャスト
／マルチキャスト・フレームを宛先ポートへ並行／順次
に再送する。
【００３２】転送は従って、利用できる限り多くのチャ
ネルを使用して並行に行われ、全ての宛先ポート・チャ
ネルが休止するのを待機する必要はない。転送は、各チ
ャネル／ポートが利用できるようになると順次に行われ
る。この方法では、ブロードキャスト／マルチキャスト
を継続する前に全てのフレームの転送を休止させる必要
はない。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３４】（１）複数の装置ポートを持つ複数のポー
ト・グループと、異なるポート・グループの装置ポート
間の通信を促進するスイッチング手段と、前記スイッチ
ング手段を制御する制御手段と、を含み、前記複数のポ
ート・グループの各ポート・グループは、前記ポート・
グループを前記スイッチング手段と相互接続する通信手
段を含む、ＬＡＮスイッチ。 （２）前記複数のポート・グループはそれぞれ更に、前
記ポート・グループの複数の装置ポートを相互接続する
通信手段と、前記通信手段での転送を制御する制御手段
と、を含む、前記（１）記載のＬＡＮスイッチ。 （３）前記スイッチング手段は交換網を含む、前記
（１）記載のＬＡＮスイッチ。 （４）前記通信手段は時分割多重バスを含む、前記
（２）記載のＬＡＮスイッチ。 （５）前記複数のポート・グループはそれぞれ更にバッ
ファリング装置を含む、前記（４）記載のＬＡＮスイッ
チ。 （６）前記複数のポート・グループはそれぞれ、前記ポ
ート・グループを前記スイッチング手段と相互接続する
複数の通信チャネルを含む、前記（１）記載のＬＡＮス
イッチ。 （７）前記複数の通信チャネルはそれぞれ独立した受信
バッファ・キューを持つ、前記（６）記載のＬＡＮスイ
ッチ。 （８）複数の装置ポートを持つ複数のポート・グループ
と、異なるポート・グループの装置ポート間の通信を促
進する非同期パケット・スイッチと、前記非同期パケッ
ト・スイッチを制御するコントローラと、を含み、前記
複数のポート・グループはそれぞれ、前記ポート・グル
ープの装置ポートを相互接続する時分割多重通信バス
と、前記通信バスでの転送を制御するコントローラと、
前記ポート・グループを前記非同期パケット・スイッチ
と相互接続する複数の通信チャネルと、を含む、ＬＡＮ
スイッチ。 （９）複数の装置ポートを持つ複数のポート・グルー
プ、異なるポート・グループの装置ポート間で通信を促
進する交換網、前記交換網と前記ポート・グループのそ
れぞれを、ポート・グループの装置ポートを相互接続す
る通信バスを含めて制御するコントローラ、前記通信バ
スでの転送を制御するコントローラ、及び前記ポート・
グループを前記交換網と相互接続する複数の通信チャネ
ルを含む、ＬＡＮスイッチ・アーキテクチャにて、転送
される各フレームに宛先アドレスを持つルーティング・
ヘッダを割当てるステップと、前記フレームをソース・
アドレスから前記宛先アドレスにルーティングし転送す
るステップと、転送されるフレームの宛先アドレスとソ
ース・アドレスが前記複数のポート・グループの同じポ
ート・グループ内である場合、前記同じポート・グルー
プのポート間で、前記交換網を使用せずに、フレームを
同時にルーティングし転送するステップと、を含む、方
法。 （１０）転送されるフレームの宛先アドレスとソース・
アドレスが異なるポート・グループ内である場合は、ソ
ース・アドレス・ポート・グループの前記フレームのそ
れぞれを前記複数の通信チャネルの選択されたチャネル
にルーティングし、前記フレームを前記交換網に転送す
るステップと、前記ソース・アドレス・ポート・グルー
プの前記複数の通信チャネルの選択されたチャネルが使
用中の場合は、前記ソース・アドレス・ポート・グルー
プの前記複数の通信チャネルの利用できる任意のチャネ
ルに前記フレームをルーティングするステップと、前記
フレームを前記交換網から宛先アドレス・ポート・グル
ープに、前記宛先アドレス・ポート・グループの前記複
数の通信チャネルの選択されたチャネルを使用して転送
するステップと、前記宛先アドレス・ポート・グループ
の前記複数の通信チャネルの前記選択されたチャネルが
使用中の場合は、前記宛先アドレス・ポート・グループ
の前記複数の通信チャネルの利用できる任意のチャネル
に前記フレームをルーティングするステップと、を含
む、前記（９）記載の方法。 （１１）前記フレームはブロードキャスト・フレームま
たはマルチキャスト・フレームであり、前記ブロードキ
ャスト・フレームまたはマルチキャスト・フレームを前
記交換網から宛先アドレス・ポート・グループに転送す
るステップは更に、前記ブロードキャスト・フレームま
たはマルチキャスト・フレームを前記コントローラにル
ーティングするステップと、前記ブロードキャスト・フ
レームまたはマルチキャスト・フレームを前記コントロ
ーラに格納するステップと、前記ブロードキャスト・フ
レームまたはマルチキャスト・フレームを前記コントロ
ーラから前記宛先アドレス・ポート・グループに前記交
換網を介して、利用できる限り多くの前記宛先アドレス
・ポート・グループの前記複数の通信チャネルを使用し
て、全ての宛先アドレス・ポートが休止状態になるのを
待たずに並行して再送するステップと、を含む、（１
０））記載の方法。 （１２）前記交換網は非同期パケット・スイッチを含
む、前記（３）記載のＬＡＮスイッチ。 （１３）複数の装置ポートを持つ複数のポート・グルー
プと、複数のポート・グループを相互接続する交換網
と、前記交換網に接続された第１コントローラと、ポー
ト・グループ内の前記複数の装置ポートを結合するバス
と、前記複数の装置ポートを結合する各バスに接続され
た第２コントローラと、を含む、通信装置。
【図面の簡単な説明】
【図１】４つの時分割多重サブグループを持つ本発明の
好適な実施例を示す図である。
【図２】実施例における４つのポート・チップと４つの
チャネル・チップを含む１つのサブグループを詳しく示
す図である。
【符号の説明】
１ 非同期パケット・スイッチ ２ コントローラ ３ マイクロプロセッサ ４ バッファＲＡＭ ５ 共通データ・パス

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】複数の装置ポートを持つ複数のポート・グ
    ループと、 異なるポート・グループの装置ポート間の通信を促進す
    るスイッチング手段と、 前記スイッチング手段を制御する制御手段と、を含み、 前記複数のポート・グループの各ポート・グループは、
    前記ポート・グループを前記スイッチング手段と相互接
    続する通信手段を含む、 ＬＡＮスイッチ。
  2. 【請求項２】前記複数のポート・グループはそれぞれ更
    に、 前記ポート・グループの複数の装置ポートを相互接続す
    る通信手段と、 前記通信手段での転送を制御する制御手段と、 を含む、請求項１記載のＬＡＮスイッチ。
  3. 【請求項３】前記スイッチング手段は交換網を含む、請
    求項１記載のＬＡＮスイッチ。
  4. 【請求項４】前記通信手段は時分割多重バスを含む、請
    求項２記載のＬＡＮスイッチ。
  5. 【請求項５】前記複数のポート・グループはそれぞれ更
    にバッファリング装置を含む、請求項４記載のＬＡＮス
    イッチ。
  6. 【請求項６】前記複数のポート・グループはそれぞれ、
    前記ポート・グループを前記スイッチング手段と相互接
    続する複数の通信チャネルを含む、請求項１記載のＬＡ
    Ｎスイッチ。
  7. 【請求項７】前記複数の通信チャネルはそれぞれ独立し
    た受信バッファ・キューを持つ、請求項６記載のＬＡＮ
    スイッチ。
  8. 【請求項８】複数の装置ポートを持つ複数のポート・グ
    ループと、 異なるポート・グループの装置ポート間の通信を促進す
    る非同期パケット・スイッチと、 前記非同期パケット・スイッチを制御するコントローラ
    と、を含み、 前記複数のポート・グループはそれぞれ、 前記ポート・グループの装置ポートを相互接続する時分
    割多重通信バスと、 前記通信バスでの転送を制御するコントローラと、 前記ポート・グループを前記非同期パケット・スイッチ
    と相互接続する複数の通信チャネルと、 を含む、ＬＡＮスイッチ。
  9. 【請求項９】複数の装置ポートを持つ複数のポート・グ
    ループ、異なるポート・グループの装置ポート間で通信
    を促進する交換網、前記交換網と前記ポート・グループ
    のそれぞれを、ポート・グループの装置ポートを相互接
    続する通信バスを含めて制御するコントローラ、前記通
    信バスでの転送を制御するコントローラ、及び前記ポー
    ト・グループを前記交換網と相互接続する複数の通信チ
    ャネルを含む、ＬＡＮスイッチ・アーキテクチャにて、 転送される各フレームに宛先アドレスを持つルーティン
    グ・ヘッダを割当てるステップと、 前記フレームをソース・アドレスから前記宛先アドレス
    にルーティングし転送するステップと、 転送されるフレームの宛先アドレスとソース・アドレス
    が前記複数のポート・グループの同じポート・グループ
    内である場合、前記同じポート・グループのポート間
    で、前記交換網を使用せずに、フレームを同時にルーテ
    ィングし転送するステップと、 を含む、方法。
  10. 【請求項１０】転送されるフレームの宛先アドレスとソ
    ース・アドレスが異なるポート・グループ内である場合
    は、ソース・アドレス・ポート・グループの前記フレー
    ムのそれぞれを前記複数の通信チャネルの選択されたチ
    ャネルにルーティングし、前記フレームを前記交換網に
    転送するステップと、 前記ソース・アドレス・ポート・グループの前記複数の
    通信チャネルの選択されたチャネルが使用中の場合は、
    前記ソース・アドレス・ポート・グループの前記複数の
    通信チャネルの利用できる任意のチャネルに前記フレー
    ムをルーティングするステップと、 前記フレームを前記交換網から宛先アドレス・ポート・
    グループに、前記宛先アドレス・ポート・グループの前
    記複数の通信チャネルの選択されたチャネルを使用して
    転送するステップと、 前記宛先アドレス・ポート・グループの前記複数の通信
    チャネルの前記選択されたチャネルが使用中の場合は、
    前記宛先アドレス・ポート・グループの前記複数の通信
    チャネルの利用できる任意のチャネルに前記フレームを
    ルーティングするステップと、 を含む、請求項９記載の方法。
  11. 【請求項１１】前記フレームはブロードキャスト・フレ
    ームまたはマルチキャスト・フレームであり、 前記ブロードキャスト・フレームまたはマルチキャスト
    ・フレームを前記交換網から宛先アドレス・ポート・グ
    ループに転送するステップは更に、 前記ブロードキャスト・フレームまたはマルチキャスト
    ・フレームを前記コントローラにルーティングするステ
    ップと、 前記ブロードキャスト・フレームまたはマルチキャスト
    ・フレームを前記コントローラに格納するステップと、 前記ブロードキャスト・フレームまたはマルチキャスト
    ・フレームを前記コントローラから前記宛先アドレス・
    ポート・グループに前記交換網を介して、利用できる限
    り多くの前記宛先アドレス・ポート・グループの前記複
    数の通信チャネルを使用して、全ての宛先アドレス・ポ
    ートが休止状態になるのを待たずに並行して再送するス
    テップと、 を含む、請求項１０記載の方法。
  12. 【請求項１２】前記交換網は非同期パケット・スイッチ
    を含む、請求項３記載のＬＡＮスイッチ。
  13. 【請求項１３】複数の装置ポートを持つ複数のポート・
    グループと、 複数のポート・グループを相互接続する交換網と、 前記交換網に接続された第１コントローラと、 ポート・グループ内の前記複数の装置ポートを結合する
    バスと、 前記複数の装置ポートを結合する各バスに接続された第
    ２コントローラと、 を含む、通信装置。
JP33411497A 1996-12-24 1997-12-04 Ｌａｎスイッチ Expired - Fee Related JP3322195B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/780105 1996-12-24
US08/780,105 US6009092A (en) 1996-12-24 1996-12-24 LAN switch architecture

Publications (2)

Publication Number Publication Date
JPH10200567A true JPH10200567A (ja) 1998-07-31
JP3322195B2 JP3322195B2 (ja) 2002-09-09

Family

ID=25118618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33411497A Expired - Fee Related JP3322195B2 (ja) 1996-12-24 1997-12-04 Ｌａｎスイッチ

Country Status (5)

Country Link
US (1) US6009092A (ja)
JP (1) JP3322195B2 (ja)
KR (1) KR100307375B1 (ja)
CN (1) CN1099788C (ja)
TW (1) TW408272B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998026509A2 (en) * 1996-11-27 1998-06-18 Dsc Telecom L.P. Method and apparatus for high-speed data transfer that minimizes conductors
US6098109A (en) * 1996-12-30 2000-08-01 Compaq Computer Corporation Programmable arbitration system for determining priority of the ports of a network switch
US6480927B1 (en) * 1997-12-31 2002-11-12 Unisys Corporation High-performance modular memory system with crossbar connections
US6480921B1 (en) * 1998-07-22 2002-11-12 Micron Technology, Inc. Reducing internal bus speed in a bus system without reducing readout rate
US6289015B1 (en) * 1998-09-17 2001-09-11 Tut Systems, Inc. Method and apparatus for the secure switching of a packet within a communications network
US6577600B1 (en) * 1999-01-11 2003-06-10 Hewlett-Packard Development Company, L.P. Cost calculation in load balancing switch protocols
EP1043913A3 (en) * 1999-04-08 2001-05-09 Canon Kabushiki Kaisha Apparatus and method for switching data packets
KR100431131B1 (ko) * 1999-09-10 2004-05-12 엘지전자 주식회사 변경된 구성 정보 자동 전달이 가능한 비관리 이더넷 스위치
US7065580B1 (en) 2000-03-31 2006-06-20 Sun Microsystems, Inc. Method and apparatus for a pipelined network
US6975626B1 (en) * 2000-03-31 2005-12-13 Sun Microsystems, Inc. Switched network for low latency communication
US7020161B1 (en) 2000-03-31 2006-03-28 Sun Microsystems, Inc. Prescheduling arbitrated resources
US7061929B1 (en) 2000-03-31 2006-06-13 Sun Microsystems, Inc. Data network with independent transmission channels
US6721313B1 (en) 2000-08-01 2004-04-13 International Business Machines Corporation Switch fabric architecture using integrated serdes transceivers
US6963569B1 (en) 2000-12-29 2005-11-08 Cisco Technology, Inc. Device for interworking asynchronous transfer mode cells
US7352741B2 (en) * 2002-02-21 2008-04-01 Sun Microsystems, Inc. Method and apparatus for speculative arbitration
US20040028047A1 (en) * 2002-05-22 2004-02-12 Sean Hou Switch for local area network
KR20040083871A (ko) * 2003-03-25 2004-10-06 유티스타콤코리아 유한회사 소용량 에이티엠 스위치 장치
US7327731B1 (en) * 2003-04-09 2008-02-05 At&T Corp. Point-to-multipoint connections for data delivery
US7457244B1 (en) 2004-06-24 2008-11-25 Cisco Technology, Inc. System and method for generating a traffic matrix in a network environment
US7969966B2 (en) * 2005-12-19 2011-06-28 Alcatel Lucent System and method for port mapping in a communications network switch
US9216754B2 (en) 2013-02-01 2015-12-22 Sinox Lock (Kunshan) Co. Ltd. Wheel brake set for luggage case
EP3408977B1 (en) * 2016-01-27 2021-03-24 Innovasic, Inc. Ethernet frame injector
CN116235469A (zh) * 2020-11-03 2023-06-06 华为技术有限公司 网络芯片和网络设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845722A (en) * 1987-10-16 1989-07-04 Digital Equipment Corporation Computer interconnect coupler employing crossbar switching
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US5189665A (en) * 1989-03-30 1993-02-23 Texas Instruments Incorporated Programmable configurable digital crossbar switch
US5261059A (en) * 1990-06-29 1993-11-09 Digital Equipment Corporation Crossbar interface for data communication network
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5404461A (en) * 1991-03-29 1995-04-04 International Business Machines Corp. Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
US5264842A (en) * 1991-06-28 1993-11-23 International Business Machines Corporation Generalized usage of switch connections with wait chain
US5623489A (en) * 1991-09-26 1997-04-22 Ipc Information Systems, Inc. Channel allocation system for distributed digital switching network
US5619500A (en) * 1994-09-01 1997-04-08 Digital Link Corporation ATM network interface
KR100262682B1 (ko) * 1995-04-15 2000-08-01 최병석 멀티캐스트 atm교환기 및 그멀티캐스트 경합조정방법
US5689644A (en) * 1996-03-25 1997-11-18 I-Cube, Inc. Network switch with arbitration sytem

Also Published As

Publication number Publication date
TW408272B (en) 2000-10-11
CN1187077A (zh) 1998-07-08
KR100307375B1 (ko) 2001-10-19
CN1099788C (zh) 2003-01-22
KR19980063502A (ko) 1998-10-07
JP3322195B2 (ja) 2002-09-09
US6009092A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
JP3322195B2 (ja) Ｌａｎスイッチ
US8379524B1 (en) Prioritization and preemption of data frames over a switching fabric
US7039058B2 (en) Switched interconnection network with increased bandwidth and port count
EP1891778B1 (en) Electronic device and method of communication resource allocation.
US8917741B2 (en) Method of data delivery across a network
EP3484108A1 (en) Method of data delivery across a network
US7436845B1 (en) Input and output buffering
JPH0418518B2 (ja)
US20020131412A1 (en) Switch fabric with efficient spatial multicast
US6356548B1 (en) Pooled receive and transmit queues to access a shared bus in a multi-port switch asic
US6741589B1 (en) Apparatus and method for storing data segments in a multiple network switch system using a memory pool
KR100708425B1 (ko) 단일 링 데이터 버스 접속 구성을 이용하여 메모리를 공유하는 장치 및 방법
US7218638B2 (en) Switch operation scheduling mechanism with concurrent connection and queue scheduling
US20060056424A1 (en) Packet transmission using output buffer
US20020075886A1 (en) Data communication network switching unit having a systolic ring structure
US6956851B1 (en) Crossbar subsystem and method
KR100356015B1 (ko) 브로드캐스트 패킷에 의한 블록킹을 줄이기 위한 패킷스위치 시스템
US6760338B1 (en) Apparatus and method for monitoring data frames by a shared switching logic during simultaneous accessing of multiple network switch buffers
US6891843B1 (en) Apparatus and method for sharing memory using extra data path having multiple rings
JP3460080B2 (ja) 分散管理型通信方法及び装置
CN1456004A (zh) 在网络交换机内的可编程第三层地址自我学习方法
Pugh Configuration discovery and mapping of a home network
Pascoe et al. Configuration Discovery and Mapping of a Home Network
Network FIG.
EP0775346A1 (en) A network switch

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees