JPH04108242A - 通信制御装置のデータ転送方式 - Google Patents
通信制御装置のデータ転送方式Info
- Publication number
- JPH04108242A JPH04108242A JP2226162A JP22616290A JPH04108242A JP H04108242 A JPH04108242 A JP H04108242A JP 2226162 A JP2226162 A JP 2226162A JP 22616290 A JP22616290 A JP 22616290A JP H04108242 A JPH04108242 A JP H04108242A
- Authority
- JP
- Japan
- Prior art keywords
- data
- local memory
- packet
- communication
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 49
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信制御装置のデータ転送方式に関し、特にＨ
ＤＬＣ等の通信規約に従ってパケット通信を行う通信制
御装置のデータ転送方式に関する。
ＤＬＣ等の通信規約に従ってパケット通信を行う通信制
御装置のデータ転送方式に関する。
第２図はパケット通信におけるパケットの楕或を示す説
明図である。第２図に示すように、データは一定の条件
に基づいてＮ個に分割され、分割された各データ部に宛
先、属性（データの種別）及び連続性等の情報を含んだ
ヘッダ部を付加し、ヘッダ付きのパケット■〜パケット
Ｎとして通信回線で転送される。受信の際は各受信パケ
ットのヘッダ部の情報を基にＮ個のヘッダ付きパケット
のデータ部から元のデータを復元し、送信の際はデータ
量に応じて必要数の送信パケットに分割される。
明図である。第２図に示すように、データは一定の条件
に基づいてＮ個に分割され、分割された各データ部に宛
先、属性（データの種別）及び連続性等の情報を含んだ
ヘッダ部を付加し、ヘッダ付きのパケット■〜パケット
Ｎとして通信回線で転送される。受信の際は各受信パケ
ットのヘッダ部の情報を基にＮ個のヘッダ付きパケット
のデータ部から元のデータを復元し、送信の際はデータ
量に応じて必要数の送信パケットに分割される。
従来、パケット通信を行う通信制御装置におけるデータ
転送は、以下の手順で行われている。
転送は、以下の手順で行われている。
受信処理の場合、まず回線アダプタが通信回線からシリ
アルデータである受信パケットを受信してパラレルデー
タに変換し、パラレルデータに変換されたパケットを主
メモリに転送する０次に、通信制御装置のプロセッサ（
以下ＣＰＵと称す）が主メモリ内に格納されたパケット
の処理を行う際に、ＣＰＵは主メモリから各パケットの
ヘッダ部を読み出し、そのパケットの宛先、属性、連続
性等の情報を調べる。その結果、正規のパケットならば
、チャネルアダプタに指示してそのデータ部を上位装置
に転送させる。
アルデータである受信パケットを受信してパラレルデー
タに変換し、パラレルデータに変換されたパケットを主
メモリに転送する０次に、通信制御装置のプロセッサ（
以下ＣＰＵと称す）が主メモリ内に格納されたパケット
の処理を行う際に、ＣＰＵは主メモリから各パケットの
ヘッダ部を読み出し、そのパケットの宛先、属性、連続
性等の情報を調べる。その結果、正規のパケットならば
、チャネルアダプタに指示してそのデータ部を上位装置
に転送させる。
又、送信処理の場合、チャネルアダプタが上位装置から
転送されてきたデータを主メモリに格納し、その後ＣＰ
Ｕがそのデータに対してパケット化処理を行う、このと
き、ＣＰＵは上位装置からデータと共に転送されてきた
宛先やデータ量などの転送情報を主メモリから読み出し
、送信するパケットの宛先、ｉｃ性、連続性等の情報を
含むヘッダ部を必要数作成し、データを所定長に分割し
てそれぞれ作成したヘッダ部を付加し、ヘッダ付きパケ
ットとして主メモリに格納する０回線アダプタは主メモ
リからヘッダ付きパケットをパケット単位で転送し、パ
ラレルデータをシリアルデータである送信パケットに変
換して通信回線に送信する。
転送されてきたデータを主メモリに格納し、その後ＣＰ
Ｕがそのデータに対してパケット化処理を行う、このと
き、ＣＰＵは上位装置からデータと共に転送されてきた
宛先やデータ量などの転送情報を主メモリから読み出し
、送信するパケットの宛先、ｉｃ性、連続性等の情報を
含むヘッダ部を必要数作成し、データを所定長に分割し
てそれぞれ作成したヘッダ部を付加し、ヘッダ付きパケ
ットとして主メモリに格納する０回線アダプタは主メモ
リからヘッダ付きパケットをパケット単位で転送し、パ
ラレルデータをシリアルデータである送信パケットに変
換して通信回線に送信する。
上述した従来の通信制御装置のデータ転送方式では、受
信処理に際してはＣＰＵが各パゲ・７トのヘッダ部を共
通バスに接続された主メモリから読み出してパケットの
宛先、ｇ性、連続性等の情報を調べ、送信処理に際して
は宛先、データ量等の転送情報を主メモリから読み出し
て必要数のへ・ｙダ部を作成し主メモリに書き込む、そ
のため、共通バスが頻繁にＣＰＵにより使用され、共通
バスに接続された主メモリと回線アダプタ間のデータの
転送や他の装置の使用時間が圧迫され、通信速度の早い
通信回線や多数の通信回線には対応できないという欠点
があった。
信処理に際してはＣＰＵが各パゲ・７トのヘッダ部を共
通バスに接続された主メモリから読み出してパケットの
宛先、ｇ性、連続性等の情報を調べ、送信処理に際して
は宛先、データ量等の転送情報を主メモリから読み出し
て必要数のへ・ｙダ部を作成し主メモリに書き込む、そ
のため、共通バスが頻繁にＣＰＵにより使用され、共通
バスに接続された主メモリと回線アダプタ間のデータの
転送や他の装置の使用時間が圧迫され、通信速度の早い
通信回線や多数の通信回線には対応できないという欠点
があった。
特に、送信処理の際にＣＰ ｔＪと主メモリ間でのデー
タ交換が多く、上記欠点の理由の大きな部分を占めてい
る。
タ交換が多く、上記欠点の理由の大きな部分を占めてい
る。
本発明の目的は、ＣＰＵの共通バス使用頻度を削減し、
上記欠点を除去した通信制御装置のデータ転送方式を援
供することである。
上記欠点を除去した通信制御装置のデータ転送方式を援
供することである。
本発明の通信制御装置のデータ転送方式は、プロセッサ
と、主メモリと、通信回線との間でパケットの授受を行
う回線アダプタと、上位装置との間でデータの授受を行
うチャネルアダプタとが共通バスに接続された通信制御
装置のデータ転送方式において、前記共通バスを介さず
前記プロセッサに接続されたローカルメモリを備え、前
記チャネルアダプタが前記上位装置から送信すべきデー
タを受けたとき宛先などの転送情報を前２０−カルメモ
リに前記データを前記主メモリに格納し、前記プロセッ
サが前記転送情報を参照して送信パケットのヘッダ部を
作成して前記ローカルメモリに格納し、前記回線アダプ
タが前記ローカルメモリから前記ヘッダ部を読み出し前
記主メモリから前記データを読み出して送信パケットに
合成し前記通信回線に送出するように構成されている。
と、主メモリと、通信回線との間でパケットの授受を行
う回線アダプタと、上位装置との間でデータの授受を行
うチャネルアダプタとが共通バスに接続された通信制御
装置のデータ転送方式において、前記共通バスを介さず
前記プロセッサに接続されたローカルメモリを備え、前
記チャネルアダプタが前記上位装置から送信すべきデー
タを受けたとき宛先などの転送情報を前２０−カルメモ
リに前記データを前記主メモリに格納し、前記プロセッ
サが前記転送情報を参照して送信パケットのヘッダ部を
作成して前記ローカルメモリに格納し、前記回線アダプ
タが前記ローカルメモリから前記ヘッダ部を読み出し前
記主メモリから前記データを読み出して送信パケットに
合成し前記通信回線に送出するように構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するためのブロック図
である。
である。
第１図において、通信制御装置１は上位装置２及び複数
の通信回線３と接続されている０通信制御装置１は、Ｃ
ＰＵＩＩと、主メモリ１３と、上位装Ｗ２との間でデー
タ授受を行うチャネルアダプタ１７と、通信回線３とパ
ケットの授受を行う回線アダプタ１５と、共通バス１４
と、共通バス１４と接続するためのパストランシーバ１
６と、ＣＰＵＩＩに共通バス１４を介さず直接に接続さ
れたローカルメモリ１２とで構成されている。
の通信回線３と接続されている０通信制御装置１は、Ｃ
ＰＵＩＩと、主メモリ１３と、上位装Ｗ２との間でデー
タ授受を行うチャネルアダプタ１７と、通信回線３とパ
ケットの授受を行う回線アダプタ１５と、共通バス１４
と、共通バス１４と接続するためのパストランシーバ１
６と、ＣＰＵＩＩに共通バス１４を介さず直接に接続さ
れたローカルメモリ１２とで構成されている。
通信回！ｉ３からシリアルデータの受信パケットを受信
すると、回線アダプタ１５はこれをパラレルデータに変
換する。そして、ヘッダ付きパケットをヘッダ部とデー
タ部に分けてデータ部を主メモリ１３に転送し、データ
部を格納した主メモリ１３のアドレス（格納データアド
レス）とデータ部のサイズ（格納データサイズ）情報と
ヘッダ部とはローカルメモリ１２に転送する。
すると、回線アダプタ１５はこれをパラレルデータに変
換する。そして、ヘッダ付きパケットをヘッダ部とデー
タ部に分けてデータ部を主メモリ１３に転送し、データ
部を格納した主メモリ１３のアドレス（格納データアド
レス）とデータ部のサイズ（格納データサイズ）情報と
ヘッダ部とはローカルメモリ１２に転送する。
ＣＰＵＩ ｌはローカルメモリ１２に格納されたヘッダ
部を参照してそのパケットの宛先、属性。
部を参照してそのパケットの宛先、属性。
連続性等を調べ、正規のパケットならローカルメモリ１
２に転送された格納データアドレス及び格納データサイ
ズを参照し、チャネルアダプタ１７にデータ転送を指令
する。チャネルアダプタ１７は指令を受けると、主メモ
リ１３からデータを上位装置２に転送する。
２に転送された格納データアドレス及び格納データサイ
ズを参照し、チャネルアダプタ１７にデータ転送を指令
する。チャネルアダプタ１７は指令を受けると、主メモ
リ１３からデータを上位装置２に転送する。
上位装置２から通信回線３に送信するデータが転送され
てきた場合、チャネルアダプタ１７はそのデータを主メ
モリ１３に、宛先等の転送情報とデータサイズ及び格納
アドレスとはローカルメモリ１２に格納する。ＣＰＵＩ
Ｉは送信するパケットの宛先、属性、連続性等の情報を
含んだヘッダ部を作成し、前記データの格納データアド
レスと格納データサイズと共に組にしてローカルメモリ
１２に書き込む。
てきた場合、チャネルアダプタ１７はそのデータを主メ
モリ１３に、宛先等の転送情報とデータサイズ及び格納
アドレスとはローカルメモリ１２に格納する。ＣＰＵＩ
Ｉは送信するパケットの宛先、属性、連続性等の情報を
含んだヘッダ部を作成し、前記データの格納データアド
レスと格納データサイズと共に組にしてローカルメモリ
１２に書き込む。
回線アダプタ１５はローカルメモリ１２に書き込まれた
格納データアドレス及び格納データサイズを参照して主
メモリ１３からデータ部を、ローカルメモリ１２からは
ヘッダ部を転送し、一つのヘッダ付きパケットにする。
格納データアドレス及び格納データサイズを参照して主
メモリ１３からデータ部を、ローカルメモリ１２からは
ヘッダ部を転送し、一つのヘッダ付きパケットにする。
そして、このパラレルデータであるパケットをシリアル
データに変換して通信回線３に送出する。
データに変換して通信回線３に送出する。
以上の説明から明らかなように、送信および受信の際の
パケットに付加されたヘッダ部の作成および解析は、Ｃ
ＰＵがローカルメモリを使用して処理できるため、共通
バスを使用する期間が削減される。すなわち、この間に
他の通信回線について回線アダプタと主メモリ間のデー
タ転送が行えるので、複数の通信回線や高速の通信回線
に対する対応が容易となる。
パケットに付加されたヘッダ部の作成および解析は、Ｃ
ＰＵがローカルメモリを使用して処理できるため、共通
バスを使用する期間が削減される。すなわち、この間に
他の通信回線について回線アダプタと主メモリ間のデー
タ転送が行えるので、複数の通信回線や高速の通信回線
に対する対応が容易となる。
なお、上述の実施例では、ｃｐｕ、回線アダプタ及びチ
ャネルアダプタは、送信処理のみならず受信処理におい
てもローカルメモリを使用するよう説明したが、送信処
理におけるヘッダ作成処理の方が効果が大きいので、受
信処理は従来どうりとしても可成りの効果が期待できる
。
ャネルアダプタは、送信処理のみならず受信処理におい
てもローカルメモリを使用するよう説明したが、送信処
理におけるヘッダ作成処理の方が効果が大きいので、受
信処理は従来どうりとしても可成りの効果が期待できる
。
〔発明の効果〕
以上詳細に説明したように、本発明は、共通バスを介さ
ずにＣＰＵと直結したローカルメモリを有し、ＣＰＵが
送信するデータにヘッダ部を付加する際に、共通バスを
使用せずに処理するため、ＣＰＵによる共通バスの使用
頻度が削減され、通信速度の速い通信回線や多数の通信
回線にも対応できる効果がある。なお、送信時のみでな
く、受信時にもローカルメモリを活用すれば、より大き
な効果が得られる。
ずにＣＰＵと直結したローカルメモリを有し、ＣＰＵが
送信するデータにヘッダ部を付加する際に、共通バスを
使用せずに処理するため、ＣＰＵによる共通バスの使用
頻度が削減され、通信速度の速い通信回線や多数の通信
回線にも対応できる効果がある。なお、送信時のみでな
く、受信時にもローカルメモリを活用すれば、より大き
な効果が得られる。
第１図は本発明の一実施例を説明するためのブロック図
、第２図はパケット通信におけるパケットの構成を示す
説明図である。 １・・・通信制御装置、２・・・・・・上位装置、３・
・・・・・通信回線、１１・・・・・・プロセッサ（Ｃ
ＰＵ）、１２・−・・・・ローカルメモリ、１３・・・
・−生メモリ、１４・・・・・・共通バス、１５・・・
・・・回線アダプタ、１６・・・・・・パストランシー
バ、１７・・−・・、チャネルアダプタ。
、第２図はパケット通信におけるパケットの構成を示す
説明図である。 １・・・通信制御装置、２・・・・・・上位装置、３・
・・・・・通信回線、１１・・・・・・プロセッサ（Ｃ
ＰＵ）、１２・−・・・・ローカルメモリ、１３・・・
・−生メモリ、１４・・・・・・共通バス、１５・・・
・・・回線アダプタ、１６・・・・・・パストランシー
バ、１７・・−・・、チャネルアダプタ。
Claims (1)
- 【特許請求の範囲】 １、プロセッサと、主メモリと、通信回線との間でパケ
ットの授受を行う回線アダプタと、上位装置との間でデ
ータの授受を行うチャネルアダプタとが共通バスに接続
された通信制御装置のデータ転送方式において、前記共
通バスを介さず前記プロセッサに接続されたローカルメ
モリを備え、前記チャネルアダプタが前記上位装置から
送信すべきデータを受けたとき宛先などの転送情報を前
記ローカルメモリに前記データを前記主メモリに格納し
、前記プロセッサが前記転送情報を参照して送信パケッ
トのヘッダ部を作成して前記ローカルメモリに格納し、
前記回線アダプタが前記ローカルメモリから前記ヘッダ
部を読み出し前記主メモリから前記データを読み出して
送信パケットに合成し前記通信回線に送出することを特
徴とする通信制御装置のデータ転送方式。 ２、前記回線アダプタが前記通信回線から受信パケット
を受信したとき、前記受信パケット中のヘッダ部を前記
ローカルメモリにデータ部を前記主メモリに転送し、前
記プロセッサが前記ローカルメモリに格納された前記ヘ
ッダ部を参照解析して前記チャネルアダプタに指示し、
前記チャネルアダプタが前記主メモリから指示されたデ
ータを前記上位装置に転送することを特徴とする請求項
１記載の通信制御装置のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226162A JPH04108242A (ja) | 1990-08-28 | 1990-08-28 | 通信制御装置のデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226162A JPH04108242A (ja) | 1990-08-28 | 1990-08-28 | 通信制御装置のデータ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04108242A true JPH04108242A (ja) | 1992-04-09 |
Family
ID=16840839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226162A Pending JPH04108242A (ja) | 1990-08-28 | 1990-08-28 | 通信制御装置のデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04108242A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0662074A (ja) * | 1992-08-05 | 1994-03-04 | Nippon Telegr & Teleph Corp <Ntt> | プロトコル処理装置 |
| US5864553A (en) * | 1996-01-10 | 1999-01-26 | Nec Corporation | Multiport frame exchange system |
| WO2006018895A1 (ja) * | 2004-08-20 | 2006-02-23 | Fujitsu Limited | 通信装置、通信システムおよび通信方法 |
| JP2006302246A (ja) * | 2005-03-23 | 2006-11-02 | Fujitsu Ltd | ネットワークアダプタ、通信システムおよび通信方法 |
| KR100715710B1 (ko) * | 2004-05-20 | 2007-05-08 | 가부시끼가이샤 도시바 | 데이터 처리 장치 및 흐름 제어 방법 |
| JP2011193142A (ja) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | 無線通信装置及び無線通信システム |
| US8840324B2 (en) | 2011-06-10 | 2014-09-23 | Seiko Precision Inc. | Blade drive device and optical instrument |
-
1990
- 1990-08-28 JP JP2226162A patent/JPH04108242A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0662074A (ja) * | 1992-08-05 | 1994-03-04 | Nippon Telegr & Teleph Corp <Ntt> | プロトコル処理装置 |
| US5864553A (en) * | 1996-01-10 | 1999-01-26 | Nec Corporation | Multiport frame exchange system |
| KR100715710B1 (ko) * | 2004-05-20 | 2007-05-08 | 가부시끼가이샤 도시바 | 데이터 처리 장치 및 흐름 제어 방법 |
| WO2006018895A1 (ja) * | 2004-08-20 | 2006-02-23 | Fujitsu Limited | 通信装置、通信システムおよび通信方法 |
| JP2006302246A (ja) * | 2005-03-23 | 2006-11-02 | Fujitsu Ltd | ネットワークアダプタ、通信システムおよび通信方法 |
| JP2011193142A (ja) * | 2010-03-12 | 2011-09-29 | Toshiba Corp | 無線通信装置及び無線通信システム |
| US8840324B2 (en) | 2011-06-10 | 2014-09-23 | Seiko Precision Inc. | Blade drive device and optical instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336586B2 (ja) | ||
| CN101447931B (zh) | 一种排他操作的实现方法和装置 | |
| JPH04108242A (ja) | 通信制御装置のデータ転送方式 | |
| US6061748A (en) | Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus | |
| CN111045817B (zh) | 一种PCIe传输管理方法、系统和装置 | |
| KR20010051020A (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| US8054857B2 (en) | Task queuing methods and systems for transmitting frame information over an I/O interface | |
| JP2762506B2 (ja) | 回線制御装置 | |
| JP2001202345A (ja) | 並列プロセッサ | |
| KR970007249B1 (ko) | 데이타버스폭 변환장치 | |
| JP2003289315A (ja) | パケット転送装置およびパケット転送方法 | |
| JPH0232650A (ja) | 通信アダプタ制御方式および通信アダプタ | |
| JP2004054419A (ja) | ノード間トランザクション処理装置 | |
| JP3299021B2 (ja) | マルチバスｉｉ−ｓｃｓｉバスデータ転送方法および装置 | |
| JP3339442B2 (ja) | 通信処理システムネットワーク | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP2000242523A (ja) | マイクロプロセッサおよびデバッグ装置 | |
| CN117234997A (zh) | 一种基于fpga的嵌入式系统高速互联方法及系统 | |
| JP2002247039A (ja) | ネットワークインターフェース装置 | |
| JPS6165649A (ja) | 通信制御方式 | |
| CN117499173A (zh) | 基于dma环形缓冲的pcie高时间均匀性传输方法 | |
| JPH02105244A (ja) | データ送信装置および受信装置 | |
| JPH03255749A (ja) | 通信制御装置のデータ転送方式 | |
| JPH03150943A (ja) | 通信装置 | |
| JPS6113845A (ja) | 通信制御装置 |