JP2745521B2 - フレーム送信方法 - Google Patents

フレーム送信方法

Info

Publication number
JP2745521B2
JP2745521B2 JP4017188A JP4017188A JP2745521B2 JP 2745521 B2 JP2745521 B2 JP 2745521B2 JP 4017188 A JP4017188 A JP 4017188A JP 4017188 A JP4017188 A JP 4017188A JP 2745521 B2 JP2745521 B2 JP 2745521B2
Authority
JP
Japan
Prior art keywords
frame
communication control
control device
transmission
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4017188A
Other languages
English (en)
Other versions
JPH01215161A (en
Inventor
雅夫 国本
謙二 川北
健一 木村
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP4017188A priority Critical patent/JP2745521B2/ja
Publication of JPH01215161A publication Critical patent/JPH01215161A/ja
Application granted granted Critical
Publication of JP2745521B2 publication Critical patent/JP2745521B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L29/00Arrangements, apparatus, circuits or systems, not covered by a single one of groups H04L1/00 - H04L27/00
    • H04L29/02Communication control; Communication processing
    • H04L29/06Communication control; Communication processing characterised by a protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信制御装置におけるフレーム送信方法に関
し、特に、情報フィールドを有するフレームを通信制御
装置が自律的に生成する際に好適なフレーム送信方法に
関する。

〔従来の技術〕

通信制御装置が送信するフレームには、 (1)上位プロセッサが通信制御装置外部のメモリ上に
情報フィールド部を作成し、その後、上位プロセッサか
らのフレーム送信要求により送信するフレーム (2)通信制御装置が自律的に全フィールドを生成し、
送信するフレーム の二種類があり、本発明は、上記(2)に示したフレー
ムの送信方法に関するものである。

従来の通信制御装置において、上位プロセッサが情報
フィールド部を作成する上記(1)のフレームの送信
は、例えば、電子情報通信学会技術研究報告SE87−99
「X.25 LAPB処理用LSIの開発」に記載されている如く、
送信するフレームのヘッダ部(アドレスフィールドと制
御フィールド)を送信FIFO(先入れ先出し方式蓄積部)
に積込み、更にDMA転送を起動することによって行って
いる。

一方、通信制御装置が全フィールドを生成し送信する
上記(2)のフレームは、そのほとんどが情報フィール
ドを持たず、また、情報フィールドがあっても、そのデ
ータ長が数バイト程度であるため、その送信は、以下に
示す如き方法で行われている。

(i)上記(1)のフレームの送信手順において、DMA
転送の起動を省略した方法であり、通信制御装置内のマ
イクロプロセッサ(μCPU)が、生成したフレームをす
べて送信FIFOに格納した後、回線制御部に対し、一括し
てフレームの送信起動を行う方法 (ii)通信制御装置内に送信用FIFOを持たない場合の方
法であり、通信制御装置内のμCPUが、生成したフレー
ムを1バイトあるいはそれ以上の単位データ毎に、回線
制御部に対して逐次転送する方法 (iii)上記(ii)において、μCPUが、生成したフレー
ムのデータを逐次転送する替りに、転送を行う専用のハ
ードウェアを設ける方法 〔発明が解決しようとうる課題〕 然るに、上位プロセッサの負荷を軽減すべく、従来の
上位プロセッサの機能であった情報フィールドの生成処
理の一部を通信制御装置内で行い、情報フィールドを有
するフレームを自律的に生成して送信するように通信制
御装置を高機能化しようとした場合、上述の如き従来の
フレーム送信方法には、以下に述べる問題があった。

すなわち、上記従来方法(i)は、情報フィールドが
ない短いフレームを通信制御装置が生成し、送信する場
合に適している。しかしながら、この方法で、情報フィ
ールドを有する長いフレームを生成し送信しようとする
と、送信可能なフレームの最大長が送信FIFOの段数によ
って制限され送信FIFOの段数以上の長いフレームは送信
できない。また、送信可能なフレームの最大長を大きく
するために、送信FIFOの段数を増加させると、通信制御
装置内のハードウェア長が増大してしまうという問題が
ある。

上記従来方法(ii)は、μCPUがフレームデータを転
送するため、処理負荷が増大する。また、μCPUが割込
み処理等の他の優先度の高い処理を連続して実行してい
た場合、送信すべきデータの転送が遅れ、送信アンダー
ランが発生し易いという問題がある。

また、上記従来方法(iii)は、通信制御装置内に必
要なハードウェア量が増大してしまうという問題があ
る。特に、通信制御装置の小型化を図るため、通信制御
装置全体を同一の半導体基板上に構成(1チップ化)す
る際には、ハードウェア量の増大はできるだけ抑えるこ
とが望ましい。

本発明は上記事情に鑑みてなされたもので、その目的
は、通信制御装置に必要なハードウェア量やμCPUの処
理負荷を大幅に増大させることなしに、情報フィールド
を有する長いフレームを通信制御装置が自律的に生成し
て送信するに好適なフレーム送信方法を提供することに
ある。

〔課題を解決するための手段〕

通信回線を介して相手システムと接続された通信制御
装置と、該通信制御装置をコントロールする上位プロセ
ッサと、該上位プロセッサと前記通信制御装置とが送受
信データの受け渡しを行うための共有記憶装置とを有
し、かつ、前記通信制御装置が、送/受信各々専用のバ
スで互いに接続されたダイレクトメモリアクセス(DM
A)コントローラと回線制御部とを有する通信システム
において、前記通信制御部が自律的に生成して送信する
情報フレームを前記共有記憶装置上に格納した後、前記
DMAコントローラが該情報フレームを読出し、前記送信
専用のバスを介して前記回線制御部にDMA転送すること
により、前記相手システムに対して送信するようにした
ことを特徴とするフレーム送信方法によって達成され
る。

〔作用〕

本発明に係わるフレーム送信方法においては、通信制
御装置が自律的に生成して送信するフレームのうち、情
報フィールドを有するフレームを、一旦、上記通信制御
装置外の上位プロセッサと前記通信制御装置とが共有す
る記憶装置上に格納するようにしているため、そのフレ
ームの最大長が通信制御装置内部のハードウェアの容量
によって制限されることはない。従って、通信制御装置
は上記共有記憶装置の最大容量までの長さのフレームを
自律的に生成し送信することが可能である。

〔実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明す
る。

第2図は、通信プロトコルに従いフレームの送受信を
行うシステムの全体構成図を示すものである。図におい
て、1は通信制御装置、2はバス4を介して上記通信制
御装置1をコントロールする上位プロセッサ、3は同じ
くバス4を介して、上記上位プロセッサ2と前記通信制
御装置1との間でデータの受け渡しを行うメモリを示し
ている。

通信制御装置1は、回線制御部14,通信制御装置1内
の制御を行うμCPU11,該μCPU11が実行する一連の命令
セットを格納するROM12,該μCPU11が送信フレームを生
成する際等にワークエリアとして使用するRAM13,送信フ
レームデータを一時的に格納する送信FIFO17,受信フレ
ームデータを一時的に格納する受信FIFO18,上位プロセ
ッサ2と通信制御装置1との間で情報のやりとりを行う
インタフェース部15,前記メモリ3と送信FIFO17,受信FI
FO18および内部バス102との間でデータの転送を行うDMA
コントローラ(以下、「DMAC」という)16,および内部
バス102〜107から構成されている。

上記通信制御装置1の内部構成においては、DMAC16と
回線制御部14との間に、送受信専用に各1本ずつのパス
を設けたこと、また、μCPU11とROM12を内部バス107で
接続したこと、および、μCPU11とROM12,送信FIFO17,受
信FIFO18を内部バス102で接続したことが特徴となって
いる。

回線制御部14は、(送信回線100a,受信回線100b)に
より図示されていない相手システムと接続され、第3図
に示すフレームの送受信を行う。第3図において、フレ
ーム開始フラグFとフレームチェックシーケンスFCSお
よびフレーム終了フラグFは、回線制御部14が、フレー
ム送信時に自動的に生成し、付加するものである。

前記メモリ3上には、上位プロセッサ2が通信制御装
置1に対してデータの送信を要求する際に予め送信すべ
きデータを格納しておくべき送信バッファ31と、通信制
御装置1が生成した送信フレームのデータを一時的に格
納するワークエリア32を備えている。

以上の如く構成することにより、本実施例における通
信制御装置は、以下に述べる特徴を持つ。

(1)回線制御部14とDMAC16の間に送信FIFO17および受
信FIFO18を設け、μCPU11のバス102と送/受信データの
フローを分離した。これにより、たとえ、フレームの送
/受信中であっても、μCPU11はバス待ちを起こすこと
がなく、通信制御装置の高速化が可能となる。また、送
/受信FIFOを設けることにより、ショートフレーム連続
受信時の瞬間的な負荷のピークを低減し、オーバーラ
ン,アンダーランエラーの発生を防止することができ
る。

(2)μCPU11とROM12とを結ぶ命令フェッチ専用のバス
107を設け、μCPU11が内部バス102をアクセスしていて
も、同時に次命令をROM12から読出せるようにして、μC
PU11の命令実行速度を高速化し、通信制御処理の高速化
が可能となる。

前述の構成に基づいて、本実施例のフレーム送信方法
について説明する まず、上位プロセッサ2から通信制御装置1に対し
て、データ(情報フレーム)の送信要求があった場合の
フレーム送信方法について説明する。

第4図は、上位プロセッサ2からの指示により通信制
御装置1が情報フレームを生成し送信する際の手順を示
すフローチャートである。上位プロセッサ2は、メモリ
3上の送信バッファ31に送信すべきデータを格納した
後、バス4とインタフェース部15を介して、通信制御装
置1に対し、送信バッファ31内のデータの送信要求を通
知する。通信制御装置1内のμCPU11は、内部バス102を
介して、このデータ送信要求を受取ると、RAM13をワー
クエリアとして、送信すべき情報フレームのアドレスフ
ィールドと制御フィールドを生成し、内部バス102を経
由して送信FIFO17にこれらのフィールドを格納する(ス
テップ111)。次に、内部バス102を介して、DMAC16に、
送信バッファ31の先頭アドレスおよび転送バイト数等を
パラメータを設定し(ステップ112)、DMAC16に対して
送信バッファ31から送信FIFO17へのデータの転送動作を
起動する(ステップ113)。最後に回線制御部14に対し
て、内部バス102を介して送信起動を行う(ステップ11
4)。

送信FIFO17は、FIFO内のデータのビット幅をnビット
とすると、n+2ビット幅で構成されている。データ以
外の2ビットのうち、1ビットは、そのデータがフレー
ムを最終データであることを示すビット(以下、「ファ
イナルビット」という)であり、回線制御部14は、上記
ファイナルビットが“1"のデータを受取ると、第3図に
示す如く、そのデータに引続いてFCSおよびフレーム終
了フラグを送信し、送信動作を完了する。

また、残りの1ビットは、DMAC16においてエラーが発
生したことを示すビット(以下、「アボートビット」と
いう)であり、回線制御部14は、上記アポートビットが
“1"のデータを受取ると、送信中のデータに引続いて、
少なくとも7個以上の“1"を連続して送信し、送信中の
フレームを無効フレームにして、送信動作を停止する。

前記μCPU11のDMAC16に対する起動命令は、ファイナ
ル起動とノットファイナル起動の二種類存在する。DMAC
16はμCPU11からの起動命令がファイナル起動であれ
ば、データ転送動作の最終データのみのファイナルビッ
トを“1"に設定して、そのデータを送信FIFO17に格納す
る。また、μCPU11からの起動命令がノットファイナル
起動であれば、送信FIFO17に格納するデータのファイナ
ルビットは常に“0"とする。

μCPU11は、送信フレームの情報フィールドが一つの
送信バッファから構成されているときには、DMAC16を起
動する際に、ファイナル起動する。また、二つ以上の送
信バッファの内容を一つのフレームとして送信する際に
は、そのフレームの最終バッファ以外のバッファに対し
ては、ノットファイナル起動し、フレーム最終のバッフ
ァに対してのみファイナル起動する。

このようにすることにより、μCPU11を介さずに、ど
のデータがフレーム最後のデータであるかを、DMAC16か
ら回線制御部14に対して通知することができる。

次に、本実施例において通信制御装置が自律的に行う
フレーム送信方法について説明する。

第1図(a)は、情報フィールドを有するフレーム
を、通信制御装置1が自律的に生成し送信する際の第一
の手順を示すフローチャートである。

μCPU11は前記メモリ3上に設けられたワークエリア3
2上に、送信するフレームの情報フィールドを生成する
(ステップ201)。このとき、RAM13上に情報フィールド
を予め生成した後、DMAC16を用い、内部バス102および
バス4を介して生成した情報フィールドをワークエリア
32に転送しても良い。次に、RAM13をワークエリアとし
て、送信すべき情報フレームのアドレスフィールドと制
御フィールドを作成し、内部バス102を経由して、送信F
IFO17にこれらのフィールドを格納する(ステップ20
2)。次に、内部バス102を介してDMAC16に、ワークエリ
ア32の先頭アドレスおよび転送バイト数等のパラメータ
を設定し(ステップ203)、DMAC16に対して、ワークエ
リア32から送信FIFO17へのデータの転送動作を起動する
(ステップ204)。このデータ転送により、送信FIFO17
内に、送信すべき情報フレームが格納される。最後に、
ステップ205で、回線制御部14に対して、内部バス102を
介して送信起動を行う。

以上示した如く、本実施例においては、ワークエリア
32に、送信するフレームの情報フィールドを作成した後
の手順は、第4図に示した上位プロセッサ2からのデー
タ送信要求処理の手順と、ほぼ同一である。

上記実施例によれば、通信制御装置1に必要なパード
ウェア量や、μCPU11の処理負荷を増大させることな
く、任意の長さのフレームを自律的に生成して送信する
ことが可能になるという効果が得られる。

上記実施例においては、送信するフレームのアドレス
フィールドおよび制御フィールドを、送信FIFO17に格納
する方法を示したが、以下に示す如く、送信するフレー
ムのアドレスフィールドおよび制御フィールドを、送信
FIFO17に格納せず、ワークエリア32上に生成する方法も
可能である。以下、これを説明する。

第1図(b)は、情報フィールドを有するフレーム
を、通信制御装置1が自律的に生成し送信する際の第二
の手順を示すフローチャートである。

μCPU11は前記メモリ3上に設けられたワークエリア3
2上に、送信するフレームのアドレスフィールド,制御
フィールドおよび情報フィールドを生成する(ステップ
301)。このとき、RAM13上にアドレスフィールド,制御
フィールドおよび情報フィールドを予め生成した後、DM
AC16を用い、内部バス102およびバス4を介して生成し
た情報フィールドをワークエリア32に転送しても良いの
は、前述の場合と同様である。次に、内部バス102を介
してDMAC16に、ワークエリア32の先頭アドレスおよび転
送バイト数等のパラメータを設定し(ステップ302)、D
MAC16に対してワークエリア32から送信FIFO17へのデー
タの転送動作を起動する(ステップ303)。最後に、回
線制御部14に対して、内部バス102を介して送信起動を
行う(ステップ304)。

本実施例によっても、通信制御装置1に必要なハード
ウェア量や、μCPU11の処理負荷を増大させることな
く、任意の長さのフレームを自律的に生成して送信する
ことが可能になるという効果が得られる。

上記各実施例においては、μCPU11からの指示より、
回線制御部14が送信を開始する仕様としたが、回線制御
部14が、送信FIFO17内にデータが格納されていることを
検出しては自動的にフレーム送信を開始する仕様にすれ
ば、第4図および第1図(a),(b)に示したフロー
チャートにおいて、回線制御部14を起動する処理は不要
となる。

なお、上記実施例においては、情報フィールドを有す
るフレームを、通信制御装置1が自律的に生成して送信
する例を示したが、情報フィールドがなく、アドレスフ
ィールドと制御フィールドのみのフレームに対しても、
本発明を適用することが可能である。更に、通信制御装
置1が、自律的にフレームを生成し送信するのではな
く、上位プロセッサ2からの指示により、通信制御装置
1がフレームの全フィールドを生成して送信する場合に
おいても、本発明を適用することが可能であることは明
らかである。

また、本発明は、通信制御装置1を同一の半導体基板
上に構成する場合の如く、通信制御装置1のハードウェ
ア量の制約が大きい場合に、特に有効である。

〔発明の効果〕

以上、詳細に述べた如く、本発明によれば、通信制御
装置内に、送/受信各々専用のパスで互いに結合された
DMACと回線制御部とを設け、通信制御装置が自律的に生
成して送信する情報フレームを一旦、上位プロセッサと
の共有記憶装置上に格納した後、これを上記DMACにより
読出し、送信専用のパスを介してDMA転送することによ
り、回線制御部に送出し、相手システムに対して送信す
るようにしたので、通信制御装置に必要なハードウェア
量や、μCPUの処理負荷を増大させることなしに、情報
フィールドを有する長いフレームを送信することができ
る。

【図面の簡単な説明】 第1図(a)(b)は本発明の一実施例を示すフレーム
送信動作のフローチャート、第2図は通信プロトコルに
従いフレームの送受信を行うシステムの全体構成図、第
3図はフレームフォーマットを示す図、第4図は上位プ
ロセッサからの指示により通信制御装置が情報フレーム
を生成し送信する動作のフローチャートである。 1:通信制御装置、2:上位プロセッサ、3:メモリ、4:バ
ス、11:μCPU、12:ROM、13:RAM、14:回線制御部、15:イ
ンタフェース部、16:DMAC、17:送信FIFO、18:受信FIF
O、31:送信バッファ、32:ワークエリア、100a,100b:回
線、102〜107:内部バス。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−145450(JP,A) 特開 昭62−152245(JP,A) 特開 昭61−250758(JP,A) 特開 昭62−60043(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】通信回線を介して相手システムと接続され
    た通信制御装置と、該通信制御装置をコントロールする
    上位プロセッサと、該上位プロセッサと前記通信制御装
    置とが送受信データの受け渡しを行うための共有記憶装
    置とを有し、かつ、前記通信制御装置が、送/受信各々
    専用のバスで互いに接続されたダイレクトメモリアクセ
    ス(DMA)コントローラと回線制御部とを有する通信シ
    ステムにおいて、前記通信制御装置が自律的に生成して
    送信する情報フレームを前記共有記憶装置上に格納した
    後、前記DMAコントローラが該情報フレームを読出し、
    前記送信専用のバスを介して前記回線制御部にDMA転送
    することにより、前記相手システムに対して送信するよ
    うにしたことを特徴とするフレーム送信方法。
  2. 【請求項2】前記通信制御装置が、前記DMAコントロー
    ラと回線制御部との間の送信専用のバスに先入れ先出し
    方式の蓄積部を備え、前記通信制御装置が前記送信情報
    フレーム中の情報フィールドを前記共有記憶装置上に、
    アドレスフィールドと制御フィールドを前記送信専用の
    先入れ先出し方式の蓄積部に格納した後、前記DMAコン
    トローラが動作し、前記記憶装置上の情報フィールドを
    前記先入れ先出し方式の蓄積部にDMA転送することを特
    徴とする請求項1に記載のフレーム送信方法。
  3. 【請求項3】前記通信制御装置が、前記DMAコントロー
    ラと回線制御部との間の送信専用のバスに先入れ先出し
    方式の蓄積部を備え、前記通信制御装置が前記送信情報
    フレーム中のアドレスフィールド、制御フィールドおよ
    び情報フィールドを前記共有記憶装置上に格納した後、
    前記DMAコントローラが該共有記憶装置上のアドレスフ
    ィールド、制御フィールドおよび情報フィールドを前記
    先入れ先出し方式の蓄積部にDMA転送することを特徴と
    する請求項1に記載のフレーム送信方法。
JP4017188A 1988-02-23 1988-02-23 フレーム送信方法 Expired - Fee Related JP2745521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4017188A JP2745521B2 (ja) 1988-02-23 1988-02-23 フレーム送信方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4017188A JP2745521B2 (ja) 1988-02-23 1988-02-23 フレーム送信方法
US07/313,601 US5175818A (en) 1988-02-23 1989-02-21 Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma

Publications (2)

Publication Number Publication Date
JPH01215161A JPH01215161A (en) 1989-08-29
JP2745521B2 true JP2745521B2 (ja) 1998-04-28

Family

ID=12573320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4017188A Expired - Fee Related JP2745521B2 (ja) 1988-02-23 1988-02-23 フレーム送信方法

Country Status (2)

Country Link
US (1) US5175818A (ja)
JP (1) JP2745521B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734465B2 (ja) * 1991-04-10 1998-03-30 三菱電機株式会社 ネットワーク用入出力装置
US5313582A (en) * 1991-04-30 1994-05-17 Standard Microsystems Corporation Method and apparatus for buffering data within stations of a communication network
JPH04329415A (en) * 1991-04-30 1992-11-18 Fujitsu Ltd Card type input/output interface device
US5283883A (en) * 1991-10-17 1994-02-01 Sun Microsystems, Inc. Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus
US6373846B1 (en) 1996-03-07 2002-04-16 Lsi Logic Corporation Single chip networking device with enhanced memory access co-processor
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
US5802287A (en) * 1993-10-20 1998-09-01 Lsi Logic Corporation Single chip universal protocol multi-function ATM network interface
US5371757A (en) * 1993-10-22 1994-12-06 The United States Of America As Represented By The Secretary Of The Air Force Integrated semiconductor laser oscillator and off-axis amplifier
US5448558A (en) * 1994-04-05 1995-09-05 International Business Machines Corporation Method and apparatus for managing packet FIFOS
US5664223A (en) * 1994-04-05 1997-09-02 International Business Machines Corporation System for independently transferring data using two independently controlled DMA engines coupled between a FIFO buffer and two separate buses respectively
US5602537A (en) * 1994-05-13 1997-02-11 Zilog, Inc. Technique for eliminating data transmit memory underruns
US5608889A (en) * 1994-08-17 1997-03-04 Ceridian Corporation DNA controller with wrap-around buffer mode
US5878217A (en) * 1994-11-21 1999-03-02 Cirrus Logic, Inc. Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available
FR2737592B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Circuit hdlc a bus interne partage
US5982749A (en) * 1996-03-07 1999-11-09 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5920561A (en) * 1996-03-07 1999-07-06 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5841772A (en) * 1996-03-07 1998-11-24 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5898889A (en) * 1996-04-30 1999-04-27 3Com Corporation Qualified burst cache for transfer of data between disparate clock domains
US6477584B1 (en) 1997-03-21 2002-11-05 Lsi Logic Corporation Message FIFO empty early warning method
US5950014A (en) * 1997-03-21 1999-09-07 Lsi Logic Corporation Methodology for pull model invocation
KR20000018716A (ko) * 1998-09-04 2000-04-06 윤종용 무선 데이터 통신 처리 장치의 속도 적응 처리부와 보드메신저 처리부 사이의 인터페이스 방법
ITTO20010838A1 (it) * 2001-08-30 2003-02-28 Telecom Italia Lab Spa Metodo per trasferire dati in un circuito elettronico, circuito elettronico e dispositivo relativo.
US7242682B1 (en) 2002-10-09 2007-07-10 Storage Technology Corporation Hardware frame modifier apparatus and method for storage virtualization
EP1639488B1 (en) * 2003-06-30 2013-11-06 JDS Uniphase Corporation Propagation of signals between devices for triggering capture of network data
US8190722B2 (en) * 2003-06-30 2012-05-29 Randy Oyadomari Synchronization of timestamps to compensate for communication latency between devices
US20050066045A1 (en) * 2003-09-03 2005-03-24 Johnson Neil James Integrated network interface supporting multiple data transfer protocols
US20050278693A1 (en) * 2004-06-15 2005-12-15 Brunell Edward G Distribution adaptor for network management application development
US20050278709A1 (en) * 2004-06-15 2005-12-15 Manjula Sridhar Resource definition language for network management application development
US20060070082A1 (en) * 2004-06-15 2006-03-30 Manjula Sridhar Managed object framework for network management application development
US20050278361A1 (en) * 2004-06-15 2005-12-15 Brunell Edward G View definition language for network management application development
US20060004856A1 (en) * 2004-06-15 2006-01-05 Xiangyang Shen Data management and persistence frameworks for network management application development
US20060036721A1 (en) * 2004-06-15 2006-02-16 Dong Zhao Run-time tool for network management application
US20050278708A1 (en) * 2004-06-15 2005-12-15 Dong Zhao Event management framework for network management application development
US7555743B2 (en) * 2004-06-15 2009-06-30 Alcatel-Lucent Usa Inc. SNMP agent code generation and SNMP agent framework for network management application development
US7461173B2 (en) * 2004-06-30 2008-12-02 Intel Corporation Distributing timers across processors
WO2006018895A1 (ja) * 2004-08-20 2006-02-23 Fujitsu Limited 通信装置、通信システムおよび通信方法
CN101005649A (zh) * 2006-01-19 2007-07-25 华为技术有限公司 一种多方通信业务的连接建立方法及系统
US7721018B2 (en) * 2006-08-24 2010-05-18 Microchip Technology Incorporated Direct memory access controller with flow control
US8819242B2 (en) * 2006-08-31 2014-08-26 Cisco Technology, Inc. Method and system to transfer data utilizing cut-through sockets
US7948999B2 (en) * 2007-05-04 2011-05-24 International Business Machines Corporation Signaling completion of a message transfer from an origin compute node to a target compute node
US9160688B2 (en) 2009-06-30 2015-10-13 Hewlett-Packard Development Company, L.P. System and method for selective direct memory access
WO2012131806A1 (en) * 2011-03-28 2012-10-04 Nec Corporation Retransmission control system and retransmission control method
US9772876B2 (en) 2014-01-06 2017-09-26 International Business Machines Corporation Executing an all-to-allv operation on a parallel computer that includes a plurality of compute nodes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336586B2 (ja) * 1980-02-04 1988-07-20 Hitachi Ltd
US4413319A (en) * 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
US4441162A (en) * 1981-04-22 1984-04-03 Pitney Bowes Inc. Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4672543A (en) * 1982-08-31 1987-06-09 Sharp Kabushiki Kaisha Data transmission control apparatus in local network systems
US4538224A (en) * 1982-09-30 1985-08-27 At&T Bell Laboratories Direct memory access peripheral unit controller
US4942515A (en) * 1986-03-31 1990-07-17 Wang Laboratories, Inc. Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame
JPH0517584B2 (ja) * 1986-07-30 1993-03-09 Tokyo Shibaura Electric Co
JP2559394B2 (ja) * 1987-02-16 1996-12-04 株式会社日立製作所 通信制御装置
JP2544385B2 (ja) * 1987-05-27 1996-10-16 株式会社日立製作所 通信制御装置

Also Published As

Publication number Publication date
JPH01215161A (en) 1989-08-29
US5175818A (en) 1992-12-29

Similar Documents

Publication Publication Date Title
US4715030A (en) Local area network bridge
EP0255091B1 (en) Multi-CPU interlock
US5434872A (en) Apparatus for automatic initiation of data transmission
US6226680B1 (en) Intelligent network interface system method for protocol processing
US4860244A (en) Buffer system for input/output portion of digital data processing system
JP3271125B2 (ja) データを転送する方法と装置及びデータ転送をインタリーブする装置
EP0459758B1 (en) Network adapter having memories configured as logical FIFOs to transmit and receive packet data
JP3549081B2 (ja) 優先度付きタスク実行制御方法及びデータ処理装置
US6693880B2 (en) System of controlling the flow of information between senders and receivers across links being used as channels
EP1687997B1 (en) A method and apparatus to provide data streaming over a network connection in a wireless mac processor
KR920005880B1 (ko) 순환데이타 전송방법
US5909546A (en) Network interface having support for allowing remote operations with reply that bypass host computer interaction
CA1271821A (en) Information transfer method and arrangement
US5931915A (en) Method for processing early arrival messages within a multinode asynchronous data communications system
JP4205181B2 (ja) Atmパケット・ヘッダおよびデータをホスト・コンピュータ・システムにバースト転送するための方法および装置
EP0990990B1 (en) Flow control in a fifo memory
US5896383A (en) System and method for encoding instruction fields within data packets
US6005849A (en) Full-duplex communication processor which can be used for fibre channel frames
JP4262888B2 (ja) 処理タスクをソフトウエアからハードウエアにオフロードする方法およびコンピュータ・プログラム製品
US7761619B2 (en) Method and system for parallelizing completion event processing
US5822618A (en) System for automatically switching to DMA data transfer mode to load and unload data frames when there are excessive data frames in memory buffer
US4488231A (en) Communication multiplexer having dual microprocessors
US7133940B2 (en) Network interface device employing a DMA command queue
EP0165600B1 (en) Input/output bus for computer
US6021446A (en) Network device driver performing initial packet processing within high priority hardware interrupt service routine and then finishing processing within low priority software interrupt service routine

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees