JP2000200175A - データ送出システム - Google Patents
データ送出システムInfo
- Publication number
- JP2000200175A JP2000200175A JP10312860A JP31286098A JP2000200175A JP 2000200175 A JP2000200175 A JP 2000200175A JP 10312860 A JP10312860 A JP 10312860A JP 31286098 A JP31286098 A JP 31286098A JP 2000200175 A JP2000200175 A JP 2000200175A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo
- processor
- transmission
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 ＦＩＦＯ４３と送出回路４６を組み合わせ
て、（例えば、ＨＤＬＣフレーミングなどを行う）シス
テムのプロセッサ４０の割り込み負担を軽減するデータ
送出システムを提供すること。従来、送出回路４６がフ
レーミング処理を行う場合、フレームの境界はＦＩＦＯ
４３中に送出すべきデータがないことが割り込みにより
プロセッサ４０に通知され、プロセッサ４０はこの割り
込みにすぐ応答して、次のフレームの先頭のデータをＦ
ＩＦＯ４３に書き込んでいる。 【解決手段】 ＦＩＦＯ４３にフレームの境界情報を記
憶して、送出回路４６がそのフレーム境界情報を読み出
してフレーム終了処理及びフレーム開始処理をする。こ
れにより、フレーム処理のためプロセッサが限られた時
間に割り込み処理を行わなければならないような高負荷
の状態を避けることができる。
て、（例えば、ＨＤＬＣフレーミングなどを行う）シス
テムのプロセッサ４０の割り込み負担を軽減するデータ
送出システムを提供すること。従来、送出回路４６がフ
レーミング処理を行う場合、フレームの境界はＦＩＦＯ
４３中に送出すべきデータがないことが割り込みにより
プロセッサ４０に通知され、プロセッサ４０はこの割り
込みにすぐ応答して、次のフレームの先頭のデータをＦ
ＩＦＯ４３に書き込んでいる。 【解決手段】 ＦＩＦＯ４３にフレームの境界情報を記
憶して、送出回路４６がそのフレーム境界情報を読み出
してフレーム終了処理及びフレーム開始処理をする。こ
れにより、フレーム処理のためプロセッサが限られた時
間に割り込み処理を行わなければならないような高負荷
の状態を避けることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＩＦＯ（First-
In First-Out）とデータ送出回路（Ｐ／Ｓ変換器やモデ
ムなど）を組み合わせ、プロセッサ〔ＣＰＵやＤＳＰ
（Digital Signal Processor）等〕が送出データをＦＩ
ＦＯに送り込み、データ送出回路がＦＩＦＯから送出デ
ータを取り出してデータ送出を行うデータ送出システム
に関するものである。
In First-Out）とデータ送出回路（Ｐ／Ｓ変換器やモデ
ムなど）を組み合わせ、プロセッサ〔ＣＰＵやＤＳＰ
（Digital Signal Processor）等〕が送出データをＦＩ
ＦＯに送り込み、データ送出回路がＦＩＦＯから送出デ
ータを取り出してデータ送出を行うデータ送出システム
に関するものである。
【０００２】
【従来の技術】ＦＩＦＯとデータ送出回路を組み合わ
せ、プロセッサが送出データをＦＩＦＯに送り込み、デ
ータ送出回路がＦＩＦＯからデータを取り込みデータを
送出するシステムはごく一般的なものである。例えば、
ＲＳ２３２Ｃなどに代表される非同期データポートや、
ＨＤＬＣ（High level Data Link Control）コントロー
ラである。これらのシステムでは、プロセッサとＦＩＦ
ＯとのインタフェースをＦＩＦＯ状態を通知する割込み
を用いて構成しているものが多く、このような従来のデ
ータ送出システムのブロック図を図３に示す。
せ、プロセッサが送出データをＦＩＦＯに送り込み、デ
ータ送出回路がＦＩＦＯからデータを取り込みデータを
送出するシステムはごく一般的なものである。例えば、
ＲＳ２３２Ｃなどに代表される非同期データポートや、
ＨＤＬＣ（High level Data Link Control）コントロー
ラである。これらのシステムでは、プロセッサとＦＩＦ
ＯとのインタフェースをＦＩＦＯ状態を通知する割込み
を用いて構成しているものが多く、このような従来のデ
ータ送出システムのブロック図を図３に示す。
【０００３】プロセッサ（ＣＰＵ）１から送出するデー
タを直接送出回路７に送りこまず、一度、ＦＩＦＯ４に
送り込むのは、プロセッサ１の負荷を軽減するためであ
る。送出回路７とプロセッサ１が直結している場合、送
出回路７がデータ送出動作を終えると、プロセッサ１は
直ちに次に送出するデータを送出回路７に送り出さなけ
ればならない。データ送出の速度が高速になるのに比例
してプロセッサ１は短時間に多くのデータを転送しなけ
ればならず、プロセッサ１へ送出データを要求する手段
として一般的に割り込みが用いられ割り込み処理には必
ず割り込み処理開始と終了のオーバーヘッドが避けられ
ないことを考えると、高速なデータ送出システムでは、
プロセッサ１がデータ送出動作を処理するのに処理能力
のほとんどを使ってしまう状況が考えられ、特にプロセ
ッサ１がデータ送出動作以外の処理をリアルタイムに行
っている場合、それらの処理が滞る事態も起きうる。
タを直接送出回路７に送りこまず、一度、ＦＩＦＯ４に
送り込むのは、プロセッサ１の負荷を軽減するためであ
る。送出回路７とプロセッサ１が直結している場合、送
出回路７がデータ送出動作を終えると、プロセッサ１は
直ちに次に送出するデータを送出回路７に送り出さなけ
ればならない。データ送出の速度が高速になるのに比例
してプロセッサ１は短時間に多くのデータを転送しなけ
ればならず、プロセッサ１へ送出データを要求する手段
として一般的に割り込みが用いられ割り込み処理には必
ず割り込み処理開始と終了のオーバーヘッドが避けられ
ないことを考えると、高速なデータ送出システムでは、
プロセッサ１がデータ送出動作を処理するのに処理能力
のほとんどを使ってしまう状況が考えられ、特にプロセ
ッサ１がデータ送出動作以外の処理をリアルタイムに行
っている場合、それらの処理が滞る事態も起きうる。
【０００４】このような事態を避けるためＦＩＦＯ４が
用いられる。ＦＩＦＯ４は送出データをその深さ分バッ
ファリングするため、プロセッサ１はＦＩＦＯ４の深さ
分のデータをＦＩＦＯ４に送り込んでしまえば、ＦＩＦ
Ｏ４が空になるまでは別の処理を行うことができる、つ
まり、ＦＩＦＯ４の深さ分だけ割り込み頻度を減少させ
ることができ、それはすなわち、割り込み処理のオーバ
ーヘッドを減少させることである。
用いられる。ＦＩＦＯ４は送出データをその深さ分バッ
ファリングするため、プロセッサ１はＦＩＦＯ４の深さ
分のデータをＦＩＦＯ４に送り込んでしまえば、ＦＩＦ
Ｏ４が空になるまでは別の処理を行うことができる、つ
まり、ＦＩＦＯ４の深さ分だけ割り込み頻度を減少させ
ることができ、それはすなわち、割り込み処理のオーバ
ーヘッドを減少させることである。
【０００５】ＦＩＦＯ４の状態は割り込みでプロセッサ
１に通知されることが多い。ＦＩＦＯ４が空（「空割り
込み」と称する）、または、未送出のデータがある程度
（例えば、１個やＦＩＦＯ４の深さの半分など）残って
いる状態で割込み（「レベル割込み」と称する）が発生
し、割込み信号線３で割込みがプロセッサ１に通知さ
れ、このとき、プロセッサ１はＦＩＦＯ４に送り込んだ
送出データが送り終わる、または、送り終わろうとして
いることを知ることができる。ＦＩＦＯ４があることに
よって、ＦＩＦＯ４の深さ分程度は割込みによるオーバ
ーヘッドが軽減でき、プロセッサ１はデータ送出動作以
外の処理を行う余裕ができ、システム全体のパフォーマ
ンスを低下させないようにすることができる。
１に通知されることが多い。ＦＩＦＯ４が空（「空割り
込み」と称する）、または、未送出のデータがある程度
（例えば、１個やＦＩＦＯ４の深さの半分など）残って
いる状態で割込み（「レベル割込み」と称する）が発生
し、割込み信号線３で割込みがプロセッサ１に通知さ
れ、このとき、プロセッサ１はＦＩＦＯ４に送り込んだ
送出データが送り終わる、または、送り終わろうとして
いることを知ることができる。ＦＩＦＯ４があることに
よって、ＦＩＦＯ４の深さ分程度は割込みによるオーバ
ーヘッドが軽減でき、プロセッサ１はデータ送出動作以
外の処理を行う余裕ができ、システム全体のパフォーマ
ンスを低下させないようにすることができる。
【０００６】データ送出のときに送出データに何らかの
加工を施すようなシステムはごく一般的である。たとえ
ば、ＨＤＬＣコントローラ、ＢＳＣ（Binary Synchrono
us Communication）、ＰＰＰ（Point to Point Protoco
l）によるシリアル通信である。これらのプロトコルで
は、データ構造はフレーム構造となっており、フレーム
の境界を表すための“区切り”や誤り検出・訂正のため
のＦＣＳ（フラグチェックシーケンス）などが各フレー
ムに付けられている。プロセッサ１がフレームの組み立
てと分解を全て行うことは、プロセッサ１がデータ送受
信のみを処理するようなシステムを除けば、割り込みの
オーバーヘッドの問題などにより避けられるのが一般的
で、フレームの境界を表すフラグを付加したり取り除い
たりするフレーミング処理や誤り訂正処理はデータ送受
信回路が行うことが多い。
加工を施すようなシステムはごく一般的である。たとえ
ば、ＨＤＬＣコントローラ、ＢＳＣ（Binary Synchrono
us Communication）、ＰＰＰ（Point to Point Protoco
l）によるシリアル通信である。これらのプロトコルで
は、データ構造はフレーム構造となっており、フレーム
の境界を表すための“区切り”や誤り検出・訂正のため
のＦＣＳ（フラグチェックシーケンス）などが各フレー
ムに付けられている。プロセッサ１がフレームの組み立
てと分解を全て行うことは、プロセッサ１がデータ送受
信のみを処理するようなシステムを除けば、割り込みの
オーバーヘッドの問題などにより避けられるのが一般的
で、フレームの境界を表すフラグを付加したり取り除い
たりするフレーミング処理や誤り訂正処理はデータ送受
信回路が行うことが多い。
【０００７】プロセッサ１からＦＩＦＯ４に送り込まれ
るデータにフレーミング処理を施すような場合、ＦＩＦ
Ｏ４からデータを取り出し送出するための送出回路７
は、フレーミング処理に必要なフレーム境界の情報をＦ
ＩＦＯ４の状態で把握する。つまり、あるフレームの末
尾と次のフレームの先頭位置をＦＩＦＯ４が空になった
ときとし、空状態通知６で送出回路７に通知するのであ
る。フレーミング処理では、フレームの境界に境界を表
すフラグなどを付け加えたりという処理を行った後、次
に送るフレームの最初のデータをＦＩＦＯ４から取り出
す。このとき、プロセッサ１はＦＩＦＯ４の空割込みが
起きてからすぐにＦＩＦＯ４に次のフレームのデータを
送り込んでいないと、送出回路はＦＩＦＯ４からデータ
を読み出せず、送出するべきデータがないというエラー
が発生し正常なデータ送出動作が継続できない場合があ
る。フレームの境界付近ではプロセッサ１は限られた時
間で割り込みを処理し、次のフレームのデータを準備し
なければならない。
るデータにフレーミング処理を施すような場合、ＦＩＦ
Ｏ４からデータを取り出し送出するための送出回路７
は、フレーミング処理に必要なフレーム境界の情報をＦ
ＩＦＯ４の状態で把握する。つまり、あるフレームの末
尾と次のフレームの先頭位置をＦＩＦＯ４が空になった
ときとし、空状態通知６で送出回路７に通知するのであ
る。フレーミング処理では、フレームの境界に境界を表
すフラグなどを付け加えたりという処理を行った後、次
に送るフレームの最初のデータをＦＩＦＯ４から取り出
す。このとき、プロセッサ１はＦＩＦＯ４の空割込みが
起きてからすぐにＦＩＦＯ４に次のフレームのデータを
送り込んでいないと、送出回路はＦＩＦＯ４からデータ
を読み出せず、送出するべきデータがないというエラー
が発生し正常なデータ送出動作が継続できない場合があ
る。フレームの境界付近ではプロセッサ１は限られた時
間で割り込みを処理し、次のフレームのデータを準備し
なければならない。
【０００８】このように送出回路７でフレーミング処理
を行うとき、割込み負荷の軽減を目的としてＦＩＦＯ４
を用いるにもかかわらず、フレームの境界ではＦＩＦＯ
４の割り込み頻度の軽減効果が十分に発揮されず、つま
り、プロセッサ１の負荷は一時的ではあるが軽減されな
いことになる。プロセッサ１を用いたデータ処理システ
ムのパフォーマンスはプロセッサ１の負荷状況に大きく
依存し、一時的でもプロセッサ１の負荷が増大するよう
なことがあれば、システムパフォーマンスはこの高負荷
状態により低下してしまい、たとえば、リアルタイム制
御を行っているようなシステムではデータ送出のときの
ＦＩＦＯ４の割込み処理に時間を取られて他の処理が間
に合わなくなる可能性がある。一時的なものとしても、
リアルタイムシステムにとっては重大な問題である。
を行うとき、割込み負荷の軽減を目的としてＦＩＦＯ４
を用いるにもかかわらず、フレームの境界ではＦＩＦＯ
４の割り込み頻度の軽減効果が十分に発揮されず、つま
り、プロセッサ１の負荷は一時的ではあるが軽減されな
いことになる。プロセッサ１を用いたデータ処理システ
ムのパフォーマンスはプロセッサ１の負荷状況に大きく
依存し、一時的でもプロセッサ１の負荷が増大するよう
なことがあれば、システムパフォーマンスはこの高負荷
状態により低下してしまい、たとえば、リアルタイム制
御を行っているようなシステムではデータ送出のときの
ＦＩＦＯ４の割込み処理に時間を取られて他の処理が間
に合わなくなる可能性がある。一時的なものとしても、
リアルタイムシステムにとっては重大な問題である。
【０００９】
【発明が解決しようとする課題】プロセッサとＦＩＦＯ
とデータ送出回路を組み合わせたデータ送出システムに
おいて、フレームの境界をＦＩＦＯが空の状態で判断す
ると、プロセッサは現在のフレームの終了を待ってか
ら、すぐに次のフレームのデータをＦＩＦＯへ送り込ま
なければならない。これは、ＦＩＦＯがあるにもかかわ
らず限られた時間での割り込み処理を行わなければなら
ないことを意味している。したがって、フレームの境界
付近でのプロセッサの割込み負荷は軽減されず、システ
ムパフォーマンスが低下してしまう可能性がある。本発
明の目的は、このような場合の割込み処理時間に余裕を
持たせ、プロセッサの負荷が一時的に大きくなってしま
うことを防ぎ、システムパフォーマンスの低下を防ぐこ
とにある。
とデータ送出回路を組み合わせたデータ送出システムに
おいて、フレームの境界をＦＩＦＯが空の状態で判断す
ると、プロセッサは現在のフレームの終了を待ってか
ら、すぐに次のフレームのデータをＦＩＦＯへ送り込ま
なければならない。これは、ＦＩＦＯがあるにもかかわ
らず限られた時間での割り込み処理を行わなければなら
ないことを意味している。したがって、フレームの境界
付近でのプロセッサの割込み負荷は軽減されず、システ
ムパフォーマンスが低下してしまう可能性がある。本発
明の目的は、このような場合の割込み処理時間に余裕を
持たせ、プロセッサの負荷が一時的に大きくなってしま
うことを防ぎ、システムパフォーマンスの低下を防ぐこ
とにある。
【００１０】
【課題を解決するための手段】本発明のデータ送出シス
テムは、複数の送出データを記憶し記憶された複数の送
出データを記憶した順に出力する記憶手段と、前記記憶
手段からの送出データをフレーミング処理して送出する
データ送出手段とを備えるものであって、前記記憶手段
が記憶される送出データがフレーム境界のものであるか
否かを示す境界情報を記憶するものである。
テムは、複数の送出データを記憶し記憶された複数の送
出データを記憶した順に出力する記憶手段と、前記記憶
手段からの送出データをフレーミング処理して送出する
データ送出手段とを備えるものであって、前記記憶手段
が記憶される送出データがフレーム境界のものであるか
否かを示す境界情報を記憶するものである。
【００１１】また、前記記憶手段は、送出データを書き
込む直後に境界情報を書き込む、又は、境界情報を書き
込む直後に送出データを書き込むものであることで、記
憶手段のデータ幅とプロセッサのデータバス幅とが等し
い場合でも境界情報を記憶することができる。さらに、
前記境界情報を書き込む順序をリセットする手段を備え
ることで、仮に書き込み順序がずれた場合でも正常な状
態に復帰させることができる。
込む直後に境界情報を書き込む、又は、境界情報を書き
込む直後に送出データを書き込むものであることで、記
憶手段のデータ幅とプロセッサのデータバス幅とが等し
い場合でも境界情報を記憶することができる。さらに、
前記境界情報を書き込む順序をリセットする手段を備え
ることで、仮に書き込み順序がずれた場合でも正常な状
態に復帰させることができる。
【００１２】また、前記記憶手段は、送出データと境界
情報とを同時に書き込むものであることで、プロセッサ
のデータバス幅が記憶手段のデータ幅よりも大きい場合
に高速に記憶させることができる。また、前記記憶手段
は、前記境界情報を複数ビットで記憶するものであるこ
とで、境界情報を任意の値として記憶することができ
る。また、前記記憶手段は、記憶されているデータ量が
所定値以下になったときに所定の信号を発生するもので
あることで、送出転送を途中で中止することなく送出デ
ータを供給することができる。
情報とを同時に書き込むものであることで、プロセッサ
のデータバス幅が記憶手段のデータ幅よりも大きい場合
に高速に記憶させることができる。また、前記記憶手段
は、前記境界情報を複数ビットで記憶するものであるこ
とで、境界情報を任意の値として記憶することができ
る。また、前記記憶手段は、記憶されているデータ量が
所定値以下になったときに所定の信号を発生するもので
あることで、送出転送を途中で中止することなく送出デ
ータを供給することができる。
【００１３】
【発明の実施の形態】本発明によるＦＩＦＯは、フレー
ムの最初又は最後のデータであること、つまり、フレー
ムの境界であることをＦＩＦＯにバッファされるデータ
とともに示すことができる点に特徴がある。図４に従来
のＦＩＦＯ４のメモリ構造を示す。ＦＩＦＯ４レベルと
同じ深さＮの配列メモリ２１があり、図中には記してい
ないが書き込みカウンタと読み出しカウンタがあり、メ
モリをリングバッファとして、先入れ先出し動作を実現
するものである。
ムの最初又は最後のデータであること、つまり、フレー
ムの境界であることをＦＩＦＯにバッファされるデータ
とともに示すことができる点に特徴がある。図４に従来
のＦＩＦＯ４のメモリ構造を示す。ＦＩＦＯ４レベルと
同じ深さＮの配列メモリ２１があり、図中には記してい
ないが書き込みカウンタと読み出しカウンタがあり、メ
モリをリングバッファとして、先入れ先出し動作を実現
するものである。
【００１４】図２に本発明のＦＩＦＯのメモリ構造の一
例を示す。ＦＩＦＯレベルに一致する深さＮの配列メモ
リ３２とメモリ３２の各要素に対応した境界表示メモリ
３１があり、図中には記していないが書き込みカウンタ
と読み出しカウンタがあり、メモリをリングバッファと
して、先入れ先出し動作を実現し、さらに、境界表示メ
モリ３１によって対応するＦＩＦＯのデータがフレーム
の最後のデータであるかどうかを表示するものである。
例を示す。ＦＩＦＯレベルに一致する深さＮの配列メモ
リ３２とメモリ３２の各要素に対応した境界表示メモリ
３１があり、図中には記していないが書き込みカウンタ
と読み出しカウンタがあり、メモリをリングバッファと
して、先入れ先出し動作を実現し、さらに、境界表示メ
モリ３１によって対応するＦＩＦＯのデータがフレーム
の最後のデータであるかどうかを表示するものである。
【００１５】一般にＦＩＦＯは格納するデータの大きさ
が決まっている。ＦＩＦＯを構成するメモリの大きさは
データ幅と深さによって決まる。ＦＩＦＯのデータ幅は
プロセッサのデータバス幅（８ビット＝１バイト）に合
わせて（または、通常良く使われるデータサイズとし
て）８ビットのことが多い。プロセッサがＦＩＦＯにア
クセスするときは、メモリ空間もしくはＩ／Ｏ空間にマ
ッピングされた１バイトのメモリ（レジスタ）とみなさ
れる。従来のＦＩＦＯ４は１バイトの送出データをその
アドレスに書き込むことによってＦＩＦＯ４にデータを
書き込んでいた。しかし、本発明によるＦＩＦＯは送出
データ以外にフレーム境界の情報を必要とする。これに
対応するために、プロセッサからＦＩＦＯへの特別なア
クセス方法が必要である。
が決まっている。ＦＩＦＯを構成するメモリの大きさは
データ幅と深さによって決まる。ＦＩＦＯのデータ幅は
プロセッサのデータバス幅（８ビット＝１バイト）に合
わせて（または、通常良く使われるデータサイズとし
て）８ビットのことが多い。プロセッサがＦＩＦＯにア
クセスするときは、メモリ空間もしくはＩ／Ｏ空間にマ
ッピングされた１バイトのメモリ（レジスタ）とみなさ
れる。従来のＦＩＦＯ４は１バイトの送出データをその
アドレスに書き込むことによってＦＩＦＯ４にデータを
書き込んでいた。しかし、本発明によるＦＩＦＯは送出
データ以外にフレーム境界の情報を必要とする。これに
対応するために、プロセッサからＦＩＦＯへの特別なア
クセス方法が必要である。
【００１６】プロセッサがＦＩＦＯアドレスに１：デー
タ、２：フレーム境界の順番（逆順も可能である）にデ
ータを書き込む方法が考えられ、このとき、データ送出
に先立って書き込み順序を初期化するための手段、たと
えば、ＦＩＦＯ制御のためのレジスタを用意し、このレ
ジスタを操作することで書き込み順序を初期化する。こ
のとき、ＦＩＦＯへのアクセスは２回のプロセッサのデ
ータ転送により完結する。
タ、２：フレーム境界の順番（逆順も可能である）にデ
ータを書き込む方法が考えられ、このとき、データ送出
に先立って書き込み順序を初期化するための手段、たと
えば、ＦＩＦＯ制御のためのレジスタを用意し、このレ
ジスタを操作することで書き込み順序を初期化する。こ
のとき、ＦＩＦＯへのアクセスは２回のプロセッサのデ
ータ転送により完結する。
【００１７】プロセッサがＦＩＦＯのデータ幅よりも大
きなデータバス幅を持っているとき、例えば、プロセッ
サのデータバス幅が２バイトで、ＦＩＦＯのデータ幅が
１バイトのとき、プロセッサから書き込むデータの上位
バイトにフレーム境界情報を、下位バイトに送出データ
を割り当てて（当然、割り当てを逆にすることも可能で
ある）、一度にフレーム境界情報と送出データを書き込
む方法が考えられ、この方法は書き込み順序を考慮する
必要がなくなる。
きなデータバス幅を持っているとき、例えば、プロセッ
サのデータバス幅が２バイトで、ＦＩＦＯのデータ幅が
１バイトのとき、プロセッサから書き込むデータの上位
バイトにフレーム境界情報を、下位バイトに送出データ
を割り当てて（当然、割り当てを逆にすることも可能で
ある）、一度にフレーム境界情報と送出データを書き込
む方法が考えられ、この方法は書き込み順序を考慮する
必要がなくなる。
【００１８】ＦＩＦＯとデータ送出回路を組み合わせた
データ送出システムにおいて送出データをフレーミング
処理する際に、本発明によるＦＩＦＯを用いることによ
り、フレーム境界の情報を送出データとともにＦＩＦＯ
へ書き込むことで、データ送出回路がそのフレーム境界
情報を読み出してフレーム終了処理及びフレーム開始処
理をすることができるので、従来のようなフレーム境界
でＦＩＦＯの空状態を待つためのプロセッサの割り込み
をなくすことができ、プロセッサが限られた時間に割込
み処理を行わなければならないような高負荷の状況を避
けることができ、システムの全体のパフォーマンスの低
下を防止し、また、向上させることができる。
データ送出システムにおいて送出データをフレーミング
処理する際に、本発明によるＦＩＦＯを用いることによ
り、フレーム境界の情報を送出データとともにＦＩＦＯ
へ書き込むことで、データ送出回路がそのフレーム境界
情報を読み出してフレーム終了処理及びフレーム開始処
理をすることができるので、従来のようなフレーム境界
でＦＩＦＯの空状態を待つためのプロセッサの割り込み
をなくすことができ、プロセッサが限られた時間に割込
み処理を行わなければならないような高負荷の状況を避
けることができ、システムの全体のパフォーマンスの低
下を防止し、また、向上させることができる。
【００１９】図１は本発明の一実施の形態によるデータ
送出システムの構成を示すブロック図である。プロセッ
サ（ＣＰＵ）４０はマイクロコンピュータシステム等で
あり、ＦＩＦＯ４３は図２に示されるものであり、送出
回路４６はＦＩＦＯ４３から送出データを読み取ってデ
ータを送出するものであり、４１はデータバス、４８は
アドレスバスでありマイクロコンピュータのバスを表
す。４２は割込み信号線、４４はＦＩＦＯ４３から送出
回路４６へのデータバス、４５はＦＩＦＯ４３からの境
界表示ビット、４９はＦＩＦＯ４３の状態を示す信号で
あり、４７はデータ送出信号線である。４９はＦＩＦＯ
４３が空かどうかを送出回路４６に通知するためのもの
であり、プロセッサ４０に空状態を通知するものではな
い。
送出システムの構成を示すブロック図である。プロセッ
サ（ＣＰＵ）４０はマイクロコンピュータシステム等で
あり、ＦＩＦＯ４３は図２に示されるものであり、送出
回路４６はＦＩＦＯ４３から送出データを読み取ってデ
ータを送出するものであり、４１はデータバス、４８は
アドレスバスでありマイクロコンピュータのバスを表
す。４２は割込み信号線、４４はＦＩＦＯ４３から送出
回路４６へのデータバス、４５はＦＩＦＯ４３からの境
界表示ビット、４９はＦＩＦＯ４３の状態を示す信号で
あり、４７はデータ送出信号線である。４９はＦＩＦＯ
４３が空かどうかを送出回路４６に通知するためのもの
であり、プロセッサ４０に空状態を通知するものではな
い。
【００２０】プロセッサ４０は送出データをＦＩＦＯ４
３に書き込み、その送出データがフレームの最後のデー
タであるかどうかを示すために、たとえば、その送出デ
ータに対応する境界表示ビット３１を‘１’とする。送
出回路４６はＦＩＦＯ４３のメモリ３２からデータを読
み出し、さらに、境界表示ビット３１を読み出し４５、
そのデータがフレーム最後のデータであるならフレーム
の終了処理を行い、続いてフレームの開始処理を行う。
３に書き込み、その送出データがフレームの最後のデー
タであるかどうかを示すために、たとえば、その送出デ
ータに対応する境界表示ビット３１を‘１’とする。送
出回路４６はＦＩＦＯ４３のメモリ３２からデータを読
み出し、さらに、境界表示ビット３１を読み出し４５、
そのデータがフレーム最後のデータであるならフレーム
の終了処理を行い、続いてフレームの開始処理を行う。
【００２１】ＦＩＦＯ４３は空割込みではなく、プロセ
ッサ４０に割込み処理の余裕を与えるために、実際にＦ
ＩＦＯ４３からデータが全て送られてしまう少し前にレ
ベル割込み４２（この割り込みはＦＩＦＯ４３に未送出
のデータがある程度、たとえば、１個や２個、ＦＩＦＯ
４３深さの半分残っている状態などで発生する）をプロ
セッサ４０に通知する。プロセッサ４０はフレームの境
界情報をＦＩＦＯ４３に書き込んで、送出回路４６が境
界表示ビット４５によりフレーム処理を行い、また、レ
ベル割込みを行うことにしているので割込み処理に応答
するのに余裕がある。したがって、プロセッサ４０が限
られた時間内に割込みに応答しなければならない状況を
回避できる。
ッサ４０に割込み処理の余裕を与えるために、実際にＦ
ＩＦＯ４３からデータが全て送られてしまう少し前にレ
ベル割込み４２（この割り込みはＦＩＦＯ４３に未送出
のデータがある程度、たとえば、１個や２個、ＦＩＦＯ
４３深さの半分残っている状態などで発生する）をプロ
セッサ４０に通知する。プロセッサ４０はフレームの境
界情報をＦＩＦＯ４３に書き込んで、送出回路４６が境
界表示ビット４５によりフレーム処理を行い、また、レ
ベル割込みを行うことにしているので割込み処理に応答
するのに余裕がある。したがって、プロセッサ４０が限
られた時間内に割込みに応答しなければならない状況を
回避できる。
【００２２】状態表示信号４９が送出回路４６にＦＩＦ
Ｏ４３の空状態を通知すると、送出回路４６は送るべき
データがないのでエラーとなる。プロセッサ４０がＦＩ
ＦＯ４３に送出データを書き込むと、送出回路４６は再
びデータ送出を開始する。また、このようなとき、送出
回路４６は、プロトコル上無効なデータであるアイドル
パターンなどを送出することがある。しかし、送出デー
タがある限りは、本実施の形態によるＦＩＦＯ４３のレ
ベル割り込みによってアイドルパターンの送出を必要と
しない効率のよいデータ送出が保証される。
Ｏ４３の空状態を通知すると、送出回路４６は送るべき
データがないのでエラーとなる。プロセッサ４０がＦＩ
ＦＯ４３に送出データを書き込むと、送出回路４６は再
びデータ送出を開始する。また、このようなとき、送出
回路４６は、プロトコル上無効なデータであるアイドル
パターンなどを送出することがある。しかし、送出デー
タがある限りは、本実施の形態によるＦＩＦＯ４３のレ
ベル割り込みによってアイドルパターンの送出を必要と
しない効率のよいデータ送出が保証される。
【００２３】さて、プロセッサ４０は通常１バイト幅、
２バイト幅などバイトの整数倍になる幅のバスを持って
いて、バイトの整数倍を単位としたメモリアクセスを行
うものである。したがって、ＦＩＦＯ４３にプロセッサ
４０がアクセスするときは、ＦＩＦＯ４３の幅も例えば
１バイトにされることが多く、プロセッサ４０から見る
とメモリマップされた１バイトのメモリに見えるので、
プロセッサ４０は普通にメモリにアクセスするのと全く
同様の手順を実行する。
２バイト幅などバイトの整数倍になる幅のバスを持って
いて、バイトの整数倍を単位としたメモリアクセスを行
うものである。したがって、ＦＩＦＯ４３にプロセッサ
４０がアクセスするときは、ＦＩＦＯ４３の幅も例えば
１バイトにされることが多く、プロセッサ４０から見る
とメモリマップされた１バイトのメモリに見えるので、
プロセッサ４０は普通にメモリにアクセスするのと全く
同様の手順を実行する。
【００２４】ところが、本実施の形態によるＦＩＦＯ４
３は境界情報を保持する境界保持ビット３１があるので
プロセッサ４０の１バイトのアクセス手順では境界保持
ビットへ情報が書き込めない。そこで、データをＦＩＦ
Ｏ４３に書き込んだ直後（直前でも可能）、再びＦＩＦ
Ｏ４３へ境界保持ビット情報を書き込む。書き込むデー
タは、たとえば、最下位ビットや最上位ビットに境界保
持ビットの値を表示させたり、また、ある特定のデータ
で境界保持ビットの値を表してもよい。ただし、書き込
み順序がずれてしまい書き込んだ値がデータのつもりで
も境界保持ビットの値と解釈されてしまうことがあるか
もしれない。これに対応するためＦＩＦＯ４３の書き込
み順序をリセットする手段を設ける。図１のアドレスバ
ス４８でＦＩＦＯ４３のデータおよび境界表示ビットの
アクセスを行うか、書き込み順序をリセットするかを決
定する。つまり、プロセッサ４０には、アドレスバス４
８で規定されるメモリ空間に順序リセットのためのレジ
スタとＦＩＦＯ４３のためのレジスタがマッピングされ
ているように見える。アドレスバス４８で書き込み順序
リセットを選択し、そのアドレスにアクセスすることに
より書き込み順序がリセットされ、データ送出動作を行
う直前にこれを実行しておけば書き込み順序がズレるの
を防止できる。
３は境界情報を保持する境界保持ビット３１があるので
プロセッサ４０の１バイトのアクセス手順では境界保持
ビットへ情報が書き込めない。そこで、データをＦＩＦ
Ｏ４３に書き込んだ直後（直前でも可能）、再びＦＩＦ
Ｏ４３へ境界保持ビット情報を書き込む。書き込むデー
タは、たとえば、最下位ビットや最上位ビットに境界保
持ビットの値を表示させたり、また、ある特定のデータ
で境界保持ビットの値を表してもよい。ただし、書き込
み順序がずれてしまい書き込んだ値がデータのつもりで
も境界保持ビットの値と解釈されてしまうことがあるか
もしれない。これに対応するためＦＩＦＯ４３の書き込
み順序をリセットする手段を設ける。図１のアドレスバ
ス４８でＦＩＦＯ４３のデータおよび境界表示ビットの
アクセスを行うか、書き込み順序をリセットするかを決
定する。つまり、プロセッサ４０には、アドレスバス４
８で規定されるメモリ空間に順序リセットのためのレジ
スタとＦＩＦＯ４３のためのレジスタがマッピングされ
ているように見える。アドレスバス４８で書き込み順序
リセットを選択し、そのアドレスにアクセスすることに
より書き込み順序がリセットされ、データ送出動作を行
う直前にこれを実行しておけば書き込み順序がズレるの
を防止できる。
【００２５】プロセッサ４０がワード（２バイト）のデ
ータを扱えるときで、ＦＩＦＯ４３のメモリ３２のビッ
ト幅が１５ビットより少ないときは、余りのビットに境
界表示ビットの値をのせることができる。たとえば、送
出データが８ビットで境界表示ビットが１ビットのと
き、下位バイトに送出データをのせ、上位バイトの最下
位ビットに境界表示ビットをのせることができる。この
ようにすると、送出データと境界表示ビットが同時にＦ
ＩＦＯ４３へ書き込まれることになり、前述のような書
き込み順序の問題が発生しなくなる。なお、本発明は上
記実施の形態に限定されるものではない。境界表示ビッ
トはデータ送出手段以外の手段で読み出して、データ送
出手段を制御するようにしてもよい。
ータを扱えるときで、ＦＩＦＯ４３のメモリ３２のビッ
ト幅が１５ビットより少ないときは、余りのビットに境
界表示ビットの値をのせることができる。たとえば、送
出データが８ビットで境界表示ビットが１ビットのと
き、下位バイトに送出データをのせ、上位バイトの最下
位ビットに境界表示ビットをのせることができる。この
ようにすると、送出データと境界表示ビットが同時にＦ
ＩＦＯ４３へ書き込まれることになり、前述のような書
き込み順序の問題が発生しなくなる。なお、本発明は上
記実施の形態に限定されるものではない。境界表示ビッ
トはデータ送出手段以外の手段で読み出して、データ送
出手段を制御するようにしてもよい。
【００２６】
【発明の効果】以上のように、本発明によれば、ＦＩＦ
Ｏとデータ送出回路を組み合わせ、送出データにフレー
ミング処理を行うようなデータ送出システムにおいて、
割込みによるプロセッサの高負荷状態を回避し、システ
ムのパフォーマンスを向上させることができる。
Ｏとデータ送出回路を組み合わせ、送出データにフレー
ミング処理を行うようなデータ送出システムにおいて、
割込みによるプロセッサの高負荷状態を回避し、システ
ムのパフォーマンスを向上させることができる。
【図１】本発明の一実施の形態によるデータ送出システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図２】本実施の形態によるＦＩＦＯのメモリ構造であ
る。
る。
【図３】従来のデータ送出システムの構成を示すブロッ
ク図である。
ク図である。
【図４】従来のＦＩＦＯのメモリ構造である。
１ プロセッサ ２ プロセッサからのデータ ３ プロセッサへの割込み信号 ４ ＦＩＦＯ ５ ＦＩＦＯからの読み出しデータ ６ ＦＩＦＯからの空状態通知信号 ７ 送出回路 ８ 送出データ ２１ ＦＩＦＯを構成する配列メモリ ３１ ＦＩＦＯを構成するフレーム境界表示ビット ３２ ＦＩＦＯを構成する送出データ用配列メモリ ４０ プロセッサ ４１ プロセッサからのデータ ４２ ＦＩＦＯの状態を通知するレベル割込み信号 ４３ ＦＩＦＯ ４４ ＦＩＦＯからの出力データ ４５ 境界表示ビット ４６ 送出回路 ４７ 送出データ ４８ プロセッサからのアドレス ４９ ＦＩＦＯの状態表示
Claims (6)
- 【請求項１】 複数の送出データを記憶し記憶された複
数の送出データを記憶した順に出力する記憶手段と、前
記記憶手段からの送出データをフレーミング処理して送
出するデータ送出手段とを備えるデータ送出システムに
おいて、前記記憶手段は記憶される送出データがフレー
ム境界のものであるか否かを示す境界情報を記憶するも
のであることを特徴とするデータ送出システム。 - 【請求項２】 前記記憶手段は、送出データを書き込む
直後に境界情報を書き込む、又は、境界情報を書き込む
直後に送出データを書き込むものであることを特徴とす
る請求項１記載のデータ送出システム。 - 【請求項３】 前記境界情報を書き込む順序をリセット
する手段を備えることを特徴とする請求項２記載のデー
タ送出システム。 - 【請求項４】 前記記憶手段は、送出データと境界情報
とを同時に書き込むものであることを特徴とする請求項
１記載のデータ送出システム。 - 【請求項５】 前記記憶手段は、前記境界情報を複数ビ
ットで記憶するものであることを特徴とする請求項１記
載のデータ送出システム。 - 【請求項６】 前記記憶手段は、記憶されているデータ
量が所定値以下になったときに所定の信号を発生するも
のであることを特徴とする請求項１記載のデータ送出シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10312860A JP2000200175A (ja) | 1998-11-04 | 1998-11-04 | データ送出システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10312860A JP2000200175A (ja) | 1998-11-04 | 1998-11-04 | データ送出システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200175A true JP2000200175A (ja) | 2000-07-18 |
Family
ID=18034318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10312860A Pending JP2000200175A (ja) | 1998-11-04 | 1998-11-04 | データ送出システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011182216A (ja) * | 2010-03-02 | 2011-09-15 | Ricoh Co Ltd | 通信制御装置及び通信制御方法 |
| JP2012010372A (ja) * | 2000-07-28 | 2012-01-12 | Ericsson Ab | パケット境界表示器を用いてパケットを格納する方法及び装置 |
-
1998
- 1998-11-04 JP JP10312860A patent/JP2000200175A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012010372A (ja) * | 2000-07-28 | 2012-01-12 | Ericsson Ab | パケット境界表示器を用いてパケットを格納する方法及び装置 |
| JP2011182216A (ja) * | 2010-03-02 | 2011-09-15 | Ricoh Co Ltd | 通信制御装置及び通信制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6925512B2 (en) | Communication between two embedded processors | |
| JP2745521B2 (ja) | フレーム送信方法 | |
| EP0365731B1 (en) | Method and apparatus for transferring messages between source and destination users through a shared memory | |
| EP0239937B1 (en) | Serial communications controller | |
| US6058434A (en) | Apparent network interface for and between embedded and host processors | |
| JP4755390B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
| EP0459758B1 (en) | Network adapter having memories configured as logical FIFOs to transmit and receive packet data | |
| US6615282B1 (en) | Adaptive messaging | |
| US20060291508A1 (en) | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure | |
| US6678728B1 (en) | Method and apparatus for automatically loading device status information into a network device | |
| JP4317365B2 (ja) | 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置 | |
| US20080209089A1 (en) | Packet-Based Parallel Interface Protocol For A Serial Buffer Having A Parallel Processor Port | |
| KR20030071856A (ko) | 메모리를 통해 데이터 처리 시스템들간의 데이터 흐름을제어하기 위한 방법 및 장치 | |
| AU2005202915A1 (en) | Multi-node system, internodal crossbar switch, node and medium embodying program | |
| US6857028B1 (en) | Data transfer control device and electronic equipment | |
| US6674751B1 (en) | Serialized bus communication and control architecture | |
| US7054962B2 (en) | Embedded system having broadcast data storing controller | |
| KR20010053612A (ko) | 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법 | |
| JP2000200175A (ja) | データ送出システム | |
| JPH0458646A (ja) | バッファ管理方式 | |
| JPH1063617A (ja) | シリアル通信装置 | |
| US5603057A (en) | System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages | |
| JP2000259523A (ja) | データ転送装置、ｌａｎ通信システム及びデータ転送方法 | |
| JP2002176464A (ja) | ネットワークインタフェース装置 | |
| JPH09269936A (ja) | リモートリード処理方法およびその装置 |