JP4755390B2 - メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 - Google Patents
メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 Download PDFInfo
- Publication number
- JP4755390B2 JP4755390B2 JP2002561695A JP2002561695A JP4755390B2 JP 4755390 B2 JP4755390 B2 JP 4755390B2 JP 2002561695 A JP2002561695 A JP 2002561695A JP 2002561695 A JP2002561695 A JP 2002561695A JP 4755390 B2 JP4755390 B2 JP 4755390B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- lcp
- descriptor
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims description 188
- 238000012545 processing Methods 0.000 title claims description 56
- 238000000034 method Methods 0.000 title description 22
- 230000005540 biological transmission Effects 0.000 claims description 38
- 238000012546 transfer Methods 0.000 claims description 29
- 238000004891 communication Methods 0.000 claims description 26
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 97
- 230000008569 process Effects 0.000 description 19
- 238000013519 translation Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000013507 mapping Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000013467 fragmentation Methods 0.000 description 3
- 238000006062 fragmentation reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Description
次に取り出される記述子のアドレスは、LCPチャネルのコンテキスト140の一部として保管される。アダプタ80は、ホスト・メモリ60から記述子を読み取り、LCPチャネル属性に基づいてその記述子をデコードする。記述子によって、新しいフレーム・ヘッダのサイズ、データ・ペイロードのサイズ、およびこれらの項目の位置が定義される。
データ・バッファが、アプリケーション内で仮想メモリ・アドレスによって参照される場合に、そのアドレスは、アドレス変換という追加処理を受けなければならない。この場合に、アプリケーションによって使用される仮想アドレスが、アダプタ80がホスト・メモリ60にアクセスする間にアダプタ80によって使用可能な物理アドレスに変換される。これは、ページ境界を超えることを監視し、LCPマネージャ130によってアダプタ80のメモリ・サブシステム210に書き込まれる物理ページ位置情報を使用することによって行われる。仮想アドレスから物理アドレスへの変換処理は、記述子テーブルが、信頼されないLCPクライアント100によって作成される場合のセキュリティ手段としても働く。これによって、ホスト・メモリ60の無関係な区域への許可されないアクセスが防止される。
物理アドレッシングを使用して、TXフレームのヘッダおよびペイロード・データが、ホスト・メモリ60内のバッファから読み取られる。その後、ヘッダが、TX HeaderIn FIFO400に保管される。ヘッダ取出が完了した時に、アダプタ80は、ヘッダの処理をTXプロセッサ150によって開始できることを示す内部フラグをセットする。
ペイロード・データが、ホスト・メモリ60から読み取られ、アダプタ80によってデータFIFO570に保管される。データFIFO570は、図7では、TXロジック320に常駐するものとして図示されている。しかし、データFIFO570を、第1レベルTXメモリ空間220に一体化することもできる。データ読取トランザクションは、送信されるデータのすべてがアダプタ80のメモリ・サブシステム210に保管されるまで継続する。読取動作の完了に続いて、状況指示が、LCPクライアント100に返される。ヘッダがHeaderIn FIFO400に読み取られてすぐに、ヘッダの処理を開始できることに留意されたい。データ全体が読み取られるのを待つ必要はない。
ヘッダ処理は、TXプロセッサ150によって実行される。ヘッダ処理は、プロトコル依存であり、LCPアーキテクチャの外部のプロトコル情報が用いられる。TXプロセッサ150は、TXプロトコル・ヘッダ・マイクロコードを実行し、プロトコルおよび経路指定初期化シーケンス中にアダプタ80のメモリ・サブシステム210に既に保管された経路指定テーブルおよび他の関連情報にアクセスする。TXプロセッサ150は、新しいヘッダがHeaderIn FIFO400内で待っていることの指示を受け取る時に、ヘッダ処理を開始する。ヘッダ処理では、ネットワーク・アーキテクチャ30を介してパケットを送信するのに使用されるフォーマットであり、経路指定情報を含む、1つまたは複数のパケット・ヘッダが作られる。ペイロード・サイズが、ネットワーク・アーキテクチャ30によって許容される最大パケット・サイズより大きい場合には、元のペイロード・データの連続するデータ・セグメントに関してそれぞれが使用される複数のパケット・ヘッダを生成して、ネットワーク・アーキテクチャ30を介する通信用のパケットを形成することによって、ペイロードを断片化する。
パケットのヘッダ・ワード数およびデータ・ワード数を定義するコマンドおよびパケット・ヘッダ自体が、TXプロセッサ150によって、第1レベル・メモリ空間220内のTX HeaderOut FIFO540に書き込まれる。
ネットワーク・アーキテクチャ30でのパケットの送信は、コマンドがHeaderOut FIFO540内で準備ができており、データFIFO570に、関連するパケットの送信を完了するのに十分なデータが含まれる時に、必ずトリガされる。巡回冗長検査(CRC)を、各パケットのヘッダおよびデータに追加することができる。各完全なパケットが、TXリンク・ロジック330を介してネットワーク・アーキテクチャ30に転送される。
RXリンク・ロジック340は、ネットワーク・アーキテクチャ30からの情報をパケットのストリームに変換する。受信されたパケットのそれぞれが、RXリンク・ロジック340によって処理されて、パケット・ヘッダがペイロード・データから分離される。ヘッダは、第1レベルRXメモリ空間230内のRX HeaderIn FIFO640にプッシュされる。ペイロードは、RXロジック350内のRXデータFIFO650にプッシュされる。RXデータFIFO650は、第1レベルRXメモリ空間230内で実施することもできる。
パケット・ヘッダをデコードして、パケットが属するフレームのID、ペイロードのサイズ、およびフレーム・データのサイズを示すフィールドを提供する。パケット・ヘッダが、RX HeaderIn FIFO640に関するリーダーになるならば、指示が、RXプロセッサ160に送られる。RXプロセッサは、パケット・ヘッダ情報を処理し、パケット・データの転送に必要な情報を含むLCP関連コマンドを生成する。そのような情報には、パケットのアドレスおよび長さが含まれる。ヘッダ処理の終りに、記述子または記述子の組が、LCP RX HeaderOut FIFO410に書き込まれ、指示がトリガされる。
記述子が、RX LCPエンジン360によってRX HeaderOut FIFO410から取り出され、デコードされる。記述子には、LCP番号、パケット・アドレス、パケット・データ長、および、アダプタ80のメモリ・サブシステム210に転送されるデータのソース・アドレスが含まれる。RX LCPエンジン340は、LCPコンテキスト情報を使用して、ホスト・メモリ60内の書き込まれるターゲット物理アドレス(または、ページにまたがる場合には複数のアドレス)を作成し、DMA転送を開始して、データを書き込む。
ISOC120は、適当なバス・コマンドを選択し、可能な最長のバーストを実行することによって、バス・アーキテクチャ70でのトランザクションの最適化を目指す。
A.ホスト10のソフトウェアが、ホスト10のメモリ60内で、送信されるデータと共にバッファを準備する。
B.ソフトウェアが、バッファ内のデータが送信の準備ができていることをISOC120に通知する。
C.ISOC120が、バッファからデータを読み取る。
D.ISOC120が、ホスト10のソフトウェアに対して、読み取られ、新しいデータを転送するためにホスト10のソフトウェアによって再利用することができるバッファを識別する。
A.ホスト10のソフトウェアが、ISOC120が受信されたデータを書き込むことができるバッファを準備する。
B.ソフトウェアが、空きバッファがホストのメモリ60内で準備ができていることをISOC120に通知する。
C.ISOC120が、データをバッファに書き込む。
D.ISOC120が、ホスト10のソフトウェアに対して、受信されたデータが書き込まれ、ソフトウェアによって処理されることができるバッファを識別する。
メモリ・マップされたアドレスとして実施され、記述子およびデータを処理する増分要求についてアダプタ80に知らせる、ドアベル項目。各プロセスは、ドアベル・アクセスに使用されるメモリ・マッピングされたアドレスの単一のページへの一意のアクセスを有する。
LCP属性フィールドおよび状況フィールドを含む、アダプタ・メモリ空間210内のLCPコンテキスト項目。
送信記述子の構造。この構造は、ホスト10のメモリ60内の複数の物理ページにまたがることができる。仮想アドレッシングが、記述子について使用される場合に、変換テーブルを使用して、あるページから次のページに移動する。物理アドレッシングが、記述子について使用される場合に、分岐記述子が、あるページから次のページへの移動に使用される。送信記述子には、アダプタ80への記述子関連データのすべての転送の後に更新することができる状況フィールドが含まれる。
ポインタ記述子によってポイントされる、ホスト10のメモリ60内でピン止めされた送信データ・バッファ。仮想アドレッシングが、データ・バッファについて使用される場合に、変換テーブルによって、ポインタが、アダプタ80によってホスト10のメモリ60にアクセスするのに使用される物理アドレスに変換される。
アダプタ・メモリ空間210内の変換テーブルおよび保護ブロックが、アドレス・マッピングに使用される。
直接アドレッシング・モードは、バッファをポイントするのにポインタ記述子を使用しないLCPチャネルを指す。宛先アドレスは、ISOC120のマイクロコードによって定義されるか、コンテキスト140から読み取られる。
間接アドレッシング・モードは、記述子構造内でデータ・バッファへのポインタを維持するLCPチャネルを指す。記述子は、ホスト10のメモリ60内に配置されることが好ましい。
A.アドレスAが、LCPエンジンへのコマンドとして駆動される。
B.(任意選択)アドレスAをアドレスA’にマッピングする。
C.アドレスA’(ステップBが実行される場合)またはA(ステップBが実行されない場合)が、宛先バッファの基底アドレスになる。
A.アドレスAが、LCPエンジンに対するコマンドとして駆動される。
B.(任意選択)アドレスAをアドレスA’にマッピングする。
C.アドレスA’(ステップBが実行される場合)またはA(ステップBが実行されない場合)が、ポインタ記述子のアドレスになる。
D.バッファへのポインタすなわちアドレスBを、記述子から読み取る。
E.(任意選択)アドレスBをアドレスB’にマッピングする。
F.アドレスB’(ステップEが実行される場合)またはB(ステップEが実行されない場合)が、宛先バッファの基底アドレスになる。
メモリ・マッピングされたアドレスとして実施される、ドアベルへのアクセスによって、追加データについてまたはアダプタ80がパケット・データを書き込むのに使用可能な記述子について、アダプタ80が知らされる。
アダプタ80のメモリ・サブシステム210内のLCPコンテキスト項目に、LCP属性、状況、構成、および状況フィールドが含まれる。
間接モードで使用されるメモリ・バッファをポイントする記述子。
ホスト10のメモリ60内の連続する仮想アドレス空間内のバッファ。
アドレス・マッピング用の、アダプタ80のメモリ空間210内の変換テーブルおよび保護ブロック。
直接または間接の、アドレッシング・モード。
間接モードについて、記述子がホスト10のメモリ60内に配置される。
直接モードについて、アドレス・マッピングを、記述子へのアクセス中に使用してもしなくてもよい。
アドレス・マッピングを、バッファへのアクセス中に使用してもしなくてもよい。
間接モードについて、アドレス保護を、記述子へのアクセス中に使用してもしなくてもよい。
アドレス保護を、バッファへのアクセス中に使用してもしなくてもよい。
Claims (4)
- 記述子により、メモリを介してホスト・コンピュータ・システムである第1のデータ処理システムが、前記ホスト・コンピュータ・システムとデータ通信ネットワークとでデータを通信するデータ通信インターフェースを含む第2のデータ処理システムからデータのフローを送信する装置であって、第1のデータ処理システムと前記装置はバス・アーキテクチャで接続され、第2のデータ処理システムと前記装置はデータ通信ネットワークにより接続される前記装置であって、
メモリ内と第2データ処理システムとの間で通信されるデータ・パケットを定義するフレーム記述子およびメモリ内の位置を識別するポインタ記述子を含む複数の記述子を生成する記述子ロジックと、
前記第1および第2のデータ処理システムによるアクセスのために記述子ロジックによって生成された記述子を保管する記述子テーブルを前記メモリに含み、
前記メモリから前記通信ネットワークへ転送するチャネルと、ネットワークから受信されたデータの前記メモリへ転送する受信チャネルと、
前記記述子ロジックにより生成されるメモリ転送を開始し、、第1のデータ処理システムのメモリから前記装置へのメモリ転送を開始し、前記装置からのフレームの送信を前記データ通信ネットワークへ前記転送するチャネルで開始するための特定のコマンドとしての動作に関する情報と、受信チャネルに必要な動作の情報を保持する記述子と、1つまたは複数の送信フレームが実行の準備ができていることを前記通信ネットワークへ転送するチャネルに知らせるための制御ワードが書き込まれたドアベル・レジスタを含む装置。 - 記述子ロジックが、記述子テーブル内の別の記述子へのリンクを含む分岐記述子を生成する、請求項1に記載の装置。
- 記述子テーブルが、その中の分岐記述子を介して一緒に順次リンクされる複数の記述子リストを含む、請求項2に記載の装置。
- 記述子テーブルが、循環記述子リストを含む、請求項2に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2001/000122 WO2002061592A1 (en) | 2001-01-31 | 2001-01-31 | Method and apparatus for controlling flow of data between data processing systems via a memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004523035A JP2004523035A (ja) | 2004-07-29 |
JP4755390B2 true JP4755390B2 (ja) | 2011-08-24 |
Family
ID=11004037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002561695A Expired - Lifetime JP4755390B2 (ja) | 2001-01-31 | 2001-01-31 | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7320041B2 (ja) |
EP (1) | EP1358562B8 (ja) |
JP (1) | JP4755390B2 (ja) |
KR (1) | KR100773013B1 (ja) |
CN (1) | CN1307570C (ja) |
CA (1) | CA2432387A1 (ja) |
CZ (1) | CZ20032078A3 (ja) |
HU (1) | HUP0302879A3 (ja) |
PL (1) | PL362792A1 (ja) |
WO (1) | WO2002061592A1 (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002061593A1 (en) | 2001-01-31 | 2002-08-08 | International Business Machines Corporation | Method and apparatus for controlling flow of data between data processing systems via a memory |
JP4755390B2 (ja) | 2001-01-31 | 2011-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 |
US20050078704A1 (en) * | 2003-10-14 | 2005-04-14 | International Business Machines Corporation | Method and apparatus for translating data packets from one network protocol to another |
US20060106853A1 (en) * | 2004-11-17 | 2006-05-18 | International Business Machines Corporation | Allocation and Scaling of Descriptor Lists. |
US7831749B2 (en) * | 2005-02-03 | 2010-11-09 | Solarflare Communications, Inc. | Including descriptor queue empty events in completion events |
US7414975B2 (en) * | 2005-03-24 | 2008-08-19 | Ixia | Protocol stack |
US7586936B2 (en) * | 2005-04-01 | 2009-09-08 | International Business Machines Corporation | Host Ethernet adapter for networking offload in server environment |
US7865624B1 (en) | 2005-04-04 | 2011-01-04 | Oracle America, Inc. | Lookup mechanism based on link layer semantics |
US7843926B1 (en) * | 2005-04-05 | 2010-11-30 | Oracle America, Inc. | System for providing virtualization of network interfaces at various layers |
US7561531B2 (en) * | 2005-04-19 | 2009-07-14 | Intel Corporation | Apparatus and method having a virtual bridge to route data frames |
US7710969B2 (en) * | 2005-05-13 | 2010-05-04 | Texas Instruments Incorporated | Rapid I/O traffic system |
US7639715B1 (en) * | 2005-09-09 | 2009-12-29 | Qlogic, Corporation | Dedicated application interface for network systems |
US7773630B2 (en) * | 2005-11-12 | 2010-08-10 | Liquid Computing Corportation | High performance memory based communications interface |
US7676192B1 (en) * | 2005-12-21 | 2010-03-09 | Radio Shack, Corp. | Radio scanner programmed from frequency database and method |
US7735099B1 (en) | 2005-12-23 | 2010-06-08 | Qlogic, Corporation | Method and system for processing network data |
US7764676B1 (en) * | 2006-07-31 | 2010-07-27 | Qlogic, Corporation | Method and system for processing network information |
US20080126600A1 (en) * | 2006-08-31 | 2008-05-29 | Freescale Semiconductor, Inc. | Direct memory access device and methods |
US7613887B1 (en) | 2006-09-18 | 2009-11-03 | Marvell International Ltd. | System and method for managing a memory storage device |
US8127113B1 (en) | 2006-12-01 | 2012-02-28 | Synopsys, Inc. | Generating hardware accelerators and processor offloads |
US8706987B1 (en) | 2006-12-01 | 2014-04-22 | Synopsys, Inc. | Structured block transfer module, system architecture, and method for transferring |
US8289966B1 (en) * | 2006-12-01 | 2012-10-16 | Synopsys, Inc. | Packet ingress/egress block and system and method for receiving, transmitting, and managing packetized data |
US8325633B2 (en) * | 2007-04-26 | 2012-12-04 | International Business Machines Corporation | Remote direct memory access |
US7889657B2 (en) * | 2007-05-04 | 2011-02-15 | International Business Machines Corporation | Signaling completion of a message transfer from an origin compute node to a target compute node |
US7948999B2 (en) * | 2007-05-04 | 2011-05-24 | International Business Machines Corporation | Signaling completion of a message transfer from an origin compute node to a target compute node |
US7890670B2 (en) * | 2007-05-09 | 2011-02-15 | International Business Machines Corporation | Direct memory access transfer completion notification |
US7779173B2 (en) * | 2007-05-29 | 2010-08-17 | International Business Machines Corporation | Direct memory access transfer completion notification |
US8037213B2 (en) | 2007-05-30 | 2011-10-11 | International Business Machines Corporation | Replenishing data descriptors in a DMA injection FIFO buffer |
US7765337B2 (en) * | 2007-06-05 | 2010-07-27 | International Business Machines Corporation | Direct memory access transfer completion notification |
US8018951B2 (en) | 2007-07-12 | 2011-09-13 | International Business Machines Corporation | Pacing a data transfer operation between compute nodes on a parallel computer |
US8478834B2 (en) * | 2007-07-12 | 2013-07-02 | International Business Machines Corporation | Low latency, high bandwidth data communications between compute nodes in a parallel computer |
US8959172B2 (en) * | 2007-07-27 | 2015-02-17 | International Business Machines Corporation | Self-pacing direct memory access data transfer operations for compute nodes in a parallel computer |
US20090031001A1 (en) * | 2007-07-27 | 2009-01-29 | Archer Charles J | Repeating Direct Memory Access Data Transfer Operations for Compute Nodes in a Parallel Computer |
US7890597B2 (en) * | 2007-07-27 | 2011-02-15 | International Business Machines Corporation | Direct memory access transfer completion notification |
GB2455347B (en) * | 2007-12-07 | 2012-04-11 | Virtensys Ltd | Control path I/O virtualisation |
US9009350B2 (en) * | 2008-04-01 | 2015-04-14 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
US9225545B2 (en) * | 2008-04-01 | 2015-12-29 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
US8214614B2 (en) * | 2008-10-24 | 2012-07-03 | Microsoft Corporation | Avoiding information disclosure when direct mapping non-page aligned buffers |
US8811411B2 (en) * | 2008-12-24 | 2014-08-19 | Entropic Communications, Inc. | Packet aggregation and fragmentation at layer-2 over a managed network |
US8943507B2 (en) * | 2009-04-27 | 2015-01-27 | Deepak Mital | Packet assembly module for multi-core, multi-thread network processors |
US9444757B2 (en) | 2009-04-27 | 2016-09-13 | Intel Corporation | Dynamic configuration of processing modules in a network communications processor architecture |
US9461930B2 (en) | 2009-04-27 | 2016-10-04 | Intel Corporation | Modifying data streams without reordering in a multi-thread, multi-flow network processor |
US9037810B2 (en) * | 2010-03-02 | 2015-05-19 | Marvell Israel (M.I.S.L.) Ltd. | Pre-fetching of data packets |
US8544026B2 (en) | 2010-02-09 | 2013-09-24 | International Business Machines Corporation | Processing data communications messages with input/output control blocks |
JP5153843B2 (ja) * | 2010-09-10 | 2013-02-27 | シャープ株式会社 | サーバ装置、メールサーバ装置、及びfaxサーバ装置 |
US8949453B2 (en) | 2010-11-30 | 2015-02-03 | International Business Machines Corporation | Data communications in a parallel active messaging interface of a parallel computer |
US8495265B2 (en) | 2011-06-01 | 2013-07-23 | International Business Machines Corporation | Avoiding non-posted request deadlocks in devices by holding the sending of requests |
US8903966B2 (en) * | 2011-06-01 | 2014-12-02 | International Business Machines Corporation | Re-programming programmable hardware devices without system downtime |
US8949328B2 (en) | 2011-07-13 | 2015-02-03 | International Business Machines Corporation | Performing collective operations in a distributed processing system |
US8930962B2 (en) | 2012-02-22 | 2015-01-06 | International Business Machines Corporation | Processing unexpected messages at a compute node of a parallel computer |
US8880756B1 (en) | 2013-07-01 | 2014-11-04 | Atmel Corporation | Direct memory access controller |
GB2524561A (en) * | 2014-03-27 | 2015-09-30 | St Microelectronics Res & Dev | Methods and apparatus for storing content |
CN104052676B (zh) * | 2014-06-13 | 2017-12-05 | 华为技术有限公司 | 一种发送通路装置及发送通路的数据处理方法 |
US9817776B2 (en) * | 2015-01-19 | 2017-11-14 | Microsoft Technology Licensing, Llc | Memory descriptor list caching and pipeline processing |
CN112347003A (zh) * | 2020-11-26 | 2021-02-09 | 北京泽石科技有限公司 | 一种高效的闪存颗粒微码控制方法 |
US11630668B1 (en) * | 2021-11-18 | 2023-04-18 | Nxp B.V. | Processor with smart cache in place of register file for providing operands |
TWI779938B (zh) * | 2021-11-29 | 2022-10-01 | 瑞昱半導體股份有限公司 | 存取系統記憶體的方法及設置於網路卡上的處理電路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0175398A3 (en) * | 1984-08-17 | 1989-08-30 | Koninklijke Philips Electronics N.V. | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses |
FR2665040B1 (fr) | 1990-07-20 | 1994-08-05 | Thomson Csf | Procede et dispositif de pontage entre reseaux locaux. |
US5359730A (en) * | 1992-12-04 | 1994-10-25 | International Business Machines Corporation | Method of operating a data processing system having a dynamic software update facility |
US5448702A (en) | 1993-03-02 | 1995-09-05 | International Business Machines Corporation | Adapters with descriptor queue management capability |
EP0712220A1 (en) * | 1994-11-08 | 1996-05-15 | International Business Machines Corporation | Hop-by-hop flow control in an ATM network |
US6002667A (en) * | 1995-07-19 | 1999-12-14 | Fujitsu Network Communications, Inc. | Minimum guaranteed cell rate method and apparatus |
US5751951A (en) * | 1995-10-30 | 1998-05-12 | Mitsubishi Electric Information Technology Center America, Inc. | Network interface |
US5933632A (en) | 1995-12-21 | 1999-08-03 | Intel Corporation | Ring transitions for data chunks |
US5805844A (en) | 1996-10-07 | 1998-09-08 | Gustin; Jay W. | Control circuit for an interface between a PCI bus and a module bus |
US6028843A (en) | 1997-03-25 | 2000-02-22 | International Business Machines Corporation | Earliest deadline first communications cell scheduler and scheduling method for transmitting earliest deadline cells first |
JP4086345B2 (ja) * | 1997-09-09 | 2008-05-14 | キヤノン株式会社 | 通信制御方法及び装置及び通信システム |
US6226267B1 (en) * | 1998-04-10 | 2001-05-01 | Top Layer Networks, Inc. | System and process for application-level flow connection of data processing networks |
US6522188B1 (en) * | 1998-04-10 | 2003-02-18 | Top Layer Networks, Inc. | High-speed data bus for network switching |
US6570850B1 (en) * | 1998-04-23 | 2003-05-27 | Giganet, Inc. | System and method for regulating message flow in a digital data network |
US6466581B1 (en) * | 1998-08-03 | 2002-10-15 | Ati Technologies, Inc. | Multistream data packet transfer apparatus and method |
US6327615B1 (en) * | 1998-09-30 | 2001-12-04 | Stmicroelectronics, Inc. | Method and system of controlling transfer of data by updating descriptors in descriptor rings |
US6202107B1 (en) * | 1998-11-19 | 2001-03-13 | Sun Microsystems, Inc. | Host controller interface descriptor fetching unit |
JP3107077B2 (ja) * | 1999-02-22 | 2000-11-06 | 住友電気工業株式会社 | 通信方法及び通信装置 |
US6324595B1 (en) * | 1999-03-15 | 2001-11-27 | Advanced Micro Devices, Inc. | Dedication of space in descriptor for minimizing data processing during communications between a peripheral device and a host system |
JP2000295281A (ja) * | 1999-04-05 | 2000-10-20 | Sumitomo Electric Ind Ltd | マルチキャストパケットのフロー制御装置および方法 |
US6697330B1 (en) * | 1999-11-26 | 2004-02-24 | Hewlett-Packard Development Company L.P. | Method and system for output flow control in network multiplexers |
US6832273B2 (en) * | 2000-12-21 | 2004-12-14 | Microsoft Corporation | System and method to specify extended configuration descriptor information in USB devices |
US7058978B2 (en) * | 2000-12-27 | 2006-06-06 | Microsoft Corporation | Security component for a computing device |
WO2002061593A1 (en) * | 2001-01-31 | 2002-08-08 | International Business Machines Corporation | Method and apparatus for controlling flow of data between data processing systems via a memory |
JP4755390B2 (ja) | 2001-01-31 | 2011-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 |
-
2001
- 2001-01-31 JP JP2002561695A patent/JP4755390B2/ja not_active Expired - Lifetime
- 2001-01-31 WO PCT/IB2001/000122 patent/WO2002061592A1/en active Application Filing
- 2001-01-31 KR KR1020037009848A patent/KR100773013B1/ko not_active IP Right Cessation
- 2001-01-31 CZ CZ20032078A patent/CZ20032078A3/cs unknown
- 2001-01-31 PL PL01362792A patent/PL362792A1/xx unknown
- 2001-01-31 HU HU0302879A patent/HUP0302879A3/hu unknown
- 2001-01-31 CA CA002432387A patent/CA2432387A1/en not_active Abandoned
- 2001-01-31 EP EP01273594A patent/EP1358562B8/en not_active Expired - Lifetime
- 2001-01-31 CN CNB018224148A patent/CN1307570C/zh not_active Expired - Lifetime
-
2003
- 2003-07-15 US US10/619,988 patent/US7320041B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
HUP0302879A3 (en) | 2004-08-30 |
US20040057380A1 (en) | 2004-03-25 |
KR20030071857A (ko) | 2003-09-06 |
KR100773013B1 (ko) | 2007-11-05 |
EP1358562A1 (en) | 2003-11-05 |
EP1358562B1 (en) | 2011-11-16 |
CZ20032078A3 (cs) | 2003-11-12 |
JP2004523035A (ja) | 2004-07-29 |
WO2002061592A1 (en) | 2002-08-08 |
US7320041B2 (en) | 2008-01-15 |
EP1358562B8 (en) | 2012-03-28 |
CN1307570C (zh) | 2007-03-28 |
CA2432387A1 (en) | 2002-08-08 |
PL362792A1 (en) | 2004-11-02 |
CN1488105A (zh) | 2004-04-07 |
HUP0302879A2 (hu) | 2003-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755390B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
JP4755391B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
JP4317365B2 (ja) | 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置 | |
US7076569B1 (en) | Embedded channel adapter having transport layer configured for prioritizing selection of work descriptors based on respective virtual lane priorities | |
US6622193B1 (en) | Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system | |
US7126952B2 (en) | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method | |
US6611883B1 (en) | Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system | |
US7181541B1 (en) | Host-fabric adapter having hardware assist architecture and method of connecting a host system to a channel-based switched fabric in a data network | |
EP1374521A2 (en) | Methodology and mechanism for remote key validation for ngio/infinibandtm applications | |
US20020049875A1 (en) | Data communications interfaces | |
US20160055112A1 (en) | Return available ppi credits command | |
US20020049878A1 (en) | Data communications interfaces | |
US7266614B1 (en) | Embedded channel adapter having link layer configured for concurrent retrieval of payload data during packet transmission | |
Liaaen et al. | Dolphin SCI Adapter Cards. | |
Lindenstruth et al. | 10. SCI Physical Layer API |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080821 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080826 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110315 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4755390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |