JP4755391B2 - メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 - Google Patents
メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 Download PDFInfo
- Publication number
- JP4755391B2 JP4755391B2 JP2002561696A JP2002561696A JP4755391B2 JP 4755391 B2 JP4755391 B2 JP 4755391B2 JP 2002561696 A JP2002561696 A JP 2002561696A JP 2002561696 A JP2002561696 A JP 2002561696A JP 4755391 B2 JP4755391 B2 JP 4755391B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- lcp
- descriptor
- memory
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
次に取り出される記述子のアドレスは、LCPチャネルのコンテキスト140の一部として保管される。アダプタ80は、ホスト・メモリ60から記述子を読み取り、LCPチャネル属性に基づいてその記述子をデコードする。記述子によって、新しいフレーム・ヘッダのサイズ、データ・ペイロードのサイズ、およびこれらの項目の位置が定義される。
データ・バッファが、アプリケーション内で仮想メモリ・アドレスによって参照される場合に、そのアドレスは、アドレス変換という追加処理を受けなければならない。この場合に、アプリケーションによって使用される仮想アドレスが、アダプタ80がホスト・メモリ60にアクセスする間にアダプタ80によって使用可能な物理アドレスに変換される。これは、ページ境界を超えることを監視し、LCPマネージャ130によってアダプタ80のメモリ・サブシステム210に書き込まれる物理ページ位置情報を使用することによって行われる。仮想アドレスから物理アドレスへの変換処理は、記述子テーブルが、信頼されないLCPクライアント100によって作成される場合のセキュリティ手段としても働く。これによって、ホスト・メモリ60の無関係な区域への許可されないアクセスが防止される。
物理アドレッシングを使用して、TXフレームのヘッダおよびペイロード・データが、ホスト・メモリ60内のバッファから読み取られる。その後、ヘッダが、TX HeaderIn FIFO400に保管される。ヘッダ取出が完了した時に、アダプタ80は、ヘッダの処理をTXプロセッサ150によって開始できることを示す内部フラグをセットする。
ペイロード・データが、ホスト・メモリ60から読み取られ、アダプタ80によってデータFIFO570に保管される。データFIFO570は、図7では、TXロジック320に常駐するものとして図示されている。しかし、データFIFO570を、第1レベルTXメモリ空間220に一体化することもできる。データ読取トランザクションは、送信されるデータのすべてがアダプタ80のメモリ・サブシステム210に保管されるまで継続する。読取動作の完了に続いて、状況指示が、LCPクライアント100に返される。ヘッダがHeaderIn FIFO400に読み取られてすぐに、ヘッダの処理を開始できることに留意されたい。データ全体が読み取られるのを待つ必要はない。
ヘッダ処理は、TXプロセッサ150によって実行される。ヘッダ処理は、プロトコル依存であり、LCPアーキテクチャの外部のプロトコル情報が用いられる。TXプロセッサ150は、TXプロトコル・ヘッダ・マイクロコードを実行し、プロトコルおよび経路指定初期化シーケンス中にアダプタ80のメモリ・サブシステム210に既に保管された経路指定テーブルおよび他の関連情報にアクセスする。TXプロセッサ150は、新しいヘッダがHeaderIn FIFO400内で待っていることの指示を受け取る時に、ヘッダ処理を開始する。ヘッダ処理では、ネットワーク・アーキテクチャ30を介してパケットを送信するのに使用されるフォーマットであり、経路指定情報を含む、1つまたは複数のパケット・ヘッダが作られる。ペイロード・サイズが、ネットワーク・アーキテクチャ30によって許容される最大パケット・サイズより大きい場合には、元のペイロード・データの連続するデータ・セグメントに関してそれぞれが使用される複数のパケット・ヘッダを生成して、ネットワーク・アーキテクチャ30を介する通信用のパケットを形成することによって、ペイロードを断片化する。
パケットのヘッダ・ワード数およびデータ・ワード数を定義するコマンドおよびパケット・ヘッダ自体が、TXプロセッサ150によって、第1レベル・メモリ空間220内のTX HeaderOut FIFO540に書き込まれる。
ネットワーク・アーキテクチャ30でのパケットの送信は、コマンドがHeaderOut FIFO540内で準備ができており、データFIFO570に、関連するパケットの送信を完了するのに十分なデータが含まれる時に、必ずトリガされる。巡回冗長検査(CRC)を、各パケットのヘッダおよびデータに追加することができる。各完全なパケットが、TXリンク・ロジック330を介してネットワーク・アーキテクチャ30に転送される。
RXリンク・ロジック340は、ネットワーク・アーキテクチャ30からの情報をパケットのストリームに変換する。受信されたパケットのそれぞれが、RXリンク・ロジック340によって処理されて、パケット・ヘッダがペイロード・データから分離される。ヘッダは、第1レベルRXメモリ空間230内のRX HeaderIn FIFO640にプッシュされる。ペイロードは、RXロジック350内のRXデータFIFO650にプッシュされる。RXデータFIFO650は、第1レベルRXメモリ空間230内で実施することもできる。
パケット・ヘッダをデコードして、パケットが属するフレームのID、ペイロードのサイズ、およびフレーム・データのサイズを示すフィールドを提供する。パケット・ヘッダが、RX HeaderIn FIFO640に関するリーダーになるならば、指示が、RXプロセッサ160に送られる。RXプロセッサは、パケット・ヘッダ情報を処理し、パケット・データの転送に必要な情報を含むLCP関連コマンドを生成する。そのような情報には、パケットのアドレスおよび長さが含まれる。ヘッダ処理の終りに、記述子または記述子の組が、LCP RX HeaderOut FIFO410に書き込まれ、指示がトリガされる。
記述子が、RX LCPエンジン360によってRX HeaderOut FIFO410から取り出され、デコードされる。記述子には、LCP番号、パケット・アドレス、パケット・データ長、および、アダプタ80のメモリ・サブシステム210に転送されるデータのソース・アドレスが含まれる。RX LCPエンジン340は、LCPコンテキスト情報を使用して、ホスト・メモリ60内の書き込まれるターゲット物理アドレス(または、ページにまたがる場合には複数のアドレス)を作成し、DMA転送を開始して、データを書き込む。
ISOC120は、適当なバス・コマンドを選択し、可能な最長のバーストを実行することによって、バス・アーキテクチャ70でのトランザクションの最適化を目指す。
A.ホスト10のソフトウェアが、ホスト10のメモリ60内で、送信されるデータと共にバッファを準備する。
B.ソフトウェアが、バッファ内のデータが送信の準備ができていることをISOC120に通知する。
C.ISOC120が、バッファからデータを読み取る。
D.ISOC120が、ホスト10のソフトウェアに対して、読み取られ、新しいデータを転送するためにホスト10のソフトウェアによって再利用することができるバッファを識別する。
A.ホスト10のソフトウェアが、ISOC120が受信されたデータを書き込むことができるバッファを準備する。
B.ソフトウェアが、空きバッファがホストのメモリ60内で準備ができていることをISOC120に通知する。
C.ISOC120が、データをバッファに書き込む。
D.ISOC120が、ホスト10のソフトウェアに対して、受信されたデータが書き込まれ、ソフトウェアによって処理されることができるバッファを識別する。
メモリ・マップされたアドレスとして実施され、記述子およびデータを処理する増分要求についてアダプタ80に知らせる、ドアベル項目。各プロセスは、ドアベル・アクセスに使用されるメモリ・マッピングされたアドレスの単一のページへの一意のアクセスを有する。
LCP属性フィールドおよび状況フィールドを含む、アダプタ・メモリ空間210内のLCPコンテキスト項目。
送信記述子の構造。この構造は、ホスト10のメモリ60内の複数の物理ページにまたがることができる。仮想アドレッシングが、記述子について使用される場合に、変換テーブルを使用して、あるページから次のページに移動する。物理アドレッシングが、記述子について使用される場合に、分岐記述子が、あるページから次のページへの移動に使用される。送信記述子には、アダプタ80への記述子関連データのすべての転送の後に更新することができる状況フィールドが含まれる。
ポインタ記述子によってポイントされる、ホスト10のメモリ60内でピン止めされた送信データ・バッファ。仮想アドレッシングが、データ・バッファについて使用される場合に、変換テーブルによって、ポインタが、アダプタ80によってホスト10のメモリ60にアクセスするのに使用される物理アドレスに変換される。
アダプタ・メモリ空間210内の変換テーブルおよび保護ブロックが、アドレス・マッピングに使用される。
直接アドレッシング・モードは、バッファをポイントするのにポインタ記述子を使用しないLCPチャネルを指す。宛先アドレスは、ISOC120のマイクロコードによって定義されるか、コンテキスト140から読み取られる。
間接アドレッシング・モードは、記述子構造内でデータ・バッファへのポインタを維持するLCPチャネルを指す。記述子は、ホスト10のメモリ60内に配置されることが好ましい。
A.アドレスAが、LCPエンジンへのコマンドとして駆動される。
B.(任意選択)アドレスAをアドレスA’にマッピングする。
C.アドレスA’(ステップBが実行される場合)またはA(ステップBが実行されない場合)が、宛先バッファの基底アドレスになる。
A.アドレスAが、LCPエンジンに対するコマンドとして駆動される。
B.(任意選択)アドレスAをアドレスA’にマッピングする。
C.アドレスA’(ステップBが実行される場合)またはA(ステップBが実行されない場合)が、ポインタ記述子のアドレスになる。
D.バッファへのポインタすなわちアドレスBを、記述子から読み取る。
E.(任意選択)アドレスBをアドレスB’にマッピングする。
F.アドレスB’(ステップEが実行される場合)またはB(ステップEが実行されない場合)が、宛先バッファの基底アドレスになる。
メモリ・マッピングされたアドレスとして実施される、ドアベルへのアクセスによって、追加データについてまたはアダプタ80がパケット・データを書き込むのに使用可能な記述子について、アダプタ80が知らされる。
アダプタ80のメモリ・サブシステム210内のLCPコンテキスト項目に、LCP属性、状況、構成、および状況フィールドが含まれる。
間接モードで使用されるメモリ・バッファをポイントする記述子。
ホスト10のメモリ60内の連続する仮想アドレス空間内のバッファ。
アドレス・マッピング用の、アダプタ80のメモリ空間210内の変換テーブルおよび保護ブロック。
直接または間接の、アドレッシング・モード。
間接モードについて、記述子がホスト10のメモリ60内に配置される。
直接モードについて、アドレス・マッピングを、記述子へのアクセス中に使用してもしなくてもよい。
アドレス・マッピングを、バッファへのアクセス中に使用してもしなくてもよい。
間接モードについて、アドレス保護を、記述子へのアクセス中に使用してもしなくてもよい。
アドレス保護を、バッファへのアクセス中に使用してもしなくてもよい。
Claims (3)
- 記述子により、メモリを介してホスト・コンピュータ・システムである第1のデータ処理システムが、前記ホスト・コンピュータ・システムとデータ通信ネットワークとでデータを通信するデータ通信インターフェースを含む第2のデータ処理システムからデータのフローを受信する装置であって、第1のデータ処理システムと前記装置はバス・アーキテクチャで接続され、第2のデータ処理システムと前記装置はデータ通信ネットワークにより接続される前記装置であって、
前記第1のデータ処理システムに接続され、前記第1のデータ処理システムによってアクセスされる複数の記述子を保管する記述子テーブルと、
前記記述子テーブルに保管される記述子を生成する記述子ロジックであって、メモリ転送を開始し、フレーム送信を前記ネットワークへ開始するための特定のコマンドとしての動作に関する情報と、受信されたパケットのフレームを処理する受信チャネルに必要な動作の情報を生成し、記述子が、テーブル内の別の記述子へのリンクを含む分岐記述子を含む、記述子ロジックと、
前記記述子ロジックによって生成されるデータ・パケットを定義するフレーム記述子とメモリ内の位置を識別するポインタ記述子を前記メモリに含み、
前記メモリから前記通信ネットワークへ転送するチャネルと、
前記データ通信ネットワークから受信されたデータを前記メモリへ転送する受信チャネルと、
前記ホスト・コンピュータ・システムのソフトウェアと前記チャネルが使用する前記メモリの空き空間を追跡するためのアドレスを持つドアベル・レジスタと
を含む装置。 - 記述子テーブルが、その中の分岐記述子を介して一緒に順次リンクされる複数の記述子リストを含む、請求項1に記載の装置。
- 記述子テーブルが、循環記述子リストを含む、請求項2に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2001/000123 WO2002061593A1 (en) | 2001-01-31 | 2001-01-31 | Method and apparatus for controlling flow of data between data processing systems via a memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004523829A JP2004523829A (ja) | 2004-08-05 |
JP4755391B2 true JP4755391B2 (ja) | 2011-08-24 |
Family
ID=11004038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002561696A Expired - Fee Related JP4755391B2 (ja) | 2001-01-31 | 2001-01-31 | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7409468B2 (ja) |
EP (1) | EP1358563A1 (ja) |
JP (1) | JP4755391B2 (ja) |
KR (1) | KR20030071856A (ja) |
CN (1) | CN1488104A (ja) |
CA (1) | CA2432390A1 (ja) |
WO (1) | WO2002061593A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
PL362792A1 (en) * | 2001-01-31 | 2004-11-02 | International Business Machines Corporation | Method and apparatus for controlling flow of data between data processing systems via a memory |
DE60311462T2 (de) * | 2003-09-19 | 2008-01-03 | Sun Microsystems, Inc., Santa Clara | Verfahren und Vorrichtung zur Protokollverarbeitung in Computersystemen unter Verwendung der Übersetzung von Speicheradressen |
US7783769B2 (en) * | 2004-03-31 | 2010-08-24 | Intel Corporation | Accelerated TCP (Transport Control Protocol) stack processing |
US20050220128A1 (en) * | 2004-04-05 | 2005-10-06 | Ammasso, Inc. | System and method for work request queuing for intelligent adapter |
US7987306B2 (en) | 2005-04-04 | 2011-07-26 | Oracle America, Inc. | Hiding system latencies in a throughput networking system |
US7773630B2 (en) * | 2005-11-12 | 2010-08-10 | Liquid Computing Corportation | High performance memory based communications interface |
US7676192B1 (en) * | 2005-12-21 | 2010-03-09 | Radio Shack, Corp. | Radio scanner programmed from frequency database and method |
WO2007123542A1 (en) * | 2006-04-21 | 2007-11-01 | Sun Microsystems, Inc. | Hiding system latencies in a throughput networking system |
WO2007149745A2 (en) * | 2006-06-19 | 2007-12-27 | Liquid Computing Corporation | Methods, systems and protocols for application to application communications |
KR100967969B1 (ko) * | 2006-06-28 | 2010-07-07 | 이달원 | 천정고정볼트에 용이하게 결합하는 천정판 고정용 브라켓 |
KR100967970B1 (ko) * | 2006-07-25 | 2010-07-07 | 이달원 | 천정고정볼트에 용이하게 결합하는 천정판 고정용 브라켓 |
US7873964B2 (en) * | 2006-10-30 | 2011-01-18 | Liquid Computing Corporation | Kernel functions for inter-processor communications in high performance multi-processor systems |
US8289966B1 (en) * | 2006-12-01 | 2012-10-16 | Synopsys, Inc. | Packet ingress/egress block and system and method for receiving, transmitting, and managing packetized data |
US8706987B1 (en) | 2006-12-01 | 2014-04-22 | Synopsys, Inc. | Structured block transfer module, system architecture, and method for transferring |
US8127113B1 (en) | 2006-12-01 | 2012-02-28 | Synopsys, Inc. | Generating hardware accelerators and processor offloads |
US7788463B2 (en) * | 2007-02-13 | 2010-08-31 | Microsoft Corporation | Cyclic buffer management |
US7934046B2 (en) * | 2008-07-02 | 2011-04-26 | International Business Machines Corporation | Access table lookup for bus bridge |
JP5444064B2 (ja) * | 2010-03-19 | 2014-03-19 | 富士フイルム株式会社 | レンズ装置 |
US20110296437A1 (en) * | 2010-05-28 | 2011-12-01 | Devendra Raut | Method and apparatus for lockless communication between cores in a multi-core processor |
US8898222B2 (en) | 2012-01-19 | 2014-11-25 | International Business Machines Corporation | Processing STREAMS messages over a system area network |
US8996772B1 (en) | 2012-02-15 | 2015-03-31 | Cypress Semiconductor Corporation | Host communication device and method with data transfer scheduler |
US9608842B2 (en) * | 2013-12-13 | 2017-03-28 | Intel Corporation | Providing, at least in part, at least one indication that at least one portion of data is available for processing |
KR102385141B1 (ko) * | 2014-12-01 | 2022-04-13 | 삼성전자주식회사 | 디스플레이 구동 장치 및 디스플레이 구동 장치의 캐시 관리 방법 |
US9588921B2 (en) * | 2015-02-17 | 2017-03-07 | Amazon Technologies, Inc. | System on a chip comprising an I/O steering engine |
US9509641B1 (en) * | 2015-12-14 | 2016-11-29 | International Business Machines Corporation | Message transmission for distributed computing systems |
US10146681B2 (en) | 2015-12-24 | 2018-12-04 | Intel Corporation | Non-uniform memory access latency adaptations to achieve bandwidth quality of service |
US11556436B2 (en) | 2018-08-22 | 2023-01-17 | Intel Corporation | Memory enclaves using process address space identifiers in a scalable input/output (I/O) virtualization (S-IOV) architecture |
FR3094122A1 (fr) * | 2019-03-22 | 2020-09-25 | Stmicroelectronics (Grenoble 2) Sas | Dispositif électronique de traitement d’images |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0175398A3 (en) * | 1984-08-17 | 1989-08-30 | Koninklijke Philips Electronics N.V. | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses |
FR2665040B1 (fr) * | 1990-07-20 | 1994-08-05 | Thomson Csf | Procede et dispositif de pontage entre reseaux locaux. |
US5359730A (en) * | 1992-12-04 | 1994-10-25 | International Business Machines Corporation | Method of operating a data processing system having a dynamic software update facility |
US5446726A (en) * | 1993-10-20 | 1995-08-29 | Lsi Logic Corporation | Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device |
EP0712220A1 (en) * | 1994-11-08 | 1996-05-15 | International Business Machines Corporation | Hop-by-hop flow control in an ATM network |
US6141346A (en) * | 1995-07-19 | 2000-10-31 | Fujitsu Network Communications, Inc. | Point-to-multipoint transmission using subqueues |
US5781799A (en) * | 1995-09-29 | 1998-07-14 | Cirrus Logic, Inc. | DMA controller arrangement having plurality of DMA controllers and buffer pool having plurality of buffers accessible to each of the channels of the controllers |
US5751951A (en) * | 1995-10-30 | 1998-05-12 | Mitsubishi Electric Information Technology Center America, Inc. | Network interface |
US5933632A (en) * | 1995-12-21 | 1999-08-03 | Intel Corporation | Ring transitions for data chunks |
US5787255A (en) * | 1996-04-12 | 1998-07-28 | Cisco Systems, Inc. | Internetworking device with enhanced protocol translation circuit |
US6028843A (en) * | 1997-03-25 | 2000-02-22 | International Business Machines Corporation | Earliest deadline first communications cell scheduler and scheduling method for transmitting earliest deadline cells first |
US5961659A (en) * | 1997-06-30 | 1999-10-05 | International Business Machines Corporation | Independent simultaneous queueing of message descriptors |
JP4086345B2 (ja) * | 1997-09-09 | 2008-05-14 | キヤノン株式会社 | 通信制御方法及び装置及び通信システム |
US6360282B1 (en) * | 1998-03-25 | 2002-03-19 | Network Appliance, Inc. | Protected control of devices by user applications in multiprogramming environments |
US6570850B1 (en) * | 1998-04-23 | 2003-05-27 | Giganet, Inc. | System and method for regulating message flow in a digital data network |
US6466581B1 (en) * | 1998-08-03 | 2002-10-15 | Ati Technologies, Inc. | Multistream data packet transfer apparatus and method |
US6327615B1 (en) * | 1998-09-30 | 2001-12-04 | Stmicroelectronics, Inc. | Method and system of controlling transfer of data by updating descriptors in descriptor rings |
JP3107077B2 (ja) * | 1999-02-22 | 2000-11-06 | 住友電気工業株式会社 | 通信方法及び通信装置 |
JP2000295281A (ja) * | 1999-04-05 | 2000-10-20 | Sumitomo Electric Ind Ltd | マルチキャストパケットのフロー制御装置および方法 |
US6697330B1 (en) * | 1999-11-26 | 2004-02-24 | Hewlett-Packard Development Company L.P. | Method and system for output flow control in network multiplexers |
US6553512B1 (en) * | 2000-02-16 | 2003-04-22 | Hewlett Packard Development Company, L.P. | Method and apparatus for resolving CPU deadlocks |
US7058978B2 (en) * | 2000-12-27 | 2006-06-06 | Microsoft Corporation | Security component for a computing device |
PL362792A1 (en) | 2001-01-31 | 2004-11-02 | International Business Machines Corporation | Method and apparatus for controlling flow of data between data processing systems via a memory |
-
2001
- 2001-01-31 WO PCT/IB2001/000123 patent/WO2002061593A1/en not_active Application Discontinuation
- 2001-01-31 EP EP01273595A patent/EP1358563A1/en not_active Withdrawn
- 2001-01-31 KR KR10-2003-7009847A patent/KR20030071856A/ko not_active Application Discontinuation
- 2001-01-31 JP JP2002561696A patent/JP4755391B2/ja not_active Expired - Fee Related
- 2001-01-31 CA CA002432390A patent/CA2432390A1/en not_active Abandoned
- 2001-01-31 CN CNA018224059A patent/CN1488104A/zh active Pending
-
2003
- 2003-07-15 US US10/619,960 patent/US7409468B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20030071856A (ko) | 2003-09-06 |
US20040054837A1 (en) | 2004-03-18 |
WO2002061593A1 (en) | 2002-08-08 |
EP1358563A1 (en) | 2003-11-05 |
CA2432390A1 (en) | 2002-08-08 |
US7409468B2 (en) | 2008-08-05 |
JP2004523829A (ja) | 2004-08-05 |
CN1488104A (zh) | 2004-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755390B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
JP4755391B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
JP4317365B2 (ja) | 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置 | |
US6622193B1 (en) | Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system | |
US7076569B1 (en) | Embedded channel adapter having transport layer configured for prioritizing selection of work descriptors based on respective virtual lane priorities | |
US7126952B2 (en) | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method | |
US6611883B1 (en) | Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system | |
KR100555394B1 (ko) | Ngio/infiniband 어플리케이션용 리모트 키검증을 위한 방법 및 메커니즘 | |
US7181541B1 (en) | Host-fabric adapter having hardware assist architecture and method of connecting a host system to a channel-based switched fabric in a data network | |
US20020049875A1 (en) | Data communications interfaces | |
US20020049878A1 (en) | Data communications interfaces | |
US7266614B1 (en) | Embedded channel adapter having link layer configured for concurrent retrieval of payload data during packet transmission | |
Liaaen et al. | Dolphin SCI Adapter Cards. | |
Lindenstruth et al. | 10. SCI Physical Layer API |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080821 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080826 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110315 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |