KR0129612B1 - 집중형 광대역망 종단(b-nt) 시스템의 하드웨어를 제어하기위한 장치 - Google Patents

Abstract

중앙처리장치(26) 및 그 주변장치를 포함하는 장치에 있어서, 이중 포트램(30); VME버스 제어수단(31); 인터럽트 제어수단(32); 신호/OAM셀 수신수단(39); 경보상태 처리수단(38); 보드착탈 감시수단(37); 상태인식 레지스터수단(33); 상태제어 레지스터수단(34); 및 공통버스 제어수단(36)을 구비하는 것을 특징으로 하여, 는 집중형 광대역 망 종단(B-NT)시스템의 하드웨어를 제어하기 위한 장치.

Description

집중형 광대역망 종단(B-NT) 시스템의 하드웨어를 제어하기위한 장치

제1도는 본 발명이 적용되는 집중형 광대역망 종단 시스템의 블럭구성도.

제2도는 제1도의 비동기 전달모드(ATM) 인터페이스 서브시스템의 블럭구성도.

제3도는 제2도의 하드웨어 제어부의 일예시 블럭 구성도.

제4도는 제3도의 ATM계층의 신호 및 OAM셀 수신부의 블럭 구성도.

제5도는 제3도의 정보상태처리부의 블럭 구성도.

제6도는 제3도의 보드착탈 감시회루부의 블럭 구성도.

제7도는 제3도의 VME버스 제어부의 구성도로서,

제8도는 제3도의 VME 인터럽트처리부의 블럭 구성도

* 도면의 주요부분에 대한 부호의 설명

1 내지 4 : 비동기 전달모드 인터페이스 서브시스템 5 : 내부통신 인터페이스

본 발명은 집중형 광대역망 종단(Broadband Network Terminal; 이하 B-NT라 칭함) 시스템의 하드웨어를 제어하기 위한 장치에 관한 것이다.

일반적으로, 집중형 B-NT 시스템은 광대역 종합정보통신(Broadband Intergrated Service Digital Network; B-ISDN)의 사용자-망간의 인터페이스(User-Network Interface; UNI)기준구성 기능군에서 B-NT 2기능을 수행한다.

또한, 가입자 엑세스망을 구성하는 중요한 요소로서 가입자가 보유하고 있는 댁내망으로 접속을 제공하는 기능을 수행하며, 셀의 다중화 및 역다중화 기능과 내부 라우팅기능을 이용한 내부호 처리기능을 수행한다.

B-NT 시스템은 4개의 서브시스템으로 구성되고 각 서브시스템(ATM Interface Subsystem)은 단말측으로 동기전달모드-1(Synchronous Transfer Mode; STM-1)급 4개의 Sb 인터페이스와 망측으로 1개의 Tb 인터페이스를 제공한다.

이러한 B-NT 시스템에서는 구비하는 물리계층, ATM(Asynchronous Transfer Mode; 이하 ATM이라 칭함) 계층, 내부 통신처리부 등의 하드웨어 동작상태를 제어하는 것이 중요하다.

따라서, 본 발명은 B-NT 시스템을 구성하는 물리계층, ATM계층, 내부통신처리부 등의 하드웨어 동작상태를 제어하고, 프로토콜 및 호 처리기능 등을 담당하는 시스템제어부와의 통신기능을 수행하며, 일부 정보처리기능을 수행하는, 즉 B-NT 시스템의 하드웨어를 제어하기 위한 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 중앙처리장치 및 그 주변 장치를 포함하는 장치에 있어서, 송·수신되는 데이타를 저장하는 이중 포트램; 브이엠이(VME)버스에 의해 상기 이중포트램을 억세스할 수 있도록 하는 VME버스 제어수단; 상기 VME버스와 내부버스에 연결되어 VME 인터럽트를 처리하는 인터럽트 제어수단; 신호 및 OAM(Operation And Management)셀 수신을 수행하는 신호/OAM셀 수신수단; 소정 하드웨어 보드의 경보상태를 감시해서 처리하는 경보 상태 처리수단; 소정 하드웨어 보드의 착탈을 감시하는 보드 착탈 감시수단; 상기 내부버스, 보드착탈 감시수단, 경보상태 처리수단, 신호/OAM셀 수신수단에 연결되어 동작 및 상태를 확인하는 상태인식 레지스터수단; 상기 내부버스 및 보드착탈 감시수단, 경보상태 처리수단, 신호/OAM셀 수신수단에 연결되어 각각의 동작상태를 예정된 상태로 제어하는 상태제어 레지스터수단; 및 상기 중앙처리장치와 내부버스에 연결되어 각기 다른 소정 하드웨어를 제어하는 공통버스 제어수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면 제1도 내지 제8도를 참조하여 본 발명의 일 실시예를 상세히 설명하면 다음과 같다.

제1도는 본 발명이 적용되는 집중형 B-NT 시스템의 블럭 구성도를 나타낸 것으로, 도면에 도시된 바와 같이 집중형 B-NT 시스템은 STM-1급 4회선(Sb)/1회선(Tb)의 독립적인 ATM 인터페이스 서브시스템(1 내지 4) 단위로 구성되며, 최대 4개의 ATM 인터페이스 서브시스템(STM-1급 16회선(Sb)/4회선(Tb))까지 확장 가능하다.

각 서브시스템 단위들은 내부통신 인터페이스(5)를 통해 이중링구조로 연결구성된다. 참고적으로, 도면에서 Y는 내부 서브 시스템간 인터페이스를 나타낸다.

제2도는 본 발명에 따른 하드웨어 제어부를 적용한 상기 제1도의 ATM 인터페이스 서브시스템의 블럭 구성도이다.

도면에 도시된 바와 같이 ATM 인터페이스 서브시스템은, 프로토콜 및 호처리기능, 시스템관리기능 등을 담당하는 시스템제어부(6), 시스템제어부(6)에 연결되어 하위 하드웨어를 제어하는 하드웨어 제어부(7, 8), 하드웨어 제어부(7)에 연결되어 제어되는 내부통신처리부(9), Tb 인터페이스를 갖는 물리계층 접속기능 처리부(10), 다중화/역다중화 처리부(11)를 구비한다.

또한, ATM 인터페이스 서브시스템은, 다른 하나의 하드웨어 제어부(8)에 연결되어 동작하는 ATM계층기능 처리부(12), 최대 4개의 Sb인터페이스를 갖는 물리게층 접속기능 처리부(13)를 구비한다.

시스템 제어부(6)와 두 개의 하드웨어 제어부(7, 8) 사이는 브이엠이(VME)버스(14)로 연결된다.

시스템 제어부(6)는 버스마스터로, 하드웨어 제어부(7, 8)는 버스의 슬레이브로 동작하며, 버스의 효율을 위해 이중포트램(DPRAM)을 이용한 인터럽트방식으로 통신기능을 수행한다. 그리고 하드웨어 제어부(7, 8)는 제어용 공통버스(15, 16)를 사용하여 각 하드웨어 기능처리부(9 내지 13)를 제어한다.

제3도는 상기 제 2도의 하드웨어 제어부의 일예시 블럭 구성도로서, 도면에서 20은 VME버스, 21는 내부버스, 22는 상태표시부(LED), 23은 클럭발생 및 분주부, 24는 인터럽트 인식부, 25는 리셋/어보트 회로부, 26은 마이크로 프로세서(MPU), 27은 프로그램가능한 롬(ROM), 28은 정적 램(SRAM), 29는 어드레스 디코우더, 30은 이중 포트램, 31은 VME 버스제어부, 32는 VME 인터럽트 제어부, 33는 상태인식 레지스터, 34는 상태제어 레지스터, 35는 직렬포트, 36은 공통버스 제어부, 37은 보드착탈 감시회로부, 38은 경보상태 처리부, 39는 신호/OAM 셀 송/수신부를 각각 나타낸다.

시스템제어부(6)은 ATM 서브시스템 기능의 제어를 위해 하드웨어 제어부(7, 8)와 메시지 교환이 필요할 때 하드웨어 제어부의 이중포트램(30)을 읽어내거나, 정보를 쓰게되고, 하드웨어 제어부(7, 8)는 이를 위해 VME버스(20)에 의해 이중포트램(30)을 억세스할 수 있도록 VME버스 제어부(31)를 구비한다.

이중포트램을 통한 메세지 송수신은 보낼 메세지가 있는 경우 메세지를 채우고 인터럽트 방식으로 보낼 메시지가 있음을 상대에게 알린다. 인터럽트 발생은 이중포트램(30)의 특정영역을 라이트(write)할 경우 상대측에 인터럽트가 발생된다.

VME 인터럽트 처리는 인터럽트 처리부(32)에서 처리되며, 이는 이후에 상세하게 설명된다.

클럭발생 및 분주부(23)는 하드웨어 제어부에 필요로 하는 클럭을 공급한다.

인터럽트 인식부(24)는 MPU(26)로 해당 인터럽트 발생을 알리고 제어하는 기능을 수행한다.

리셋 및 어보트회로부(25)는 전원이 공급되거나, 리셋 스위치에 의한 리셋신호를 하드웨어 제어부의 각 디바이스로 동시에 보내어 동작상의 동기를 유지하게 한다. 이것은 어보트신호 스위치에 의해 어보트가 MPU(26)에 제공되고 동작소프트웨어를 중지시키는 기능을 수행한다.

MPU(26)는 하드웨어 제어부의 중앙처리부로서 전체적인 제어기능을 수행한다.

ROM(27)과 SRAM(28)은 MPU(26)에서 제공되는 내부버스(21)에 연결되며, 프로그램/데이타 저장을 위해 사용된다.

어드레스 디코우더(29)는 하드웨어 장치에서 필요로 하는 모든 디바이스 선택신호 및 하드웨어제어부에 의해 제어받는 기능처리부에서 제어를 필요 하는 디바이스 선택신호를 발생시킨다.

상태인식 레지스터(33) 및 상태제어 레지스터(34)는 하드웨어 제어부의 동작상태를 해석하고, 필요한 시점에서 적절한 상태로 제어하기 위한 레지스터이다.

직렬포트(35)는 하드웨어제어부의 상태제어 및 모니터를 위한 것으로 다양한 보우드 속도(Buad rate)를 제공하며, 제어용 프로그램의 다운로드용으로도 사용된다.

공통버스 제어부(36)은 하드웨어 제어부에 의해 제어되는 집중형 B-NT 시스템의 물리계층, ATM계층 하드웨어보드, 다중화/역다중화 보드, 내부통신보드 등에 프로세서 인터페이스를 제공한다. 제어용 공통버스는 시스템제어부와의 접속되는 VME버스(20)와는 별개로 존재한다.

제어용 공통버스에서 사용되는 신호들은 본 발명에서 사용한 프로세서에 의해 제공되는 신호들로 어드레서 스트로브, 데이타 스트로브, 25MHz 클럭신호, 리셋신호, 디바이스 선택신호(칩선택신호), 리드/라이트신호, 하위 16비트 어드레스, 16비트 데이타신호로 구성된다.

디바이스 선택신호는 128Kbyte의 어드레스영역을 갖는 칩선택신호로 5개가 제공되며, 각 보드에 한 개씩 할당된다.

데이타 에크날리지 신호는 하드웨어제어부 자체적으로 각보드에 적절하게 제어하여 MPU로 입력한다.

보드착탈 감시회로부(37)는 하드웨어 제어부에 의해 제어되는 각 기능보드의 착탈상태를 하드웨어적으로 감시하는 기능을 제공한다.

정보상태처리부(38)는 각 기능보드들의 경보상태를 하드웨어적으로 감시하여 경보발생시에 MPU(26)에 인터럽트로 통보하여 해당조치를 취할 수 있게 한다.

신호/OAM셀 송/수신부(39)는 시스템제어부와 ATM계층기능 처리부 및 다중화 역다중화 처리부간 송수신할 신호/OAM셀의 전달기능을 제공한다.

제4도는 제3도의 신호/OAM셀 송/수신부(39)이 구성요소인 ATM계층의 신호 및 OAM셀 수신부의 블럭 구성도로서, 이는 상태인 식레지스터(41), 상태제어레지스터(42), 인터럽트 발생기(43)로 구성된다. ATM계층기능을 수행하는 보드에서는 신호 및 OAM셀을 사용자셀과 구별하여 처리한다. 신호 및 OAM셀은 하드웨어 제어용 공통버스를 통해 하드웨어제어부에 수신되며, 수신된 셀은 시스템제어부로 전달하여야 하며, 역으로도 가능하여야 한다.

ATM게층보드로 부터의 수신해야 할 신호 및 OAM셀은 물리계층에서 ATM계층의 상향스트림과 ATM계층에서 물리계층 방향으로의 하향스트림 두가지가 존재하며, 두가지에 대하여 모두 인터럽트로 처리하기 위하여 ATM계층의 신호 및 OAM셀의 수신상태를 나타내는 버퍼상태신호(엠프티 플랙)과 수신가능/불가능을 선택할 수 있는 제어신호를 사용하여 신호/OAM 수신제어부에서 수신데이타가 있는 경우에 인터럽트를 발생한다.

신호 및 OAM 버퍼의 상태신호(엠프티 플랙)는 벡커넥터를 통해서 ATM계층기능처리부로부터 입력되며, 상태인식 레지스터(41)에 래치된다. 상태입력신호는 버퍼가 비어있는 경우에 '0' 상태를, 수신할 데이타가 있는 경우는 '1' 상태로 입력되며, 항상 상태인식 레지스터에 입력된다.

신호 및 OAM 수신 상태신호의 처리여부는 상태제어 레지스터(42)를 사용하여 선택적으로 제어할 수 있다.

수신상태정보와 상태제어 레지스터의 처리선택신호와 전체제어신호가 수신 인터럽트 신호발생기(43)로 입력되고, 인터럽트 신호발생기(43)에서는 선택신호가 제어가능 상태이고, 수신상태정보가 한 개이상 '1'인 상태가 발생되면 MPU로 인터럽트신호가 발생된다.

인터럽트신호가 MPU로 통보되면, 해당 인터럽트 서비스 루틴을 호출하며, 서비스루틴에서는 수신상태정보를 순차적으로 검사하여 해당조치를 행한다. 인터럽트의 해제는 강제적으로 상태제어 레지스터의 선택신호를 디스에이블 시키거나, 상태정보가 '0'상태로 되면 된다.

인터럽트 처리루틴에서는 수신된 셀데이타를 수신버퍼로부터 53바이트의 셀 단위로 읽어내어 버퍼가 비어지는 경우에 상태신호는 '0'로 변화된다. 하드웨어제어부에서 버퍼의 상태신호만으로 신호/OAM셀을 처리하는 경우의 버퍼의 언더플로우 현상은 ATM계층보드의 처리속도는 하드웨어 제어부보다 매우 빠르기 때문에 발생되지 않는다. 즉 신호/OAM 수신처리부는 여러개의 상태신호를 하나의 프로세서 인터럽트로 처리함으로 자원을 효율적으로 사용할 수 있다.

그리고 ATM계층으로의 신호 및 OAM셀의 송신은 상향 및 하향 송신버퍼로 공통버스를 통해서 셀단위로 라이트(Write)를 하면 된다.

제5도는 상기 제3도의 경보상태처리부(38)의 블럭 구성도로서, 이는 상태인식 레지스터(51), 상태제어레지스터(52), 경보신호발생기(53)로 구성된다.

경보상태 신호는 벡커넥터를 통해서 입력되며, 상태인식 레지스터(51)에 래치된다. 경보제어를 위한 상태입력신호는 정상상태에서 '1' 상태를, 경보상태에서 '0'상태로 입력되며, 항상 상태인식 레지스터(51)에 입력된다.

경보상태 입력신호의 처리여부는 상태제어 레지스터(52)를 사용하여 선택적으로 제어할 수 있다. 경보 상태정보와 상태제어 레지스터(52)의 처리선택신호와 전체제어신호가 경보신호 발생기(53)로 입력되고, 경보신호 발생기(53)에서는 경보처리 선택신호가 제어가능 상태이고, 경보 상태정보가 한 개이상 '0'인 상태가 발생되면 경보신호가 발생된다. 경보신호가 프로세서에 인터럽트신호로 통보되면, 프로세서는 인터럽트 서비스루틴을 호출하며, 서비스루틴에서는 경보상태정보를 순차적으로 검사하여 해당조치를 행한다.

경보 인터럽트의 해제는 강제적으로 상태제어 헤지스터의 선택신호를 디스에이블 시키거나, 경보상태 정보가 '1' 상태로 되면된다. 즉 경보상태처리부는 여러개의 경보상태신호를 하나의 프로세서 인터럽트로 처리함으로 자원을 효율적으로 사용할 수 있다.

제6도는 상기 제3도의 보드착탈 감시회로부(37)의 블럭 구성도로서, 이는 상태인식레지스터(61), 상태제어레지스터(62), 비교기(63)로 구성된다.

보드착탈신호는 감시대상이 되는 보드로부터 벡커넥터를 통해서 입력되며, 상태인식 레지스터(61)에 래치된다.

상태인식레지스터(61)는 입력단을 5볼트 상태로 플업시킴으로서, 탈장상태의 보드는 '1' 상태를, 장착상태는 각 보드에서 그라운드(GND)에 연결되어 있으므로 '0' 상태를 유지한다. 상태제어 레지스터(62)에는 하드웨어 초기화시에 상태인식 레지스터(61)의 내용을 상태제어 레지스터(62)에 라이트(write)하여 동일값을 유지하게 한다. 보드착탈 감시는 상태인식 레지스터(61)에 입력되는 상태와 상태제어레지스터(62)의 출력상태 값이 8 비트 비교기(63)에 입력됨으로서 상태인식 레지스터(61)로 입력되는 신호의 변화가 발생할 때 자동적으로 상태변화를 인식하고 경보상태처리부(38)로 상태를 전달한다.

경보상태처리부(38)에서 인터럽트를 발생하여 상태변화에 대한 조치를 행하고, 다음 변화상태를 인식할 수 있도록 상태제어 레지스터의 내용을 상태인식 레지스터와 동일하게 변화시킨다.

제7도는 상기 제3도의 DPRAM 억세스 제어부인 VME버스 제어부(31)의 구성도로서, 이는 VME버스의 상위 8 비트를 선탤할 수 있는 딥스위치(71), 8비트 비교기(72), ROM(73), PEEL(Programmable and Electrically Erasable Logic)(74)로 구성된다.

VME버스의 어드레스(VA[23:16])와 세팅된 어드레스가 일치하는 경우에 추가적인 디코딩이 이루어지고 VME버스의 AM(Address Modifier)코드(AM[5:0])와 제어신호를 근거로 이중포트램의 칩선택신호가 발생되며, 마스터에 의한 다른 어드레스 영역으로 억세스시 버스 에러신호를 발생시킨다.

제8도는 상기 제3도의 VME 인터럽트처리부(32)의 블럭 구성도로서, 도면에서 82는 VME인터럽트 인식 처리부, 81 및 83은 선택스위치, 84는 8비트 레지스터를 나타낸다.

도면에 도시된 바와 같이 VME 인터럽트처리부(32)는 제어에 필요한 신호를 프로그램 가능한 PEEL형태의 디바이스인 VME 인터럽트 인식 처리부(82)를 이용하여 발생시키고, 결과적인 출력신호에 의해 동작상태를 설명한다.

우선 본 회로는 VME버스의 마스터인 시스템제어부로 인터럽트를 인가하는 방식을 나타낸다. 인터럽트 요구는 이중포트램의 특정영역을 라이트(write)시 발생되며, 이후 마스터로 부터의 인터럽트 액크날리지 사이클에서 VME버스의 어드레서신호(VA[1:3])와 내부스위치(83)의 설정값이 일치할 때 VME버스의 제어신호를 사용하여 8비트 레지스터(84)의 벡터값을 버스로 내보내는 신호와 VME버스의 인터럽트 신호를 발생시킨다.

인터럽트 벡터값은 내부 선택스위치(83)에 의해 세트되며, 벡터의 출력신호의 제어는 VME 인터럽트 인식 처리부(82)의 출력신호에 의해 동작한다.

역으로의 과정은 시스템제어부가 하드웨어제어부의 이중포트램의 특정영역을 라이트함으로 하드웨어 제어부의 로컬 인터럽트가 발생되도록 구성되어 있다.

상기와 같이 구성되는 본 발명은 집중형 B-NT 시스템의 하위 프로세서 장치로 하드웨어제어, VME버스 및 이중포트램을 사용한 프로세서간 통신기능, 본 발명장치의 동작상태 모니터 등의 기능을 수행하게 된다.

참고적으로, 본 장치에서 사용된 기능구조 및 처리방식은 집중형 B-NT 시스템과 유사한 시스템구조를 갖는 장치에 이용될 수 있다.

상기와 같이 이루어지는 본 발명은 다음과 같은 효과를 갖는다.

첫째, 본 발명은 제어장치의 처리능력과 처리기능을 고려하여 2개의 그룹으로 분리하였고, 각 그룹은 1개의 하드웨어 제어장치를 공통으로 사용하여 제어하므로, 사용되는 프로세서의 수를 줄일 수 있고, 동일 제어장치에 의해 제어됨으로 인해 시스템의 하드웨어적인 동기절차를 다소 효율적으로 처리할 수 있다.

둘째, 본 발명은 제어되는 하드웨어장치들로 부터의 정보상태처리, 보드착탈상태처리 등을 추가적으로 처리해줌으로 인해 정보처리 장치의 추가적인 부담을 줄일 수 있으며, 2개의 하드웨어그룹은 보드의 선택스위치의 설정과 제어프로그램의 변경만으로 동일형상 제어장치를 구분없이 사용할 수 있다.

셋째, 본 발명은 시스템제어부와의 통신을 이중포트램을 사용하여 프로세서간 독립적인 포트를 사용함으로 인해 한 개의 포트를 공유해서 사용하는 것보다 효율적인 통신기능을 제공할 수 있다.

넷째, 집중형 B-NT 시스템에서 본 발명에 따른 하드웨어제어를 별도의 프로세스장치로 분리시킴으로 시스템제어부의 부담을 크게 줄일 수 있고, 새로운 기능 추가에 도움을 줄 수 있다.

Claims (4)

1. 중앙처리장치(26) 및 그 주변장치를 포함하는 장치에 있어서, 송·수신되는 데이타를 저장하는 이중포트램(30); 브이엠이(VME)버스(20)에 의해 상기 이중포트램을 억세스 할 수 있도록 하는 VME버스 제어수단(31); 상기 VME버스와 내부버스(21)에 연결되어 VME 인터럽트를 처리하는 인터럽트 제어수단(32); 신호 및 OAM(Operation And Management)셀 수신을 수행하는 신호/OAM셀 수신수단(39); 소정 하드웨어 보드의 경보상태를 감시해서 처리하는 경보상태 처리수단(38); 소정 하드웨어 보드의 착탈을 감시하는 보드착탈 감시수단(37); 상기 내부버스, 보드착탈 감시수단, 경보상태 처리수단, 신호/OAM셀 수신수단에 연결되어 동작 및 상태를 확인하는 상태인식 레지스터 수단(33); 상기 내부버스 및 보드착탈 감시수단, 경보상태 처리수단, 신호/OAM셀 수신수단에 연결되어 각각의 동작상태를 예정된 상태로 제어하는 상태제어 레지스터수단(34); 및 상기 중앙처리장치와 내부버스에 연결되어 각기 다른 소정 하드웨어를 제어하는 공통버스 제어수단(36)을 구비하는 것을 특징으로 하는 집중형 광대역망 종단(B-NT) 시스템의 하드웨어를 제어하기 위한 장치.
2. 제1항에 있어서, 상기 보드착탈 감시수단(37)은, 상기 소정 하드웨어 보드의 보드착탈신호를 래치하는 상태인식 레지스터(61); 상기 상태인식 레지스터의 초기치를 래치하는 상태제어 레지스터(62); 및 상기 보드착탈신호와 상기 상태제어 레지스터에 래치된 신호를 비교하여 상태변화를 감지하는 비교기(63)를 구비하는 것을 특징으로 하는 집중형 광대역망 종단(B-NT) 시스템의 하드웨어를 제어하기 위한 장치
3. 제1항에 있어서, 상기 경보상태 처리수단(38)은, 소정 하드웨어 보드로부터 발생되는 경보상태신호를 래치하는 상태인식 레지스터(51); 상기 경보상태신호의 처리여부를 선택하여 경보처리 선택신호를 발생시키는 상태제어 레지스터(52); 및 상기 경보상태신호와 경보처리 선택신호에 따라 인터럽트 신호를 출력하는 경보신호발생기(53)를 구비하는 것을 특징으로 하는 집중형 광대역망 종단(B-NT) 시스템의 하드웨어를 제어하기위한 장치.
4. 제1항에 있어서, 상기 신호/OAM셀 수신수단(39)은, 비동기 전달모드(Asynchronous Transfer Mode; ATM)계층으로부터 신호 및 OAM셀의 버퍼상태신호를 래치하는 상태인식 레지스터(41); 상기 신호 및 OAM셀의 수신처리 여부를 선택해서 처리선택신호를 발생시키는 상태제어 레지스터(42); 및 상기 버퍼상태신호와 처리선택신호에 따라 인터럽트 신호를 출력하는 인터럽트 신호 발생기(43)를 구비하는 것을 특징으로 하는 집중형 광대역망 종단(B-NT) 시스템의 하드웨어를 제어하기 위한 장치.