KR950007438B1 - 전자교환기용 패킷 버스 장치의 중앙 중재기 - Google Patents

전자교환기용 패킷 버스 장치의 중앙 중재기 Download PDF

Info

Publication number
KR950007438B1
KR950007438B1 KR1019910026081A KR910026081A KR950007438B1 KR 950007438 B1 KR950007438 B1 KR 950007438B1 KR 1019910026081 A KR1019910026081 A KR 1019910026081A KR 910026081 A KR910026081 A KR 910026081A KR 950007438 B1 KR950007438 B1 KR 950007438B1
Authority
KR
South Korea
Prior art keywords
packet
data
call control
arbiter
transmission
Prior art date
Application number
KR1019910026081A
Other languages
English (en)
Other versions
KR930015471A (ko
Inventor
장재득
김덕환
홍현하
한치문
Original Assignee
한국전기통신공사
이해욱
재단법인한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019910026081A priority Critical patent/KR950007438B1/ko
Publication of KR930015471A publication Critical patent/KR930015471A/ko
Application granted granted Critical
Publication of KR950007438B1 publication Critical patent/KR950007438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration

Abstract

내용없음

Description

전자교환기용 패킷 버스 장치의 중앙 중재기
제1도는 본 발명이 적용되는 전자교환기용 패킷 버스장치의 전체 구성도.
제2도는 본 발명에 따른 중앙 중재기의 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 패킷호 제어 프로세서 12,13 : 패킷호 제어 프로세서 중재기
14,15 : 중앙 중재기 16,17 : 패킷 처리장치 중재기
18 : 패킷 처리장치 21 : 중앙처리 장치부
22 : 제어버스 정합부 23 : 중재 회로부
24 : 송신요구 신호 수신부 25 : 송신요구 신호 선택회로
26 : 송신허가 신호 분배회로 27 : 송신허가 신호 송신부
28 : 데이터 및 클럭 수신부 29 : 데이터 및 클럭 선택회로
30 : 데이터 및 클럭 송신부 31 : 유지보수 회로
본 발명은 전자교환기용 패킷 버스장치의 중앙 중재기에 관한 것이다.
일반적으로 패킷 버스장치는 패킷 프로토콜중 실시간 처리가 요구되는 기능을 수행하는 패킷 처리장치와 패킷호 제어 기능을 수행하는 패킷호 제어 프로세서간의 고속통신을 위한 기능을 수행한다. 패킷 버스장치의 중앙 중재기는 패킷 교환장치내의 각 장치들 사이를 상호 연결시켜 주는 버스로 패킷 데이터를 전달하는 직렬 데이터 버스와 장치들간의 제어 정보를 전달하는 제어버스를 사용하여 각 장치간에 데이터 충돌없이 원활한 통신을 위한 중재 기능을 수행한다.
종래에는 패킷버스 장치의 중앙 중재기에서 상호 연결 가능한 버스는 이중화로 구성되어 있는 2개의 패킷호 제어 프로세서와 12개의 패킷 처리 장치 중재기에 대해서만 버스로 통신이 가능하였다.
따라서, 용량 중대 및 기능의 확장시 하드웨어 및 소프트웨어적으로 쉽게 대처하기 어려운 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 패킷을 전송할때 충돌 현상이 발생하지 않도록 패킷 데이터 전달을 중재하여 각 장치들이 균일하게 버스를 사용함으로써 정보를 효율성있게 사용하고, 패킷 교환 장치의 패킷호 제어 프로세서 처리 용량 및 패킷 처리 서브 시스팀 당 링크 용량 증대를 위하여 8개의 패킷호 제어 프로세서와 20개의 패킷 처리 장치 중재기를 수용할 수 있게 구성한 패킷 버스장치의 중앙 중재기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 이피롬(EPROM)이 내장된 단일칩 마이크로 콘트롤러, 주변회로 및 메모리를 구비하여 인트럽트 처리, 리세트 신호 공급, 데이터 및 제어버스 관리, 자체 클럭공급, 장애 상태 표시 및 외부 모니터와의 정합 기능을 수행하는 중앙 처리 수단 ; 상기 중앙 처리 수단과 연결되어 있으며, 외부의 패킷호 제어 프로세서, 패킷호 제어 프로세서 중재기 및 패킷 처리장치 중재기 사이를 상호 연결하여 데이터 버스의 제어 및 유지관리 기능을 수행하는 제어버스 정합 수단 ; 상기 패킷호 제어 프로세서 중재기와 패킷 처리장치 중재기로 부터 요구되는 송신요구 신호를 받아들이는 송신요구 신호 수신 수단 ; 상기 송신요구 신호 수신 수단의 송신요구 신호를 입력받아 송신요구 신호를 선택하는 송신요구 신호선택 수단 ; 상기 중앙 처리 수단에 연결되어 있으며, 상기 송신요구 신호 선택 수단으로 부터 수신된 송신요구 신호를 순차적으로 중재하여 버스 점유를 허가하는 중재 수단 ; 상기 중재 수단으로 부터 버스 점유허가 신호를 입력받아 송신허가 신호를 분배하는 송신허가 신호 분배 수단 ; 상기 송신허가 신호 분배 수단으로 부터 송신허가 신호를 입력받아 송신요구 신호를 보낸 상기 패킷호 제어 프로세서 중재기와 패킷 처리장치 중재기로 송신허가 신호를 송신하는 송신허가 신호 송신 수단 ; 상기 송신허가 신호 송신 수단으로 부터 송신허가 신호(버스 점유 신호)를 수신한 상기 패킷호 제어 프로세서 중재기와 패킷 처리장치 중재기에서 송신하는 데이터 및 클럭을 차동 수신기로 수신하는 데이터 및 클럭 수신 수단 ; 상기 중재 수단에 연결되어 있으며, 상기 데이터 및 클럭 수신 수단의 출력을 입력받아 데이터 및 클럭을 선택하는 데이터 및 클럭 선택 수단 ; 상기 데이터 및 클럭 선택 수단의 출력을 입력받아 패킷호 제어 프로세서 중재기와 패킷 처리장치 중재기로 데이터와 클럭을 송신하는 데이터 및 클럭 송신 수단 ; 및 상기 중앙 처리 수단과 중재 수단에 연결되어 클럭 에러 및 타임 아웃 에러를 체크하여 외부의 경보 수집 장치로 경보 신호를 송출하는 유지보수 수단을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제1도는 본 발명이 적용되는 전자교환기용 패킷 버스장치의 전체 구성도이다.
패킷 버스장치(X)는 패킷 교환장치내의 패킷호 제어 프로세서(11)와 패킷 처리장치(18) 사이를 상호 연결시켜주는 기능을 수행하며, 이들 장치들 간의 충돌없이 메시지 교환을 위해 패킷버스장치(X)는 2단계의 중재 기능을 수행한다.
1단계는 패킷호 제어 프로세서 중재기(12,13)가 패킷호 제어 프로세서(11)내의 다수개의 패킷호 제어 프로세서들이 순차적으로 패킷을 전송할 수 있도록 중재 기능을 수행하고, 패킷 처리장치 중재기(16,17)가 패킷 처리장치(18) 내의 다수개의 패킷 처리장치들이 차례대로 패킷을 전송할 수 있도록 중재 기능을 수행한다.
2단계는 중앙 중재기(14,15)가 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17)로 부터의 정보를 이용하여 총체적인 중재 기능을 수행한다.
상기와 같은 버스 운용 방법에 따라 패킷 버스장치(X)는 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17) 및 중앙 중재기(14,15)의 3종류로 구성되며, 실제적인 데이터 버스 중재과정은 중앙 중재기(14,15)에서 이루어진다.
상기 각 중재기(12와 13, 14와 15, 16과 17)들은 신뢰성을 고려하여 이중화로 구성하였으며, 이중화 구성에 따라 패킷호 제어 프로세서(11)내의 다수개의 이중화된 패킷호 제어 프로세서 각각에 연결되어 있는 데이터버스는 이중화된 패킷호 제어 프로세서 중재기0(12)와 패킷호 제어 프로세서 중재기1(13)양쪽에 모두 연결되고, 패킷 처리장치(18)는 이중화된 패킷 처리장치 중재기0(16)과 패킷 처리장치 중재기1(17) 양쪽에 각각 연결된다. 특히, 유지보수 및 관리 기능의 효율적인 운용을 위하여 제어버스는 패킷호 제어 프로세서(11)내의 특정의 패킷호 제어 프로세서 하나에서만 패킷 버스장치(X)의 중앙 중재기(14, 15)에 연결되는데, 데이터버스와 동일하게 중앙 중재기0(14)와 중앙 중재기1(15) 양쪽에 모두 연결된다. 특히, 패킷 버스장치(X)의 중앙 중재기(14, 15)와 패킷호 제어 프로세서(11)내의 특정의 패킷호 제어 프로세서간에 연결된 제어버스는 어떠한 패킷호 제어 프로세서에도 연결할 수 있다. 이와같이 패킷호 제어 프로세서(11)와 패킷 처리장치(18) 등은 각각의 패킷 버스장치(X)내의 패킷호 제어 프로세서 중재기(12, 13)와 패킷 처리장치 중재기(16, 17)에 성형망(startopology)으로 구성되어 있어 패킷호 제어 프로세서(11)와 패킷 처리장치(18) 등은 패킷 버스장치(X)를 통하여 지점대지점(point-to-point), 지점대 다중점(multicasting) 및 방송(broadcasting) 방식으로 통신이 가능한 구조를 가지며, 통신 프로토콜은 최소한의 오버헤드(overhead)로서 구성되어 있다.
제2도는 본 발명에 따른 중앙 중재기의 세부 구성도이다.
중앙 처리 장치부(21)는 이피롬(EPROM)이 내장된 단일 칩 마이크로 콘트롤러 및 주변회로, 메모리를 구비하여 인트럽트 처리, 리세트 신호 공급, 데이터 및 제어 버스 관리, 자체 클럭 공급, 장애 상태 표시 및 외부 모니터와의 정합 기능을 수행한다.
제어버스 정합부(22)는 상기 중앙 처리 장치부(21)와 연결되어 있으며, 패킷호 제어 프로세서(11), 패킷호 제어 프로세서 중재기(12,13) 및 패킷 처리 장치 중재기(16,17) 사이를 상호 연결하여 데이터 버스의 제어 및 유지관리 기능을 수행할 수 있도록 MPSC(Multi Protocol Serical Controller) 칩 7개와 로직부를 구비하여 MPSC 칩 하나가 2개의 직렬 정합 채널을 소유할 수 있게 이루어져 있으며, 제어버스 구동에 필요한 클럭은 14MHz를 분주하여 875KHz, 437.5KHz, 218.75KHz, 109.375KHz 가운데서 스트랩으로 선택하여 필요한 전송 레이트를 패킷호 제어 프로세서(11), 패킷호 제어 프로세서 중재기(12,13) 및 패킷 처리장치 중재기(16,17)에 공급하며, 송수신 클럭으로 동일한 위상과 주파수를 가지며, 콘트롤러의 채널 별로 루우프 백 시험을 수행할 수 있다.
패킷 처리장치(11)간이나 패킷 처리장치(18)와 패킷호 제어 프로세서(11)간의 통신을 수행토록 하는 버스로 통신을 하고자 하는 모듈은 송신요구 신호를 주장하여 버스 점유권을 요구하면, 송신요구 신호 수신부(24)는 패킷호 제어 프로세서 중재기(12,13)의 메시지 전송 요구 신호는 TTL(Transister Transister Losic) 레벨로 수신하고, 수개의 패킷 처리장치 중재기(16,17)에서 오는 송신 요구 신호를 차동 수신기로 받아 PAL(Programable Array Losic)로 구성되어 있는 송신요구 신호 선택회로(25)로 보내어져 송신요구 신호를 선택한 후에 중재 회로부(23)로 연결된다.
상기 중재 회로부(23)는 상기 중앙 처리 장치부(21)에 연결되어 있으며, 여러 모듈로 부터 수신된 송신요구 신호를 순차적으로 중재하여 버스점유 신호를 허가형 준다. 여기서 중재 기능은 4비트 동기 카운터를 두어 4bit(Q0-Q3)로 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17)를 순차 순환 방식으로 감지하다가 송신요구 신호가 걸려 있으면 카운터를 정지시킨 후 송신허가 신호 분배회로(26)를 통해 송신허가 신호가 결정되면, 송신요구 신호를 보낸 패킷호 제어 프로세서 중재기(12,13) 또는 패킷 처리장치 중재기(16,17)로 송신허가 신호 송신부(27)의 차동 구동기를 통해 송신허가 신호를 송출하여 준다. 이때, 버스 점유 신호를 수신한 모듈은 데이터 버스로 전송 데이터를 송신하게 되며 수신측에서는 데이터 스트림상의 헤드를 체크하여 자기 어드레스와 일치하는 경우에만 데이터 버스상의 데이터를 수신한다. 상기 중재 회로부(23)에 사용되는 중재용 클럭은 카운터의 출력에 따라 발생한다. 그리고, 중재 카운터의 신뢰성을 향상 시켜주기 위해 주 카운터와 똑같은 동작을 수행하는 별도의 카운터가 있어 비교회로를 통해 이 두 카운터의 출력값들이 항상 비교 감시되어 에러가 발생할 경우 중앙 처리 장치부(21)에 인터럽트 신호를 보내게 되어 있다.
그리고, 임의의 송신요구 신호가 정해진 시간 이상으로 동작상태에서 송신허가 신호를 송출하고 있으면 자동적으로 타임 아웃이 되어 그 다음 차례의 송신요구 신호가 동작될 수 있또록 기회를 넘겨준다. 그리고, 타임 아웃이 발생될 경우 중앙 처리 장치부(21)에 알려주며, 중앙 처리 장치부(21)는 인터럽트 처리 루틴에서 타임 아웃 발생시 주 카운터의 출력 값을 읽어볼 수 있어 어떤 송신요구 신호가 타임 아웃이 되었는지를 알 수 있으며, 동작을 중지시킬 수도 있고, 스트랩 조정에 의해 송신허가 신호의 시간 간격을 조절하여 송출할 수 있다.
데이터 및 클럭 수신부(28)는 상기 송신허가 신호 송신부(27)에서 버스 점유 신호를 수신한 패킷호 제어프로세서 중재기(12,13) 및 패킷 처리 장치 중재기(16,17)에서 송신하는 데이터 및 클럭을 차동 수신기로 수신하여 데이터 및 클럭 선택회로(29)로 연결하여 데이터 및 클럭을 선택하도록 한다. 이때, 상기 중재 회로부(23) 카운터에 의해 버스 점유 신호를 수신한 데이터 및 클럭 선택회로(29)는 데이터 및 클럭 송신부(30)로 전송 데이터를 송신하게 된다. 즉, 중재 회로부(23)의 카운터는 패킷호 제어 프로세서 중재기(12,13)를 선택하여 패킷 처리 장치 그룹(혹은 셀프 단위)을 선택하게 하고, 패킷 처리장치 중재기(16,17)는 각 그룹내의 패킷 처리 장치를 선택하도록 한다.
그리고, 상기 중앙 처리 장치부(21)와 중재 회로부(23)에 연결되어 있는 유지 보수 회로(31)는 중앙 중재기내의 클럭 에러 및 타임 아웃 에러를 체크하여 경보 수집 장치로 경보 신호를 송출한다. 아울러 패킷호 제어 프로세서 중재기(12,13) 및 패킷 처리장치 중재기(16,17)를 제어하며, 이중화 제어 기능도 수행한다.
상기한 바와 같이 본 발명은 패킷 버스 장치의 버스를 균일하게 사용할 수 있도록 순차 순환 방식으로 중재 기능을 수행할 수 있게 구성되어 있어 패킷을 전송할때 충돌현상이 발생하지 않으므로 정보를 효율성있게 사용할 수 있을 뿐만아니라, 패킷 교환장치의 용량증대 및 기능의 확장시 하드웨어를 효율적으로 운용할 수 있는 효과가 있다.

Claims (1)

  1. 이피롬(EPROM)이 내장된 단일칩 마이크로 콘트롤러, 주변회로 및 메모리를 구비하여 인트럽트 처리, 리세트 신호 공급, 데이터 및 제어버스 관리, 자체 클러공급, 장애 상태 표시 및 외부 모니터와의 정합 기능을 수행하는 중앙 처리 수단(21) ; 상기 중앙 처리 수단(21)과 연결되어 있으며, 외부의 패킷호 제어 프로세서(11), 패킷호 제어 프로세서 중재기(12,13) 및 패킷 처리장치 중재기(16,17) 사이를 상호 연결하여 데이터 버스의 제어 및 유지관리 기능을 수행하는 제어버스 정합 수단(22) ; 상기 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17)로 부터 요구되는 송신요구 신호를 받아들이는 송신요구 신호수신 수단(24) ; 상기 송신요구 신호 수신 수단(24)의 송신요구 신호를 입력받아 송신요구 신호를 선택하는 송신요구 신호 선택 수단(25) ; 상기 중앙 처리 수단(21)에 연결되어 있으며, 상기 송신요구 신호 선택 수단(25)으로 부터 수신된 송신요구 신호를 순차적으로 중재하여 버스 점유를 허가하는 중재 수단(23) ; 상기 중재 수단(23)으로 부터 버스 점유 허가 신호를 입력받아 송신허가 신호를 분배하는 송신허가 신호 분배 수단(26) ; 상기 송신허가 신호 분배 수단(26)으로 부터 송신허가 신호를 입력받아 송신요구 신호를 보낸 상기 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17)로 송신허가 신호를 송신하는 송신허가 신호 송신 수단(27) ; 상기 송신허가 신호 송신 수단(27)으로 부터 송신허가 신호(버스 점유 신호)를 수신한 상기 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17)에서 송신하는 데이터 및 클럭을 차동 수신기로 수신하는 데이터 및 클럭 수신 수단(28) ; 상기 중재 수단(23)에 연결되어 있으며, 상기 데이터 및 클럭 수신 수단(28)의 출력을 입력받아 데이터 및 클럭을 선택하는 데이터 및 클럭 선택 수단(29) ; 상기 데이터 및 클럭 선택 수단(29)의 출력을 입력받아 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리장치 중재기(16,17)로 데이터와 클럭을 송신하는 데이터 및 클럭 송신 수단(30) ; 및 상기 중앙 처리 수단(21)과 중재 수단(23)에 연결되어 클럭 에러 및 타임 아웃 에러를 체크하여 외부의 정보 수집 장치로 경보 신호를 송출하는 유지보수 수단(31)을 구비하는 것을 특징으로 하는 전자 교환기용 패킷 버스장치의 중앙 중재기.
KR1019910026081A 1991-12-30 1991-12-30 전자교환기용 패킷 버스 장치의 중앙 중재기 KR950007438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910026081A KR950007438B1 (ko) 1991-12-30 1991-12-30 전자교환기용 패킷 버스 장치의 중앙 중재기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910026081A KR950007438B1 (ko) 1991-12-30 1991-12-30 전자교환기용 패킷 버스 장치의 중앙 중재기

Publications (2)

Publication Number Publication Date
KR930015471A KR930015471A (ko) 1993-07-24
KR950007438B1 true KR950007438B1 (ko) 1995-07-10

Family

ID=19327495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910026081A KR950007438B1 (ko) 1991-12-30 1991-12-30 전자교환기용 패킷 버스 장치의 중앙 중재기

Country Status (1)

Country Link
KR (1) KR950007438B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656473B1 (ko) * 2005-11-09 2006-12-11 삼성전자주식회사 Ｌａｎ 인터페이스를 구비한 교환망 시스템과 그시스템에서의 과부하 제어방법

Also Published As

Publication number Publication date
KR930015471A (ko) 1993-07-24

Similar Documents

Publication Publication Date Title
US5430442A (en) Cross point switch with distributed control
US5509126A (en) Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
JP2536915B2 (ja) デ―タ処理装置クラスタ―に使用するコンピュ―タ相互結合カプラ
US4787082A (en) Data flow control arrangement for local area network
EP0230549B1 (en) Linear-space signalling for a circuit-switched network
US5182554A (en) Third party evavesdropping for bus control
JP2991046B2 (ja) マスタ−スレ−ブ間通信方式
KR100257712B1 (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
KR0174702B1 (ko) 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법
KR20000018869A (ko) 교환기에서 프로세서간의 통신 시스템 및 방법
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
GB2301995A (en) Software driver for a system bus
KR20010001368A (ko) 에이티엠 교환기 링크 보드의 이중화 구현 장치 및 방법
IE843220L (en) Signalling terminal system
KR950005641B1 (ko) 패킷호 제어 프로세서 중재장치
KR950005640B1 (ko) 패킷 처리 장치 중재기
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
KR940010847B1 (ko) 버스 점유 중재장치
KR930006894B1 (ko) 전자 교환기의 신호단말그룹 정합회로
KR0170495B1 (ko) 가상토큰버스 통신망의 매체접근 제어장치 및 그 방법
KR100246011B1 (ko) 교환기내 슬레이브 카드의 엠-버스 송수신 장치
KR100389955B1 (ko) 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법
KR960001266B1 (ko) 근거리 데이타 분배 시스템
KR950001517B1 (ko) 패킷호 제어 프로세서의 이중화 패킷 버스 제어회로
KR950000970B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 b-버스 입출력보드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee