KR100389955B1 - 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법 - Google Patents

이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법 Download PDF

Info

Publication number
KR100389955B1
KR100389955B1 KR1019960016187A KR19960016187A KR100389955B1 KR 100389955 B1 KR100389955 B1 KR 100389955B1 KR 1019960016187 A KR1019960016187 A KR 1019960016187A KR 19960016187 A KR19960016187 A KR 19960016187A KR 100389955 B1 KR100389955 B1 KR 100389955B1
Authority
KR
South Korea
Prior art keywords
processor
bus
clock
signal
data
Prior art date
Application number
KR1019960016187A
Other languages
English (en)
Other versions
KR970078309A (ko
Inventor
이진호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960016187A priority Critical patent/KR100389955B1/ko
Publication of KR970078309A publication Critical patent/KR970078309A/ko
Application granted granted Critical
Publication of KR100389955B1 publication Critical patent/KR100389955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/22—Synchronisation circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/106—Microcomputer; Microprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 이동 통신 교환기에 있어서, 상위 프로세서와 하위 프로세서간의 통신시, 상위 프로세서에서 하위 프로세서로의 데이타 전송과 하위 프로세서에서 상위 프로세서로의 데이타 전송을 분리하고, 상위 프로세서에서 하위 프로세서로 데이타를 전송할 때는 다수 지점 서비스( Point-To-Multipoint ) 통신 방법을 이용하고, 하위 프로세서에서 상위 프로세서로는 라운드 로빈 형태에 의한 버스 점유식 통신 방법을 이용하여, 상위에서 하위로의 데이타 버스와 하위에서 상위로의 데이타 버스를 분리하여 통신하여, 상위 프로세서의 성능 저하를 방지하고, 하위 프로세서에서 상위 프로세서로의 전송할 때 하위 프로세서가 데이타 전송속도를 독립적으로 선택 가능하여 데이타 발생이 많을 하위 프로세서의 전송속도를 높일 수 있고, 상 ·하위 프로세서의 통신 버스를 이중화하여 운용함으로써, 상 ·하위 프로세서에 대한 우회 통신 경로를 제공하는 효과를 가진다.

Description

이동 통신 교환기의 상 · 하위 프로세서간 버스 통신장치 및 방법
본 발명은 이동 통신 교환기에 있어서, 상기 교환기에 연결된 각 가입자 사이의 이동 프로토콜을 제공하고, 상기 프로토콜에 따라 상기 가입자에게 필요한 서비스를 연결시켜 주는 상위 프로세서와 상기 상위 프로세서에 의해 제어되며 신호 메세지의 전달 동작에 관련된 절차 및 기능을 규정하고 서비스 연결 통신망을 관리하는 하위 프로세서로 구분되는데, 상기 상 ·하위 프로세서를 상위 프로세서에서 하위 프로세서로의 데이타 전송과 하위 프로세서에서 상위 프로세서로의 데이타 전송을 분리하여, 상위에서 하위로의 전송은 다수 지점 서비스( POINT-TO-MULTIPOINT )통신을 이용하고, 하위에서 상위로의 데이타 전송에는 라운드 로빈( ROUND ROBIN ) 형태의 통신 방식을 사용하여 상위 프로세서의 성능저하를 방지하고, 데이타 발생이 많은 하위 프로세서의 데이타 전송 속도를 높이기 위한 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신장치 및 방법에 관한 것이다.
일반적으로 사용되고 있는 이동 통신 교환기는, 제 1 도에 도시된 바와 같이상위 프로세서(10)와 하위 프로세서(30)가 대용량 프로세서간 통신( High Capacity Inter Processor Communication : HIPC ) 장치(20)로 연결되어 있다.
상기의 대용량 프로세서간 통신 장치(20)는 상위 프로세서(10)와 일대일( Point-To-Point ) 방식으로 연결되어 있고, 다수개의 하위 프로세서(30)와 다중으로 연결된 버스 형태의 상 ·하위 프로세서간 통신으로 되어 있다.
그러나, 상기 교환기는 상위 프로세서(10)와 하위 프로세서(30)가 동일한 버스 상에서 동일한 우선 순위를 가지고 버스를 점유하는 방식으로, 이는 고성능이 요구되는 상위 프로세서(10)의 성능 저하가 따르게 되며, 상위 프로세서(10)와 하위 프로세서(30)가 동일한 데이타 버스를 공유하여 사용함으로써, 특정 하위 프로세서의 데이타 버스에 장애가 발생되면 상위 프로세서(10)도 영향을 받게 된다. 또한, 상 ·하위 프로세서(10, 30)가 모두 동일한 전송속도를 가지므로 고성능이 요구되는 프로세서에 대한 융통성이 부족한 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 상위 프로세서를 이중화하여 상위 프로세서와 하위 프로세서간의 통신시, 상위 프로세서에서 하위 프로세서로의 데이타 전송과 하위 프로세서에서 상위 프로세서로의 데이타 전송을 분리하여 상위 프로세서의 성능 저하를 방지하고, 하위 프로세서에서 상위 프로세서로의 전송할 때 하위 프로세서가 데이타 전송속도를 독립적으로 선택하도록 하여 데이타 발생이 많은 하위 프로세서의 전송속도를 높일 수 있고, 상 ·하위 프로세서의 통신 버스를 이중화하여 운용함으로써, 상 ·하위 프로세서에 대한 우회 통신 경로를 제공함을 특징으로 한다.
즉, 상위 프로세서에서 하위 프로세서로 데이타를 전송할 때는 다수 지점 서비스( Point-To-Multipoint ) 통신 방식을 이용하고, 하위 프로세서에서 상위 프로세서로는 라운드 로빈 형태에 의한 버스 점유식 통신 방식을 이용하여, 상위에서 하위로의 데이타 버스와 하위에서 상위로의 데이타 버스를 분리하여 통신한다.
이하 본 발명을 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 상 ·하위 프로세서간(40, 50)의 전체적인 연결도로써, 도시된 바와 같이 상위 프로세서(40)는 제 1 상위 프로세서와 제 2 상위 프로세서로 이중화 되어 있고, 동작/대기 상태로 작동하며, 상위 프로세서(40)와 하위 프로세서(50)로 전송하는 데이타( TXD : 이하 송신 데이타라 칭한다.)와 데이타 동기 클럭( TXC : 이하 송신 동기 클럭이라 칭한다.)은 상기 제 1 또는 제 2 상위 프로세서중 동작 상태인 프로세서에서만 버스 상에 신호를 공급한다. 그러나, 상기의 신호 공급은 하위 프로세서(50)로 전송할 데이타가 있을 경우에만 이루어지고, 송신할 데이타가 없을 경우에는 공급이 이루어 지지 않는다.
또한, 상위 프로세서(40)에서 하위 프로세서(50)로 제공하는 버스 점유를 제어하는 동기신호( FRS : 이하 프레임 동기 신호라 칭한다.)와 버스 점유를 제어하는 동기 클럭( ASSERT CLOCK : 이하 AST 클럭이라 칭한다.)은 제 1 또는 제 2 상위 프로세서(40)중 동작 상태인 프로세서만이 하위 프로세서로 통하는 버스 상에 프레임 동기신호 와 AST 클럭을 공급하고, 대기 상태인 프로세서에는 공급하지 않는다. 상기 동작 상태인 프로세서는 항상 프레임 동기신호(FRS)와 AST 클럭을 제공한다.
여기서, 하위 프로세서(50)에서 상위 프로세서(40)로 전송하는 데이타( RXD: 이하 수신 데이타라 칭한다.)와 데이타 동기 클럭( RXC : 이하 수신 동기 클럭이라 칭한다.)을 살펴보면, 하위 프로세서(50)에서 전송할 데이타가 생기면 버스상의 특정 하위 프로세서가 현재 버스를 점유중임을 상 ·하위 프로세서(40, 50)에게 알리는 버스 점유신호( Assert : 이하 AST라 칭한다.)를 먼저 발생하여 타 하위 프로세서에게 버스 점유중임을 알리고, AST 신호가 "로우"인 동안 상기의 수신 데이타와 동기 클럭을 전송하여 이 시기에는 다른 하위 프로세서는 데이타 전송을 못하게 하여 버스 상에서의 데이타 충돌을 방지한다.
상기와 같은 본 발명의 상 ·하위 프로세서(40, 50)간 버스 통신을 상위 프로세서(40)와 하위 프로세서(50)를 구분하여 프로세서간 통신을 위한 구성 및 동작을 구체적으로 살펴보면 다음과 같다.
먼저, 제 3 도는 상기에서 이중화한 상위 프로세서(40)중 하나의 상위 프로세서(40) 구조도로써, 상위 프로세서(40)의 데이타(TXD)와 클럭(TXC)를 버퍼(45-1, 45-2)를 통해 하위 프로세서(50)로 송신하고, 하위 프로세서(50)에서 전송된 데이타(RXD)와 클럭(RXC)을 수신하는 중앙 처리 장치(41)와; 하위 프로세서(50)에 대한 버스 점유를 제어하는 동기신호 및 클럭을 만들어 버퍼(45-3, 45-4)를 통해 하위 프로세서(50)의 버스에 인가하는 AST 클럭및 프레임 동기신호 (FRS) 생성회로부(42)와; 상기 생성회로부(42)에서 만든 AST 클럭 및 프레임 동기 신호(FRS)의 정상/비정상 여부를 판단하여 정상적인 클럭과 신호를 하위 프로세서(50)에게 공급하고, 감시회로에 의해 비정상 판단이 나오면 클럭 및 프레임 동기신호(FRS)의 공급을 차단하는 제어신호를 발생하는 송신신호 감시 및 제어신호 생성부(43)와; 하위 프로세서(50)에 연결된 버퍼(45-5, 45-6)를 통해 들어오는 버스 점유신호인 수신 AST 신호(RXAST)를 감시하고, 신호가 감지된 버스의 클럭(RXC)과 데이타(RXD)를 상기 중앙 처리 장치(41)에 제공하는 수신 데이타 선택회로부(44)로 구성된다.
이상과 같이 구성된 이동 통신 교환기 상위 프로세서(40)의 데이타 전송 동작을 첨부된 회로도를 참조하여 설명하면, 상기 AST 클럭및 프레임 동기신호 생성회로부(42)는 외부 클럭 발 생기(46)에서 공급된 클럭을 가지고 버스상의 모든 하위 프로세서(50)에 AST 클럭을 제공하는 AST 클럭 생성회로(도시하지 않음)와; 제 4 도와 같이 상기 AST 클럭의 동기에 따라 프레임 동기신호(FRS)의 발생주기를 생성하는 카운터 회로(42-1)로 구성되어 AST 클럭 및 프레임 동기신호(FRS)를 만들어 버퍼(45-3. 45-4)를 통해 하위 프로세서(50)에 공급한다.
상기 송신신호 감시 및 제어신호 생성회로부(43)는 제 5 도와 같이 상기 AST 클럭 및 프레임 동기신호 생성회로부(42)에서 만들어진 AST 클럭의 정상 여부를 판단하는 회로(43-1)와; 제 6 도와 같이 상기 생성회로부(42)에서 만들어진 프레임 동기신호(FRS)의 "하이"신호를 감시하는 부분(43-2)과, "로우"신호를 감시하는 부분(43-3)으로 구성된 회로와; 제 7 도와 같이 제 5 도와 제 6 도의 감시회로(43-1, 43-2, 43-3)에서 비정상으로 판단된 AST 클럭및 프레임 동기신호(FRS)가 인가되면 MAST(Master-AST : 이하 MAST라 칭한다.) 신호를 동작시켜 버스에 대한 AST 클럭 및 프레임 동기신호의 공급을 제어하는 제어신호 생성회로로 이루어져 동작한다.
수신 데이타 선택회로부(44)는 제 11 도와 같이 하위 프로세서(50)의 수신AST 신호(RXAST)를 감시하여 버스 A, B 의 신호를 감지하는 회로(44-1)와 "로우"로 감지된 데이타(RXD)와 클럭(RXC)을 중앙 처리 장치(41)로 공급하는 회로(41-2)으로 이루어져 하위 프로세서(50)의 데이타(RXD)와 클럭(RXC)을 중앙 처리 장치(41)로 공급한다.
상기와 같이 구성된 상위 프로세서(40)는 중앙 처리 장치(41)를 통해 하위 프로세서(50)로 데이타(TXD)와 클럭(TXC)을 송신하고, 하위 프로세서에서 전송된 데이타(RXD)와 클럭(RXC)을 수신한다. 즉, 중앙 처리 장치(41)에서 하위 프로세서(50)에 송신할 데이타가 있을 경우 버스 A, B에 대하여 동시에 공급하고, 제 1 또는 제2 상위 프로세서(40)중 동작 상태인 프로세의 경우 버퍼(45-1, 45-2)를 동작시키고, 제 1 또는 제 2 상위 프로세서(40)중 대기 상태인 프로세서의 경우 버퍼(45-1, 45-2)의 동작을 정지시켜 버스상에 데이타와 클럭이 공급되지 않도록 하여 버스상에서 충돌이 일어나지 않도록 한다. 그리고, 수신 데이타 선택회로부(44)를 통해 하위 프로세서(50)의 데이타(RXD)와 클럭(RXC)을 수신한다.
또한, 상기 상위 프로세서(40)의 AST 클럭 및 프레임 동기신호 생성회로부(42)에서 외부 클럭 발생기(46)에서 공급된 클럭을 가지고 버스상의 모든 하위 프로세서(50)에 대하여 AST 클럭을 버퍼(45-3, 45-4)를 통해 제공하고, 상기의 AST 클럭의 동기에 따라 제 4 도의 카운터 회로(42-1)에서 프레임 동기신호(FRS) 발생주기를 만든다. 이 프레임 동기신호(FRS) 발생주기는 버스에 연결되어 있는 하위 프로세서(50)의 수에 의해 정해진다. 이때, 프레임 동기신호(FRS) 발생 카운터(42-1)는 정해진 카운터 수에 따라 카운터하게 되며 정해진 카운터 수에 도달하면 재 카운터를 시작하는데, 하위 프로세서(50)에서 버스 점유중인 경우 카운터가 중지되고, 버스가 점유중이 아닐 경우에만 카운터가 정해진 최대 카운터값까지 카운터를 하게 되므로 프레임 동기신호(FRS) 발생주기는 하위 프로세서(50)의 버스 점유상태에 따라 변한다.
상기 AST 클럭 및 프레임 동기신호 생성회로부(42)에서 만든 AST 클럭 및 프레임 동기신호(FRS) 가 정상적으로 발생 하였는지를 감시하는데 있어서, 버스에 공급되는 AST 클럭이 정해진 주기동안 "로우" 또는 "하이"로 클럭이 발생하지 않을 경우 또는 버스에 공급되는 프레임 동기신호(FRS) 가 정해진 주기 이후에도 발생하지 않거나 AST 클럭 1주기 이상 "로우"상태로 발생하는 경우에 비정상으로 결정된다.
상기와 같이 AST 클럭 및 프레임 동기신호(FRS) 의 장애 발생시에는 인터럽트를 발생시켜 중앙 처리 장치(41)에서 장애 상태를 인식할 수 있게 하고, 감시회로부(43)에서는 MAST를 동작시켜 버퍼(45-3, 45-4)의 동작을 정지시켜 버스에 대한 AST 클럭 및 프레임 동기신호(FRS)의 공급을 차단하고, 다른(제 1또는 제2) 상위 프로세서의 AST 클럭 및 프레임 동기신호(FRS) 생성회로부(42)에서 발생한 클럭과 동기신호가 버스상에 공급되도록 제어신호 MAST 1를 발생시킨다. 이때 상대편(제 2또는 제 1) 상위 프로세서의 AST 클럭 및 프레임 동기신호(FRS) 생성회로부(42)에서는 상기 MAST 1을 XMAST 1(EXCHANGE MASTER AST : 이하 XMAST라 칭한다.)로 받아들여 XMAST 1이 "하이"인 경우 버퍼(45)를 동작시켜 버스상에 AST 클럭및 프레임 동기신호(FRS) 를 공급한다.
또한, 상기 수신 데이타 선택회로부(44)에서는 하위 프로세서(50)에서 버퍼(45-5, 45-6)를 통해 인가되는 버스 점유중임을 알리는 수신 AST신호를 감시하여 버스 A, B중 "로우"가 감지된 버스에 대하여 수신된 데이타와 클럭을 상기의 중앙 처리 장치(41)에 제공하고, 수신 AST를 상기의 AST 클럭 및 프레임 동기신호(FRS) 생성회로부(42)에 제공하여 카운터 회로(42-1)를 중지시킨다. 그런데, 수신 AST A, B가 동시에 "로우"로 인식되어 들어오는 경우 하위 프로세서(50)내에 카운터 회로가 충돌 되었음을 의미함으로 버스 장애를 중앙 처리 장치(41)에 알려주고, 데이타는 현 상태전의 유효한 데이타가 수신된 버스쪽의 데이타를 선택한다. 이상과 같이, 제 1 상위 프로세서와 제 2 상위 프로세서로 이중화된 상위 프로세서(40)는 다수 지점 서비스( Point-To-Multipoint )방식의 통신을 이용하여 하위 프로세서(50)와 연결된다.
다음으로 하위 프로세서(50)의 구성을 도면을 참조하여 살펴보면, 제 8 도는 본 발명의 하위 프로세서(50) 구조도로써, 버퍼(55-1, 55-2)를 통해 상위 프로세서(40)로 데이타 및 동기클럭을 전송하고, 하위 프로세서에서의 데이타와 클럭을 전송받는 중앙 처리 장치(51)와; 상기 상위 프로세서(40)와 연결된 버퍼(55-3, 55-4)를 통해 공급되는 AST 클릭 A, B와 프레임 동기신호(FRS) A, B를 수신하여 정상/비정상 여부를 점검하여 정상적인 데이타아 클럭을 선택하는 수신신호 감시및 선택회로부(52)와; 상기의 중앙 처리 장치(51)에서 송신할 데이타가 있을 경우 버퍼(55-5, 55-6)와 연결된 버스상에 점유신호를 보내고 중앙 처리 장치(51)의 데이타 송신을 허락하는 버스 중재회로부(53)와; 상기 버스 중재회로부(53)를 통해 동작된 버스의 버퍼(55-7, 55-8)에 인가된 수신된 데이타와 클럭을 중앙 처리 장치(51)에 제공하는 수신 데이타 선택회로부(54)로 구성된다.
상기와 같이 구성된 이동 통신 하위 프로세서(50)의 데이타 전송 동작을 첨부된 회로도를 참조하여 상세히 설명하면, 상기 수신신호 감시및 선택회로부(52)는 제 9 도와 같이 상위 프로세서에서 공급된 AST 클럭의 상태를 점검하는 부분(52-1)과 A, B버스를 통해 수신된 클럭중 정상 상태의 클럭을 선택하는 부분(52-2)으로 이루어진 회로와; 제 10 도와 같이 전송된 프레임 동기신호(FRS)의 "하이"신호를 감시하는 부분(52-3)과 "로우"를 감시하는 부분(52-3)과 A, B 버스중 정상적인 신호를 선택하는 부분(52-4)으로 이루어진 회로로 구성되어 버스 A, B와 연결된 버퍼(55-3, 55-4)를 통해 인가되는 AST 클럭과 프레임 동기신호(FRS) 의 상태를 점검하고, 정상 상태의 클럭과 동기신호를 선택한다.
상기 수신 데이타 선택회로부(54)는 상위 프로세서(50) 설명시 제시된 제 11 도의 회로도와 같은 구성으로 이루어져 버퍼(55-7, 55-8)를 통해 인가되는 A, B 버스의 데아중 정상적인 데이타를 선택하여 중앙 처리 장치(51)에 전송한다.
상기와 같이 구성된 하위 프로세서(50)는 중앙 처리 장치(51)와 연결된 버퍼(55-1, 55-2)를 통해 상위 프로세서(40)에 송신 데이타와 클럭을 전송하고, 상위 프로세서(40)의 수신 데이타와 클럭은 수신 데이타 선택회로부(54)를 통해 전송받는다.
또한, 수신신호 감시 및 선택회로부(52)에서는 상위 프로세서(40)에서 공급된 AST 클럭 A, B와 프레임 동기신호(FRS) A, B를 버퍼(55-3, 55-4)를 통해 수신하여 프로세서 초기화시에는 버스 A를 선택하고, 선택 이후에 버스에 공급되는 AST 클럭이 정해진 주기동안 "로우" 또는 "하이"로 클럭이 발생하지 않을 경우, 또는 버스에 공급되는 프레임 동기신호(FRS) 가 정해진 주기 이후에도 발생하지 않거나 AST 클럭의 1주기 이상 "로우" 상태로 발생하는 경우등의 이유로 비정상 상태로 판단되면 중앙 처리 장치(51)로 인터럽트를 발생시켜 중앙 처리 장치(51)에서 장애 발생 상태를 인식 할 수 있도록 하고, AST 클럭 및 프레임 동기신호(FRS) 선택회로(52-2, 52-4)를 동작시켜 장애 발생시마다 버스 A, B를 번갈아 선택하게 된다. 선택된 AST 클럭 및 프레임 동기신호(FRS)는 버스 중재회로부(53)로 공급되어 하위 프로세서간(50)의 중재 회로가 상위 동기신호에 따라 순차적으로 버스가 점유된다.
상기의 버스 중재 회로부(53)는 중앙 처리 장치(51)에서 송신할 데이타가 있음을 알리는 신호(Read To Send : 이하 RTS라 칭한다.)를 감시하여 해당 버스의 송신 차례가 되었을때 버스를 점유함을 알리는 신호, 송신 AST 신호(TXAST)를 버퍼(55-3, 55-4)를 통해 버스 A, B에 인가하고, 중앙 처리 장치(51)로 데이타 송신을 허락하는 신호(Clear To Send : 이하 CTS라 칭한다.)를 발생시킨다. 중앙 처리 장치(51)는 CTS 신호를 받은 이후에 데이타(TXD)와 클럭(TXC)를 송신한다. 상기의 데이타 송신 순서를 정하는 카운터 회로는 모든 하위 프로세서(50)가 동일한 카운터를 가지고 버스 점유를 위한 고유 어드레스에 의해 정해진 순서에 따라 순차적으로 버스 점유 기회를 갖게한다. 상기에서 버스 점유를 알리는 수신 AST 신호(RXAST)를 중앙 처리 장치(51)에서 선택한 버스에 대하여만 공급할 수 있도록하기 위하여 제어신호 1, 2중 동작된 버스에 대하여만 공급한다. 상기와 같이 실행함으로써, 싱글 프로세서인 경우에도 전송 경로를 이중화로 사용함으로써 프로세서 자체의 장애가 발새하지 않는 이상 우회 전송 경로를 항상 가질수 있다.
또한, 상기 수신 데이타 선택 회로부(54)는 중앙 처리 장치(51)에서 초기화시 제어신호 1을 작동시켜 버스 A를 선택 버퍼(55-7)을 동작시키고, 이후 주기적으로 루프 백(LOOP BACK)을 시도하여 일정 횟수 이상의 루프 백(LOOP BACK)이 비정상으로 판단 되었을때, 제어신호 1의 동작을 정지하여 버스 B가 선택되도록 하여 버퍼(55-8)을 동작시킨다. 선택회로(44-2)에서는 제어신호 1, 2중 동작된 버스에서 수신된 데이타와 클럭을 선택하여 중앙 처리 장치(51)로 제공한다.
상기와 같이 하위 프로세서(50)는 라운드 로빈 형태에 의한 버스 점유의 통신 방법을 사용하여 상위 프로세서(40)와 연결된다.
이상과 같이 본 발명은 이동 통신 교환기에서 상위 프로세서와 하위 프로세서를 연결할때, 상위 프로세서에서 하위 프로세서로의 데이타 전송과 하위 프로세서에서 상위 프로세서로의 데이타 전송을 분리하여 하위 프로세서의 버스 점유 상태와 무관하게 다수 지점 서비스(Point-To-Multipoint)형태로 상위에서 하위로 데이타 전송이 가능하게 함으로써 상위 프로세서의 성능을 최대한 보장하고, 하위 프로세서의 경우 고성능이 요구되는 특정 하위 프로세서의 전송 속도를 융통성 있게 운용할 수 있고, 버스상의 하위 프로세서간에도 데이타 발생이 빈번한 하위 프로세서의 경우에도 전송속도를 융통성있게 운용함으로써 상위, 하위 프로세서간을 버스로 구성하여도 시스템에서의 성능 저하가 일어나지 않는다. 또한, 상위 프로세서와하위 프로세서간을 이중화로 구성하여 싱글 하위 프로세서의 경우에도 이중화된 버스를 선택하여 사용할 수 있어 프로세서간 통신시 우회 경로를 제공하는 효과가 있다.
제 1 도는 일반적인 상 ·하위 프로세서간 버스 연결도,
제 2 도는 본 발명의 상 ·하위 프로세서간 버스 연결도,
제 3 도는 본 발명의 상위 프로세서 구조도,
제 4 도는 본 발명의 프레임 동기신호( FRS ) 생성 회로도,
제 5 도는 본 발명의 AST 클럭 감시 회로도,
제 6 도는 본 발명의 프레임 동기신호( FRS ) 감시 회로도,
제 7 도는 본 발명의 제어신호 생성 회로도,
제 8 도는 본 발명의 하위 프로세서 구조도,
제 9 도는 본 발명의 AST 클럭 감시 및 선택 회로도,
제 10 도는 본 발명의 프레임 동기신호( FRS ) 감시 및 선택 회로도,
제 11 도는 본 발명의 수신 데이타 선택 회로도이다.
* 도면의 주요 부분에 대한 부호 설명 *
10, 40 : 상위 프로세서
30, 50 : 하위 프로세서
20 : 대용량 프로세서간 통신 장치( HIPC )
41, 51 : 중앙 처리 장치
42 : AST 클럭 및 프레임 동기신호( FRS ) 생성회로부
43 : 송신신호 감시 및 제어 신호 생성회로부
44, 54 : 수신 데이타 선택회로부
52 : 수신신호 감시 및 선택회로부
53 : 버스 중재 회로부

Claims (6)

  1. 각 가입자 사이의 이동 프로토콜이 정의되어 있어 각 가입자 연결시 필요한 프로토콜을 제공하고, 상기 프로토콜에 따라 가입자에게 필요한 서비스를 연결시켜 주는 상위 프로세서(40)와; 상기 상위 프로세서(40)의 제어를 받아 각 가입자 장치의 신호 메세지 전달 동작에 관련된 절차 및 기능을 규정하여 서비스 연결 통신망을 관리하는 하위 프로세서(50)로 이루어진 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신장치에 있어서,
    상기 상위 프로세서(40)는 데이타와 클럭의 송신 및 수신을 담당하는 중앙 처리 장치(41)와; 하위 프로세서(50)에 대한 버스 점유를 제어하는 동기신호 및 클럭을 만드는 AST 클럭및 프레임 동기신호(FRS) 생성회로부(42)와; 상기 생성회로부(42)에서 만든 AST 클럭 및 프레임 동기 신호의 정상/비정상 여부를 판단하여 정상적인 클럭과 신호를 하위 프로세서(50)에 공급하고, 비정상 클럭 및 프레임 동기신호(FRS)의 공급을 차단하도록 제어신호를 발생하는 송신신호 감시 및 제어 신호 생성부(43)와; 하위 프로세서(50)에서 발생하는 버스 점유 신호인 수신 AST 신호의 감시와 신호가 감지된 버스의 클럭과 데이타를 중앙 처리 장치(41)에 제공하는 수신 데이타 선택회로부 (44)를 포함하여 이루어지고, 상기 하위 프로세서(50)는 상위 프로세서(40)에 데이타 및 동기클럭의 전송 및 수신받는 중앙 처리 장치(51)와; 상위 프로세서(40)에서 공급된 AST 클럭 A, B와 프레임 동기신호(FRS) A, B의 정상/비정상 여부를 점검하여 정상적인 데이타와 클럭을 선택하는 수신신호감시 및 선택회로부(52)와; 상기의 중앙 처리 장치(51)에서 송신할 데이타가 있을경우 버스상에 점유신호를 보내고, 데이타 송신을 허락하는 버스 중재회로부(53)와; 상기 동작된 버스에서 수신된 데이타와 클럭을 중앙 처리 장치(51)에 제공하는 수신 데이타 선택회로부(54)를 포함하여 이루어짐을 특징으로 하는 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신장치.
  2. 제 1 항에 있어서,
    상기 송신신호 감시 및 제어신호 생성회로부(43)는 AST 클럭의 정상 여부를 판단하는 회로(43-1)와; 프레임 동기신호(FRS)의 "하이" 및 "로우" 신호를 감시하는 회로(43-2, 43-3)와; 상기 회로에서 비정상적으로 판단되면 상기 클럭 및 동기신호의 공급제어 신호(Master-AST : MAST)를 발생시키는 제어신호 생성회로(43-4)를 포함하여 이루어져 비정상적인 클럭 및 동기신호의 하위 프로세서(50)와 연결된 버스상 공급을 제어함을 특징으로 하는 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신장치.
  3. 제 1 항에 있어서,
    상기 수신신호 감시 및 선택회로부(52)는 상위 프로세서(40)에서 공급된 AST 클럭 상태중 정상상태의 클럭을 선택하는 회로(51-1, 51-2)와; 프레임 동기신호(FRS)의 "하이" 및 "로우" 신호를 감시하는 회로(52-3, 52-4)를 포함하여 이루어져 전송되어 온 AST 클럭 및 프레임 동기신호(FRS)의 상태를 감시 정상적인클럭 및 동기신호를 선택함을 특징으로 하는 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신장치.
  4. 이통 통신 교환기의 상 ·하위 프로세서간 버스 통신 방법에 있어서, 상위 프로세서를 이중화하여 다수개의 하위 프로세서와 다수 지점 서비스(POINT-TO-MULTIPOINT)방식으로 연결하고, 하위에서 상위로의 데이타 전송에는 라운드 로빈( ROUND ROBIN ) 형태의 통신 방식을 사용하여 상 ·하위 프로세서간 데이타 전송을 분리함을 특징으로 하는 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신방법.
  5. 제 4 항에 있어서,
    상기 하위 프로세서에서 상위 프로세서로의 데이타 전송시 버스 점유중임을 알리는 신호를 발생하여 수신시 상기 신호가 동작중인 경우에 데이타를 수신하므로써, 각 하위프로세서가 전송속도를 가변적으로 사용하여 데이타 전송속도를 높이는것을 특징으로 하는 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신방법.
  6. 제 4 항에 있어서,
    상기 다수개의 모든 하위 프로세서가 동일한 카운터를 가지고 버스 점유를 위한 고유 어드레스에 의해 정해진 순서에 따라 순차적으로 버스 점유 기회를 가지고, 중앙 처리장치에서 선택한 동작된 버스에 대하여만 버스 점유중임을 알리는 신호를 공급함으로써, 상위 프로세서와 데이타 전송을 분리하여 전송 경로를 이중화함을 특징으로 하는 이동 통신 교환기의 상 ·하위 프로세서간 버스 통신방법.
KR1019960016187A 1996-05-15 1996-05-15 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법 KR100389955B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016187A KR100389955B1 (ko) 1996-05-15 1996-05-15 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016187A KR100389955B1 (ko) 1996-05-15 1996-05-15 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법

Publications (2)

Publication Number Publication Date
KR970078309A KR970078309A (ko) 1997-12-12
KR100389955B1 true KR100389955B1 (ko) 2003-09-19

Family

ID=37421831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016187A KR100389955B1 (ko) 1996-05-15 1996-05-15 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법

Country Status (1)

Country Link
KR (1) KR100389955B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046129A (ko) * 1998-12-31 2000-07-25 김영환 Cdma 시스템에서의 상ㆍ하위 프로세서간 데이터 다중 전송장치 및 방법
KR100465300B1 (ko) * 1999-10-28 2005-01-13 엘지전자 주식회사 하위 프로세서의 인터페이스 제어장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282923A2 (en) * 1987-03-18 1988-09-21 International Business Machines Corporation Parallel switching with round robin priority
KR890000973A (ko) * 1987-06-19 1989-03-17 야마모도 다꾸마 마이크로코드 판독 제어 시스템
KR940008144A (ko) * 1992-09-25 1994-04-29 프레데릭 얀 스미트 공전자 반도체 소자 및 광전자 반도체 장치 제조방법
KR950023069A (ko) * 1993-12-30 1995-07-28 김광호 분산 다중 프로세서 교환기의 프로세서간 통신장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282923A2 (en) * 1987-03-18 1988-09-21 International Business Machines Corporation Parallel switching with round robin priority
KR890000973A (ko) * 1987-06-19 1989-03-17 야마모도 다꾸마 마이크로코드 판독 제어 시스템
KR940008144A (ko) * 1992-09-25 1994-04-29 프레데릭 얀 스미트 공전자 반도체 소자 및 광전자 반도체 장치 제조방법
KR950023069A (ko) * 1993-12-30 1995-07-28 김광호 분산 다중 프로세서 교환기의 프로세서간 통신장치

Also Published As

Publication number Publication date
KR970078309A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5151896A (en) Modular digital telephone system with fully distributed local switching and control
KR0131339B1 (ko) 스위칭 회로망
EP2226700B1 (en) Clock supply method and information processing apparatus
CN107040403A (zh) 基于dds技术提高分布式系统可靠性的方法
US5182554A (en) Third party evavesdropping for bus control
JPH0797874B2 (ja) マルチプロセッサ計算機
EP1670190B1 (en) Switching between layer 2 switches
KR100389955B1 (ko) 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법
US6760849B1 (en) Event initiation bus and associated fault protection for a telecommunications device
EP0507452B1 (en) Fault tolerant communication control processor
KR100293364B1 (ko) 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법
JP2001344125A (ja) ２重化ノードシステム
KR101151919B1 (ko) 바이패스 기능을 가진 네트워크 장치와 바이패스 모듈
CN112187677A (zh) 网络交换机及其操作方法
JPS6045864A (ja) 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法
KR960010879B1 (ko) 공통의 버스 자원을 공유한 다수 프로세서의 버스 이중화 제어 및 버스 이상 상태 발생시 복구 처리방법
KR920005063B1 (ko) 디지틀 전전자 교환기의 이중화된 타임스위치
US6550016B1 (en) Protection bus and method for a telecommunications device
KR0152229B1 (ko) 시스팀의 이중화를 위한 저가형 이중화 노드
JP2633351B2 (ja) 制御装置の故障検出機構
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
JP4423402B2 (ja) 冗長構成を有する伝送装置
KR20170122502A (ko) 직렬 인터페이스를 이용한 n+1 이중화 구조의 스위치 카드의 디바이스 제어 시스템
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
CN116248619A (zh) 一种基于PCIe交换机的多节点动态管理方法及系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee