KR100293364B1 - 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법 - Google Patents

공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법 Download PDF

Info

Publication number
KR100293364B1
KR100293364B1 KR1019970075679A KR19970075679A KR100293364B1 KR 100293364 B1 KR100293364 B1 KR 100293364B1 KR 1019970075679 A KR1019970075679 A KR 1019970075679A KR 19970075679 A KR19970075679 A KR 19970075679A KR 100293364 B1 KR100293364 B1 KR 100293364B1
Authority
KR
South Korea
Prior art keywords
bus
frs
astclk
processor
circuit
Prior art date
Application number
KR1019970075679A
Other languages
English (en)
Other versions
KR19990055724A (ko
Inventor
진 호 이
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019970075679A priority Critical patent/KR100293364B1/ko
Publication of KR19990055724A publication Critical patent/KR19990055724A/ko
Application granted granted Critical
Publication of KR100293364B1 publication Critical patent/KR100293364B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/64Distributing or queueing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/106Microcomputer; Microprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이동통신교환기의 상위,하위 프로세서간 통신방법을 제공한다.
본 발명의 이동통신 교환기의 상위, 하위 프로세서간 통신방법은 이동통신 교환기에서 상위 프로세서와 하위 프로세서가 동일한 데이터 버스를 공유하여, 버스 상의 각 노드 들이 버스 점유에 대한 동일한 권리를 가지고서 순차적으로 버스를 점유하여 송신하는 방식인 라운드 로빈(round robin)형태로 버스를 점유함으로써 발생하는 상위 프로세서(주 프로세서)의 성능저하를 없애도록 상위에서 하위로의 데이터버스와 하위에서 상위로의 데이터 버스를 분리하므로써 상위에서 하위로의 데이터 전송시 점대 다중 통신을 이용하고, 하위에서 상위로의 데이터 전송시 삼중화된 버스를 사용하여 동시에 3개의 프로세서가 상위 프로세서로 데이터를 전송할 수 있게함으로써 특정 프로세서가 버스를 점유하고 있음으로 인한 대기 시간을 최소화하여 버스 통신의 성능을 향상시킬 수 있는 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간 통신 방법인 것을 특징으로 한다.
본 발명에 의하면, 상위 프로세서와 하위 프로세서의 버스를 삼중화하여 운용함으로써 특정버스에 장애가 발생시에도 하위 프로세서에서 수신시 삼중화된 버스중 동일한 데이터를 가진 2개의 버스를 검출하여 정상인 버스를 검출하여 사용하며, 하위 프로세서에서 상위 프로세서로 데이터 전송시 삼중화된 버스중 현재 점유되어 있지 않은 버스를 검출하여 사용함으로써 최대 3개의 버스를 동시에 점유가 가능하고 이에 따라 버스 점유를 위한 대기시간을 최소화할 수 있는 효과를 얻을 수 있다.

Description

공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간 통신 방법
본 발명은 이동통신교환기에서 상위 프로세서(주 프로세서)와 하위 프로세서(부 프로세서)간의 통신시 공통버스를 사용하여 통신하는 방법에 관한 것으로, 보다 구체적으로는 프로세서간의 통신을 중계하기 위한 라우터(router)가 불필요하며, 이때 버스 통신시의 단점인 특정 하위 프로세서에서 버스를 점유중인 경우 타 하위 프로세서에서 버스 점유권을 가지기 위한 대기 시간이 증가함으로 인해 송신 성능저하가 발생하고 버스상에 더많은 하위 프로세서가 접속될 때마다 성능저하가 커지는데, 이러한 경우의 버스점유시에 대한 성능저하를 방지하고, 상위프로세서에서 하위 프로세서로의 데이터의 전송시의 신뢰성을 확보하기 위한 이동통신 교환기의 상위, 하위 프로세서간 통신방법에 관한 것이다.
본 발명은 상위 프로세서에서 하위 프로세서로의 데이터의 전송과 하위 프로세서에서 상위프로세서로의 데이터의 전송을 분리하여 하위 프로세서에서의 버스 점유상태와 무관하게 점대 다중(point-to-multi)공통선로 형태로 상위에서 하위로 데이터의 전송을 가능하게 함으로써 상위 프로세서의 성능을 최대한 보장하고 데이터 전송시 삼중화된 버스에 동일한 데이터를 동시에 전송하여 하위프로세서에서 수신시 삼중화된 버스 라인 상에서 동일한 두 개의 데이터를 검출하여 정상데이터로 이용할 수 있다. 이 경우 삼중화된 버스중 어느하나가 장애가 발생하더라도 정상인 두 개의 버스를 이용하여 상위프로세서에서 하위 프로세서로 전송하고자 하는 데이터를 정상적으로 검출할 수 있다. 하위 프로세서의 경우에는 삼중화된 버스중 현재 점유되어 있지 않은 어떠한 버스라도 점유가 가능하도록 함으로써 특정 프로세서가 버스를 점유하고 있음으로 인해 전송대기하는 시간을 없앰으로써 버스 성능을 향상시키고 또한 삼중화된 버스중 특정 버스에 장애가 발생시 정상인 두 개의 버스를 이용하여 통신이 가능함으로 우회통신 경로를 확보할 수 있다. 이는 국내 국설교환기에서의 상위, 하위 프로세서간 통신 방법으로 적용가능하며, 기타 시스템에서도 시스템 성능저하를 최대한 억제하면서 경제성을 고려하는 경우 적용가능하다.
종래 기술에 있어서, 국내의 개량형 국설 교환기의 경우 상위, 하위 프로세서간의 통신을 버스형태로 구현하고 있으나 이는 상위 프로세서 (주 프로세서)와 하위 프로세서(부 프로세서)가 동일한 버스상에서 동일한 우선순위를 가지고 버스를 점유하는 방식으로 이는 높은 성능이 요구되는 상위 프로세서의 성능저하가 따르게되며, 버스상에 접속되는 하위 프로세서의 수가 증가함에 따라 버스 점유시에 따른 성능저하가 높아지는 문제점이 있었다. 또한 상위 프로세서와 하위 프로세서가 동일한 데이터 버스를 공유하여 사용함으로써 특정 하위 프로세서에서 데이터버스 장애의 발생시 상위 프로세서에도 영향을 미치게된다. 또한 상위프로세서와 하위 프로세서가 모두 동일한 데이터 전송속도를 가지므로 고 성능이 요구되는 프로세서에 대한 융통성이 부족하게되는 문제점이 있었다.
본 발명은 상기의 배경하에서 안출된 것으로, 이동통신 교환기에서 상위 프로세서와 하위 프로세서가 동일한 데이터 버스를 공유하여, 버스 상의 각 노드 들이 버스 점유에 대한 동일한 권리를 가지고서 순차적으로 버스를 점유하여 송신하는 방식인 라운드 로빈(round robin)형태로 버스를 점유함으로써 발생하는 상위 프로세서(주 프로세서)의 성능저하를 없애도록 상위에서 하위로의 데이터버스와 하위에서 상위로의 데이터 버스를 분리하므로써 상위에서 하위로의 데이터 전송시 점대 다중 통신을 이용하고, 하위에서 상위로의 데이터 전송시 삼중화된 버스를 사용하여 동시에 3개의 프로세서가 상위 프로세서로 데이터를 전송할 수 있게함으로써 특정 프로세서가 버스를 점유하고 있음으로 인한 대기 시간을 최소화하여 버스 통신의 성능을 향상시킬 수 있는 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간 통신 방법을 제공하는 것을 제 1목적으로 하며,
또한 하위에서 상위로의 데이터 전송시 하위 프로세서 각각의 데이터 전송속도를 독립적으로 선택할 수 있게 함으로써 데이터 발생이 많은 하위 프로세서의 경우 데이터 전송속도를 높일 수 있도록 한 이동통신 교환기의 상위, 하위 프로세서간 통신 방법을 제공하는 것을 제 2목적으로 한다.
도 1 은 본 발명의 이동통신 교환기의 상위,하위 프로세서의 전체 연결 구성도,
도 2 는 본 발명의 상위 프로세서의 구조도,
도 3 은 본 발명의 하위 프로세서의 구조도.
<도면의 주요 부분에 대한 부호의 설명>
10 : A 측 상위 프로세서 11 : B측 상위 프로세서
12-12n, 20:하위 프로세서 21 : 제 1 FRS, ASTCLK 생성회로
22 : FRS, ASTCLK감시회로 23a,23b,23c : 수신회로
24 : 제 2 FRS, ASTCLK생성회로 25 : CPU
26,27 : 클럭발생회로 28a-28i : 버퍼
30 : 하위 프로세서 31 : FRS,ASTCLK선택 및 감시회로
32 : 버스 중재회로 33 : 수신데이터 선택회로
34 : CPU 35a-35l : 버퍼
상기의 목적을 달성하기 위한 본 발명의 이동통신 교환기의 상위 프로세서와 하위 프로세서 간의 통신 방법은, 한 측의 프로세서와 다른 측의 프로세서로 되어있는 2중화된 프로세서를 구비하는 상위 프로세서와 다수의 하위 프로세서에서 3중화된 공통버스를 이용하는 이동통신 교환기의 상위 프로세서와 하위 프로세서간 통신 방법에 있어서: 상기 상위 프로세서는 하위 프로세서로 송신할 데이터가 있는 경우 버스 A,B,C 에 대하여 송신데이터 TXD 및 송신클럭 TXC를 공급하며, 하위 프로세서가 액티브 상태에 있는 경우 각 버퍼 블록을 제어하여 버퍼를 인에이블하고, 스탠바이로 동작하는 경우 버퍼를 디스에이블하여 버스상의 데이터와 클럭이 공급되지 않도록 하여 버스상에서 충돌이 일어나지 않도록 하는 CPU; 외부 클럭발생기에서 공급된 클럭을 가지고, 버스상의 모든 하위 프로세서에 대하여 버스상의 동기를 맞추기 위한 클럭신호인 ASTCLK(Assert clock)와 버스상의 아비트레이션(arbitration)동기를 맞추기 위한 동기신호인 FRS신호를 제공하며, 상기 ASTCLK동기에 따라 버스에 연결되는 하위 프로세서의 수에의해 졀정되는 FRS의 발생주기를 카운트하는 FRS 발생카운터회로를 구비하는 제 1 ASTCLK,FRS생성회로; 외부 클럭발생기에서 공급된 클럭을 가지고 삼중화된 버스상의 신호를 수신하여 정상인 신호로 추출된 ASTCLK신호인 IASTCLK신호를 제공하고, 이 IASTCLK의 동기에 따라, 삼중화된 버스상의 신호를 수신하여 정상인 신호로 추출된 FRS신호인 IFRS를 제공하며, 상기 IFRS발생주기를 카운트하는 IFRS 카운터회로를 구비하는 제 2 FRS, ASTCLK생성회로; 다수로 구성되며, 상기 제 2 FRS,ASTCLK생성회로부터 IFRS, IASTCLK신호를 수신하고, 상기 제 2 FRS, ASTCLK생성회로 발생의 IFRS 발생주기를 카운트하는 상기 제 2FRS,ASTCLK 생성회로와 동일한 카운터회로를 구비하며, 하위프로세서로부터 수신된 데이터를 일단 버퍼에 저장한후 CPU와 연결된 공통버스를 통하여 CPU로부터 버스 점유권을 제어받아 CPU로 데이터를 전송할 차례가 되었을 때 상기 버퍼로부터 데이터를 읽어와서 CPU로 전송하는 수신회로; 및 상기 제 1FRS, ASTCLK 생성회로에서 발생한 ASTCLK, FRS가 정상적으로 발생하였는지를 감시하여 비 정상적인 경우 이중화된 다른 측 상위 프로세서의 ASTCLK,FRS 발생회로에서 생성한 ASTCLK,FRS를 버스상에 공급할 수 있도록 버스에 대한 제어신호를 생성하여 버스에 공급하는 권리를 이중화된 자기측 프로세서에서 가짐을 알리는 신호인 MAST를 제어하는 ASTCLK,FRS 감시회로를 구비하며; 상기 하위 프로세서는 상위 프로세서로 송신할 데이터가 있는 경우, 버스 A,B,C에 대하여 송신데이터 TXD 및 송신클럭 TXC를 제공하며, 송신 버퍼를 제어하는 제어신호를 생성하는 CPU; 3중의 버스를 통해 버퍼를 거쳐 상위 프로세서로부터 공급되는 FRS A,B,C 및 ASTCLK A,B,C를 수신, 선택하여 감시하는 FRS, ASTCLK 선택 및 감시회로; 상기 FRS,ASTCLK 선택 및 감시회로로부터 FRS A,B,C신호와 선택된 ASTCLK신호를 수신하며, 상기 CPU로부터의 송신할 데이터가 있음을 알리는 RTS신호를 감시하여 해당 하위 프로세서의 송신차례가 되었을 때 현재 점유되어 있지 않은 버스에 대하여 버스상에 버스를 점유함을 알리는 TXAST신호를 발생시키고, 상기 CPU로 데이터의 송신을 허락하는 CTS신호를 발생하는 버스 중재 회로; 상위 프로세서로부터 전송된 RXD A,B,C 및 RXC A,B,C 중 동일한 데이터를 가진 2개의 버스신호를 가지고, 정상적인 수신데이터를 판단하여 수신하고, 이를CPU로 전송하는 수신데이터 선택회로를 구비하여 상위 프로세서와 하위 프로세서가 통신을 행하는 것을 특징으로 하는 이동통신교환기의 상위,하위 프로세서간 통신 방법을 제공한다.
이하 첨부 도면을 참조로하여 본 발명의 일 실시예의 이동통신 교환기의 상위, 하위 프로세서간 통신 방법을 상세히 설명한다.
도 1은 본 발명의 상위 프로세서와 하위 프로세서간의 전체적인 구성도를 도시하는데, 상기 구성도에서와 같이, 상위 프로세서는 A 측 상위 프로세서(10), B 측 상위 프로세서(11)로 이중화되어 있으며, 이는 액티브/ 스탠바이 모드로 동작한다.
상위 프로세서에서 하위 프로세서로 제공하는 버스점유를 제어하는 동기신호인 프레임 동기신호FRS(Frame Synchronous)와 상위 프로세서에서 하위 프로세서로 제공하는 버스 점유를 제어하는 동기 클럭인 ASTCLK(Assert Clock)의 경우 A 측 프로세서(10)와 B 측 프로세서(11) 중 액비브인 프로세서에만 버스상에 FRS.ASTCLK만 공급하고 스탠바이 상태의 프로세서는 공급하지 않는다. 즉 액티브인 프로세서는 항상 하위프로세서(12-12n)로 FRS,ASTCLK를 제공하게 된다.
액티브인 상위 프로세서는 상위 프로세서에서 하위 프로세서로 전송하는 데이터TXD와 상위 프로세서에서 하위 프로세서로 전송하는 데이터 동기 클럭인 TXC를 버스상에 제공하지만 이는 상위 프로세서(10,11)에서 하위프로세서(12-12n)으로 송신할 데이터가 있을 경우에만 송신하고 그렇지 않을 경우는 디스에이블된다.
하위 프로세서에서 상위 프로세서로 전송하는 데이터 RXD, 하위 프로세서에서 상위 프로세서로 전송하는 데이터 동기 클럭 RXC,버스상의 특정 하위 프로세서가 현재 버스를 점유 중임을 상위, 하위 프로세서에게 알리는 버스점유 신호인 AST의 경우 하위 프로세서(12-12n)에서 송신할 데이터가 있을 경우 AST신호를 먼저 발생하여 타 하위 프로세서(12-12n)에게 버스 점유 중임을 알리고 AST 신호가 로우인 동안 데이터를 송신하게된다. 특정 하위 프로세서(12-12n)가 데이터를 송신하고 있는 동안에는 다른 하위 프로세서(12-12n)는 데이터 송신을 디스에이블하여 버스상에서의 데이터의 충돌을 방지하게된다.
도 2는 본 발명의 상위 프로세서의 구조도를 도시하는데, 제 1 ASTCLK, FRS생성회로(21)에서는 외부 클럭발생기(OSC:26)에서 공급된 클럭을 가지고 버스A,B,C상의 모든 하위 프로세서에 대하여 FRS, ASTCLK를 제공하고 ASTCLK의 동기에 따라 버스에 연결되는 하위 프로세서의 수에 의해 정해지는 FRS 발생주기를 카운트하는 FRS발생 카운터 회로(도시 않음)를 구비하고 있다.
상기 FRS 발생 카운터 회로는 버스에 연결되는 하위 프로세서로 전송되는 데이터 프레임을 첵크하도록 정해진 카운터 수에 따라 카운트하게되며, 정해진 카운트 수에 도달하면 초기화되어 재 카운트를 시작하게되어 이를 버스 점유에 대한 동기신호로 사용하게되며, 상기 하위 프로세서에서는 상위 프로세서와 동일한 카운터 회로를 가지고서 각각의 카운터 고유 어드레스에 의해 정해진 순서에 따라 라운드 로빈 형태로 버스를 점유하게 된다.
상기 카운터 회로는 하위 프로세서에서 버스 점유중인 경우 (AST가 로우인 경우)카운트를 중지하게되고 버스가 점유중이 아닌 경우에만 카운터가 정해진 최대값까지 카운트를 하게 되므로 FRS 발생주기는 하위 프로세서의 버스점유상태에 따라 변한다. 상기 FRS, ASTCLK생성회로(21)내에서는 하위프로세서에서 삼중화된 버스를 동시에 점유하여 올 수 있음으로 삼중화된 버스에 대하여 동일한 FRS 발생회로를 가지고 각 버스에 대하여 FRS를 발생시키게 된다.
제 2 ASTCLK, FRS 생성회로(24)에서는 외부 클럭발생기(OSC:27)에서 공급된 클럭을 가지고 후술하는 수신회로(23a,23b,23c)에 대하여 삼중화된 버스상의 신호를 수신하여 정상인 신호로 추출된 ASTCLK신호인 IASTCLK와 삼중화된 버스 상의 신호를 수신하여 정상인 신호로 추출된 FRS신호인 IFRS를 제공하고, IASTCLK의 동기에 따라 버스에 연결되는 각 수신회로(23a, 23b,23c)에 의해 정해지는 IFRS 발생주기를 카운트하는 카운터회로(도시 않음)를 구비한다.
상기 IFRS발생카운터 회로는 정해진 카운터 수에따라 카운트하게되며, 정해진 카운터 수에 도달하면 초기화되어 재 카운트를 시작하게되며 이를 버스 점유에 대한 동기신호로 사용하게되며, 각 수신회로(23a, 23b,23c)는 상기 제 2 ASTCLK, FRS생성회로(24)와 동일한 카운터 회로를 가지고서 각각의 카운터 고유 어드레스에 의해 정해진 순서에 따라 라운드 로빈 형태로 버스를 점유하게된다.
상기 카운터회로는 수신회로(23a,23b,23c)에서 버스 점유중인 경우 (IAST가 LOW인 경우)카운트를 중지하게되고 버스가 점유중이 아닌 경우에만 정해진 최대 카운터 값까지 카운트를 하게되므로 IFRS 발생주기는 수신회로의 버스 점유 상태에 따라 변한다.
또한 ASCLK,FRS 감시회로(22)에서는 상기 제 1 FRS, ASTCLK 생성회로(21)에서 발생한 ASTCLK,FRS가 정상적으로 발생하였는 지를 감시하여 비정상적인 경우, 이중화된 다른 측의 상위 프로세서의 ASTCLK,FRS 생성회로 에서 생성한 ASTCLK.FRS 를 버스상에 공급할 수 있도록 버스에 대한 제어신호를 생성하여 버스에 공급하는 권리를 이중화된 자기 측의 상위 프로세서에서 가짐을 알리는 신호인 MAST를 제어하며, 비 정상에 대한 판단은 다음과 같이 결정된다.
즉, 버스에 공급되는 ASTCLK가 정해진 주기동안 LOW, 또는 HIGH로 클럭이 발생하지 않는 경우 ASTCLK 비정상발생으로 판단하며,
버스에 공급되는 FRS가 정해진 주기 이후에도 발생하지 않거나 ASTCLK의 1 주기 이상 LOW상태로 발생하는 경우는 FRS 비정상 발생으로 판단한다.
ASTCLK,FRS의 장애 발생시 상기 FRS, ASTCLK감시회로(22)는 CPU(25)로 인터럽트를 발생시켜 CPU(25)에서 장애상태를 인식할 수 있도록 한다.
상기와 같은 경우 감시회로(22)는 MAST를 동작시키지 않고 버퍼(28a-28i)를 디스에이블하여 버스에 대한 ASTCLK,FRS공급을 차단하고 다른 측의 제 1 ASTCLK, FRS생성회로에서 발생한 ASTCLK,FRS 가 버스상에 공급되도록 제어신호 OUT을 발생시킨다. 상대편 제 1 ASTCLK, FRS생성회로에서는 이 MAST를 버스에 대한 제어신호를 생성하여 버스에 공급하는 권리를 이중화된 상대편 측의 프로세서에서 가짐을 알리는 신호인 XMAST로 받아들여서 XMAST가 HIGH인 경우 버퍼를 인에이블하여 버스상에 ASTCLK, FRS를 공급하게된다.
수신회로(23a, 23b,23c)는 하위프로세서로부터 수신된 데이터를 일단 RX FIFO(28d, 28e,28f)에 저장한후 CPU(25)와 연결된 공통 버스를 통하여 각 수신회로간에 점유권을 제어받아 CPU(25)로 데이터를 전송할 차례가 되었을 때 상기 RX FIFO(28d,28e,28f)로 부터 데이터를 읽어와서 CPU(25)로 전송하는 기능을 한다.
CPU(25)는 하위 프로세서로 송신할 데이터가 있는 경우 그 데이터를 버스 A,B,C에 동시에 공급하고, 프로세서가 액티브인 경우 블록을 제어하여 버퍼(28g-28i)를 인에이블하고 스탠바이로 동작하는 경우 버퍼(28g-28i)를 디스에이블하여 버스상에 데이터와 클럭이 공급되지 않도록 하여 버스상에서 충돌이 일어나지 않도록 한다.
도 3은 본 발명의 하위프로세서의 블록도를 도시한다.
도면에서 ASTCLK, FRS선택 및 감시회로(31)는 상위 프로세서에서 공급된 FRS A,B,C 및 ASTCLK A,B,C를 수신하여 다음과 같은 방법으로 ASTCLK와 FRS를 선택한다. 즉 ASTCLK = (ASTCLKA & ASTCLKB # ASTCLKB & ASTCLKC # ASTCLKC & ASTCLKA)
(여기서,&= 논리합 #= 논리곱)
이후 ASTCLK와 FRS를 감시하며 장애에 대한 결정은 다음과 같이 한다.
즉 버스에 공급되는 ASTCLK가 정해진 주기동안 LOW 또는 HIGH로 클럭이 발생하지 않는 경우는 ASTCLK비정상 발생으로 판단하며, 버스에 공급되는 FRS가 정해진 주기 이후에도 발생하지 않거나 ASTCLK의 1 주기 이상 LOW상태로 발생하는 경우는 FRS비정상 발생으로 판단한다.
장애발생시는 상기 감시회로(31)는 CPU(34)로 인터럽트를 발생하여 장애발생을 알리도록 FRS생성 실패신호인 FRSF와 ASTCLK 생성실패신호 ASTCLKF를 CPU(34)로 전송하여 CPU(34)에서 장애발생상태를 인식할 수 있도록 한다.
상기 선택된 ASTCLK,FRS는 후술하는 버스중재회로(32)로 공급되어 하위 프로세서간의 버스중재회로(32)가 상위 프로세서의 동기신호에 따라 순차적으로 버스가 점유될 수 있도록 한다.
상기 버스 중재회로(32)는 CPU(34)에서 송신할 데이터가 있음을 알리는 RTS신호를 감시하여 자기의 송신차례가 되었을 때 현재 점유되어 있지 않은 버스에 대하여 버스상에 버스를 점유함을 알리는 TXAST신호를 발생하고 CPU(34)로 데이터 송신을 허락하는 CTS신호를 발생시킨다.
CPU(34)는 CTS신호를 받으면 이후 데이터를 송신하게된다. 자신의 송신순서를 정하는 버스중재회로(32)의 카운터회로는 모든 하위 프로세서가 동일한 카운터 회로를 가지고 버스 점유를 위한 고유 어드레스에 의해 정해진 순서에 따라 순차적으로 버스점유기회를 가진다. 버스를 점유함을 알리는 TXAST신호는 현재사용되지 않는 버스에 대하여만 공급할 수 있도록 하기위하여 SEL1,2,3 신호를 이용하여 전송하고자 하는 버스에 대해서만 인에이블한다.
이렇게 함으로써 타 하위 프로세서에서도 다른 두 개의 버스를 점유중이 아닌 경우에는 항상 사용가능하도록 한다.
수신데이터 선택회로에서는 상위 프로세서로부터 전송되온 RXD A,B,C RXC A,B,C 중 동일한 데이터를 가진 2개의 버스 신호를 가지고 정상적인 수신데이터로 판단하여 수신하고 이를 CPU(34)로 전송하도록 한다. 정상적인 데이터의 판단은 다음과 같이 한다.
RXD = (RXDA & RXDB # RXDB & RXDC # RXDC & RXDA)
RXC = (RXCA & RXCB # RXCB & RXCC # RXCC & RXCA)
(여기서,&= 논리합 #= 논리곱)
본 발명에 의하면, 상위 프로세서와 하위 프로세서의 버스를 삼중화하여 운용함으로써 특정버스에 장애가 발생시에도 하위 프로세서에서 수신시 삼중화된 버스중 동일한 데이터를 가진 2개의 버스를 검출하여 정상인 버스를 검출하여 사용하며, 하위 프로세서에서 상위 프로세서로 데이터 전송시 삼중화된 버스중 현재 점유되어 있지 않은 버스를 검출하여 사용함으로써 최대 3개의 버스를 동시에 점유가 가능하고 이에 따라 버스 점유를 위한 대기시간을 최소화할 수 있다.
본 발명은 기존의 하위 프로세서가 동일한 버스에 접속되어 버스상의 라운드 로빈 형태에 의해 순차적으로 버스를 점유하는 방식과는 달리 하위 프로세서가 삼중화된 버스중 현재 점유되어 있지 않은 버스를 검출하여 최대 동시에 3개의 버스를 점유 가능토록 함으로써 성능 향상을 기할 수 있다. 예를 들어 최대 32 하위 프로세서가 동일 버스 실장시, 프로세서당 256Byte의 데이터 전송시, 버스전송속도 4Mbps로 가정시, 하위 프로세서간에 모두 전송할 데이터가 있다고 가정할 경우 기존의 방식인 경우 최초 데이터 전송후 다시 데이터를 전송하기 위해서는 256Byte×8bit×250ns×32 = 16.384ms가 필요하나, 본 발명에 의하면 버스가 삼중화되므로 16.384/3=5.461ms만큼의 시간이 필요하게되어 버스의 전송효율을 올릴 수 있는 효과를 가진다.
지금 까지 본 발명의 일 실시예를 참고로하여 본 발명을 기술하였으나 본 발명은 이에 한정되지 않으며 이하의 부속청구 범위의 사상 및 영역을 일탈치 않는 범위내에서 당업자에 의해 여러 가지로 수정 및 변형실시될 수 있음은 물론이다.

Claims (7)

  1. 한 측의 프로세서와 다른 측의 프로세서로 되어있는 2중화된 프로세서를 구비하는 상위 프로세서와 다수의 하위 프로세서에서 3중화된 공통버스를 이용하는 이동통신 교환기의 상위 프로세서와 하위 프로세서간 통신 방법에 있어서:
    상기 상위 프로세서는,
    하위 프로세서로 송신할 데이터가 있는 경우 버스 A,B,C 에 대하여 송신데이터 TXD 및 송신클럭 TXC를 공급하며, 하위 프로세서가 액티브 상태에 있는 경우 각 버퍼 블록을 제어하여 버퍼를 인에이블하고, 스탠바이로 동작하는 경우 버퍼를 디스에이블하여 버스상의 데이터와 클럭이 공급되지 않도록 하여 버스상에서 충돌이 일어나지 않도록 하는 CPU;
    외부 클럭발생기에서 공급된 클럭을 가지고, 버스상의 모든 하위 프로세서에 대하여 버스상의 동기를 맞추기 위한 클럭신호인 ASTCLK(Assert clock)와 버스상의 아비트레이션(arbitration)동기를 맞추기 위한 동기신호인 FRS신호를 제공하며, 상기 ASTCLK동기에 따라 버스에 연결되는 하위 프로세서의 수에의해 졀정되는 FRS의 발생주기를 카운트하는 FRS 발생카운터회로를 구비하는 제 1 ASTCLK,FRS생성회로;
    외부 클럭발생기에서 공급된 클럭을 가지고 삼중화된 버스상의 신호를 수신하여 정상인 신호로 추출된 ASTCLK신호인 IASTCLK신호를 제공하고, 이 IASTCLK의 동기에 따라, 삼중화된 버스상의 신호를 수신하여 정상인 신호로 추출된 FRS신호인 IFRS를 제공하며, 상기 IFRS발생주기를 카운트하는 IFRS 카운터회로를 구비하는 제 2 FRS, ASTCLK생성회로;
    다수로 구성되며, 상기 제 2 FRS,ASTCLK생성회로부터 IFRS, IASTCLK신호를 수신하고, 상기 제 2 FRS, ASTCLK생성회로 발생의 IFRS 발생주기를 카운트하는 상기 제 2FRS,ASTCLK 생성회로와 동일한 카운터회로를 구비하며, 하위프로세서로부터 수신된 데이터를 일단 버퍼에 저장한후 CPU와 연결된 공통버스를 통하여 CPU로부터 버스 점유권을 제어받아 CPU로 데이터를 전송할 차례가 되었을 때 상기 버퍼로부터 데이터를 읽어와서 CPU로 전송하는 수신회로;및
    상기 제 1FRS, ASTCLK 생성회로에서 발생한 ASTCLK, FRS가 정상적으로 발생하였는지를 감시하여 비 정상적인 경우 이중화된 다른 측 상위 프로세서의 ASTCLK,FRS 발생회로에서 생성한 ASTCLK,FRS를 버스상에 공급할 수 있도록 버스에 대한 제어신호를 생성하여 버스에 공급하는 권리를 이중화된 자기측 프로세서에서 가짐을 알리는 신호인 MAST를 제어하는 ASTCLK,FRS 감시회로를 구비하며;
    상기 하위 프로세서는,
    상위 프로세서로 송신할 데이터가 있는 경우, 버스 A,B,C에 대하여 송신데이터 TXD 및 송신클럭 TXC를 제공하며, 송신 버퍼를 제어하는 제어신호를 생성하는 CPU;
    3중의 버스를 통해 버퍼를 거쳐 상위 프로세서로부터 공급되는 FRS A,B,C 및 ASTCLK A,B,C를 수신, 선택하여 감시하는 FRS, ASTCLK 선택 및 감시회로;
    상기 FRS,ASTCLK 선택 및 감시회로로부터 FRS A,B,C신호와 선택된 ASTCLK신호를 수신하며, 상기 CPU로부터의 송신할 데이터가 있음을 알리는 RTS신호를 감시하여 해당 하위 프로세서의 송신차례가 되었을 때 현재 점유되어 있지 않은 버스에 대하여 버스상에 버스를 점유함을 알리는 TXAST신호를 발생시키고, 상기 CPU로 데이터의 송신을 허락하는 CTS신호를 발생하는 버스 중재 회로;
    상위 프로세서로부터 전송된 RXD A,B,C 및 RXC A,B,C 중 동일한 데이터를 가진 2개의 버스신호를 가지고, 정상적인 수신데이터를 판단하여 수신하고, 이를CPU로 전송하는 수신데이터 선택회로를 구비하여 상위 프로세서와 하위 프로세서가 통신을 행하는 것을 특징으로 하는 이동통신교환기의 상위,하위 프로세서간 통신 방법.
  2. 제 1항에 있어서, 상기 제 1 ASTCLK,FRS생성회로의 FRS 발생카운터회로는 정해진 카운터수에 따라 FRS를 카운트하며, 정해진 카운터 수에 도달하면 재 카운트를 시작하게되어 이를 버스 점유에 대한 동기신호로 사용하게되며, 하위 프로세서에서 버스가 점유중인 경우 카운트를 중지하며, 버스가 점유중이 아닐경우에만 카운터회로가 정해진 최대 카운트값까지 카운트하는 것을 특징으로 하는 상위, 하위 프로세서간 통신방법.
  3. 제 1항에 있어서, 상기 제 2 ASTCLK,FRS생성회로의 IFRS 발생카운터회로는 정해진 카운터수에 따라 IFRS를 카운트하며, 정해진 카운터 수에 도달하면 재 카운트를 시작하게되어 이를 버스 점유에 대한 동기신호로 사용하게되며, 하위 프로세서에서 버스가 점유중인 경우 카운트를 중지하며, 버스가 점유중이 아닐경우에만 카운터회로가 정해진 최대 카운트값까지 카운트하는 것을 특징으로 하는 상위, 하위 프로세서간 통신방법.
  4. 제 1항에 있어서, 상기 ASTCLK,FRS감시회로는 버스에 공급되는 정해진 주기동안 LOW 또는 HIGH로 클럭이 발생하지 않는 경우 ASTCLK 비정상 발생으로 판단하고, 버스에 공급되는 FRS가 정해진 주기 이후에도 발생하지 않거나 ASTCLK의 지 주기 이상 LOW상태로 발생하는 경우 FRS비정상으로 판단하며, ASTCLK의 장애 발생시CPU로 인터럽트를 발생시켜 CPU에서 장애상태를 인식할 수 있도록 하며, 이때 상기 감시회로는 MAST를 동작시켜 버퍼를 디스에이블하여 버스에 대한 ASTCLK,FRS공급을 차단하고, 다른 측의 상위 프로세서의 ASTCLK,FRS생성회로에서 발생한 ASTCLK,FRS가 버스상에 공급되도록 제어신호 OUT을 발생하며, 상기 다른 프로세서측의 ASTCLK,FRS생성회로에서는 상기 MAST를 XMAST로 받아들여서 XMAST가 HIGH인 경우 버퍼를 인에이블하여 버스상에 ASTCLK, FRS를 공급하는 것을 특징으로 하는 상위 하위 프로세서간 통신 방법.
  5. 상기 하위 프로세서의 ASTCLK,FRS 선택 및 감시회로는 다음과 같은 방식으로 FRS,ASTCLK신호를 선택하며,
    ASTCLK = (ASTCLKA & ASTCLKB # ASTCLKB & ASTCLKC # ASTCLKC & ASTCLKA)
    (여기서,&= 논리합 #= 논리곱)
    버스에 공급되는 ASTCLK 가 정해진 주기동안 LOW 또는 HIGH로 클럭이 발생하지 않는 경우 ASTCLK비정상으로 판단하고, 버스에 공급되는 FRS가 정해진 주기 이후에도 발생하지 않거나 ASTCLK의 1주기 이상 LOW상태로 발생하는 경우 FRS비정상으로 판단하며, 장애발생시는 CPU로 인터럽트를 발생시켜 CPU에서 장애발생상태를 인식할 수 있도록하며,
    상기 선택된 ASTCLK,FRS는 상기 버스중재회로로 공급되며, 하위 프로세서간의 버스중재회로가 상위 프로세서의 동기신호에 따라 순차적으로 버스가 점유될 수 있도록 하는 것을 특징으로 하는 상위,하위 프로세서간 통신방법.
  6. 제 1항에 있어서, 상기 버스 중재회로는 상기 상위 프로세서의 카운터회로와 동일한 카운터회로를 구비하며, 상기 카운터회로는 모든 하위 프로세서가 동일한 카운터회로를 가지고 버스 점유를 위한 고유 어드레스에 의해 정해진 순서에 따라 순차적으로 버스를 점유하는 기회를 가지는 것을 특징으로 하는 상위,하위 프로세서간 통신 방법.
  7. 제 1항에 있어서, 상기 수신 데이터 선택회로는 다음과 같은 방식으로 정상데이터의 판단을 행하는 것을 특징으로 하는 상위,하위 프로세서간 통신방법.
    RXD = (RXDA & RXDB # RXDB & RXDC # RXDC & RXDA)
    RXC = (RXCA & RXCB # RXCB & RXCC # RXCC & RXCA)
    (여기서,&= 논리합 #= 논리곱)
KR1019970075679A 1997-12-27 1997-12-27 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법 KR100293364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075679A KR100293364B1 (ko) 1997-12-27 1997-12-27 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075679A KR100293364B1 (ko) 1997-12-27 1997-12-27 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법

Publications (2)

Publication Number Publication Date
KR19990055724A KR19990055724A (ko) 1999-07-15
KR100293364B1 true KR100293364B1 (ko) 2001-07-12

Family

ID=37527258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075679A KR100293364B1 (ko) 1997-12-27 1997-12-27 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법

Country Status (1)

Country Link
KR (1) KR100293364B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000066426A (ko) * 1999-04-16 2000-11-15 김영환 공통버스 구조를 갖는 통신 시스템에서의 버스 중재 제어장치
KR20010065930A (ko) * 1999-12-30 2001-07-11 박종섭 이동통신 교환기에서 하위 프로세서와 디바이스간인터페이싱장치
KR100461519B1 (ko) * 2000-07-31 2004-12-14 엘지전자 주식회사 이동통신 시스템에서의 메시지 처리 장치 및 방법
KR100390579B1 (ko) * 2000-11-08 2003-07-07 주식회사 하이닉스반도체 상위 보드 및 하위 보드간 멀티 통신 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119994A (ja) * 1982-12-27 1984-07-11 Hitachi Ltd プロセツサ間通信方式
KR920014297A (ko) * 1990-12-31 1992-07-30 경상현 전자교환기의 신호단말 그룹 버스 삼중화 신호 감시회로
KR930015935A (ko) * 1991-12-07 1993-07-24 경상현 망동기 장치의 td버스 인터페이스 방법
KR960008567A (ko) * 1994-08-23 1996-03-22 박성규 다중 프로세서에서의 공통버스 점유권 요구방법
KR970058244A (ko) * 1995-12-29 1997-07-31 정장호 전전자 교환기내의 데이타 삼중화 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119994A (ja) * 1982-12-27 1984-07-11 Hitachi Ltd プロセツサ間通信方式
KR920014297A (ko) * 1990-12-31 1992-07-30 경상현 전자교환기의 신호단말 그룹 버스 삼중화 신호 감시회로
KR930015935A (ko) * 1991-12-07 1993-07-24 경상현 망동기 장치의 td버스 인터페이스 방법
KR960008567A (ko) * 1994-08-23 1996-03-22 박성규 다중 프로세서에서의 공통버스 점유권 요구방법
KR970058244A (ko) * 1995-12-29 1997-07-31 정장호 전전자 교환기내의 데이타 삼중화 시스템

Also Published As

Publication number Publication date
KR19990055724A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
EP0755137B1 (en) Hybrid network protocol with programmable assigned time slots and contention
US8213455B2 (en) Communication node, and token issuing method and token-ring communication method in ring communication system
JP4283792B2 (ja) 帯域制御方法及び伝送装置
EP1592173B1 (en) Protection switching methods and systems for electronic devices
US6661772B2 (en) Digital signal transmission apparatus
EP1459159B1 (en) Communication bus system operable in a sleep mode and a normal mode
KR100293364B1 (ko) 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법
US20120079052A1 (en) Control unit in a network, network, and routing method for messages in a network
KR100389955B1 (ko) 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법
CN112187677B (zh) 网络交换机及其操作方法
JPH0621955A (ja) クロック供給切替え方式
JP4045415B2 (ja) イーサネット通信装置
JP2006165999A (ja) レイヤ2スイッチ切替回路、基地局装置、およびレイヤ2スイッチ切替方法
CN113590518B (zh) 一种双余度数据总线的同步系统及方法
JPH0818590A (ja) ループ式通信システム
KR100232870B1 (ko) Mii-ir 버스 접속장치
JPS637055A (ja) デ−タ伝送ステ−シヨン
KR100229434B1 (ko) 이중화 데이터 통신 제어 장치
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
JP2837518B2 (ja) 不定形通信網のノード装置
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
KR930006894B1 (ko) 전자 교환기의 신호단말그룹 정합회로
CN116846739A (zh) RapidIO网络系统多机热备份方法和装置
JP2004120042A (ja) 二重系データ伝送システム
JPH08265355A (ja) Lan通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee