JPS59119994A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS59119994A JPS59119994A JP22680882A JP22680882A JPS59119994A JP S59119994 A JPS59119994 A JP S59119994A JP 22680882 A JP22680882 A JP 22680882A JP 22680882 A JP22680882 A JP 22680882A JP S59119994 A JPS59119994 A JP S59119994A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- stage
- distribution
- concentrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
し発明の利用分野Ｊ
本発明は、集線段２分配段ごとに各専用のプロセッサを
設けた分散処理形時分割父換機におけるプロセッサ間通
信方式に関するものである。 〔従来技術〕 この種の従来のプロセッサ間通信方式は、−例として、
各種専用のブロセグサ間を＠接に共通バスで接続し、こ
れを通して所要の全プロセッサ間通信を行うものであっ
た。 この従来方式は、ブロモ・フサ間の転送データ量が少な
い場合は問題とならないが、転送データ量が多くなるに
従って共通バスの当該使用時間が長くなるので、その次
に共通バスを使用しようとしている他のプロセッサの待
合せ時間が増大する。 また、共通バスに接続さｎろブロモ・ツサの数が増加し
た場合にも１％に転送データ量が多くなくても、共通バ
スの使用頻度が高くなって同様に待合せ時間が増大する
。 したがって、いず庇にしてもブロモ・フサ間の通信の動
量が低下するとともに、共通バスの有効利用も困難であ
った。 〔発明の目的〕 本発明の目的は、上記した従来技術の欠点をなくし、プ
ロセッサの待合せ時間を減少し、その処理能軍も向上す
ることができるプロセッサ間通信方式を提供することに
ある。 〔発明の概要〕 本発明に係るプロセッサ間通信方式の構成は。 １または複数の集線段からの各ハイウェイを分配段に収
容し、その各集線段および分配段ごとに各専用の集線段
プロセッサおよび分配段プロセッサならびにシステム全
体に共通の運用・保守プロセッサを具備し、所定の時分
割交換処理を行う分散処理形時分割交換機において、集
線段プロセッサと分配段プロセッサまたは運用・保守プ
ロセッサとの間の所要の通信を、交換処理とは＠接に関
係しない情報・データについては共通パス経由で集線段
プロセッサと運用・保守プロセッサとの間で。 また、又換処理と直接に関係する情報・データについて
は当該集線段からのハイウェイ経由で集線段プロセッサ
と分配段プロセッサとの間で行わしめるようにしたもの
である。 〔発明の実施例〕 以下、本発明の実施例を図に基づいて説明する。 第１図は１本発明に係るプロセ、ブサ間通信号式の一実
施例の中継方式図である。 ここで、１は加入者電話機、２は各集線段５ＡＩＳＢに
係る集線スイッチ、３は向集線段プロセッサ、４は向デ
ータ送受信装置、５は分配段に係る分配スイッチ、６は
同分配段ブロセーｌすであって、分配段専用部分のほか
に２時分割又換全体として所要の運用・保守の制御・処
理をする運用・保守プロセッサの機能をも兼備するもσ
入７は同データ送受信装置、８は各集線段５ＡＩＳＢか
ら分配段へのハイウェイ、９は上記各プロセッサ間の共
通パスである。 例えば、集線段ＳＡの加入者電話機１は、集線段プロセ
ッサ３の制御により、集線スイーｌチ２を通り、当該ハ
イウェイ８の任意のチャンネルを介して分配スイッチ５
に接続さｎ、ここで分配段プロセッサ６の制御によ！１
１．他の集線段Ｓｓへのハイウェイ８の任意のチャネル
が割り当てられ、上記と同様な逆方向の経路で他の集線
段Ｓ、の刀口入省電話機１と接続さ扛る。 この場合、上記接続（通話路ンを構成するに
設けた分散処理形時分割父換機におけるプロセッサ間通
信方式に関するものである。 〔従来技術〕 この種の従来のプロセッサ間通信方式は、−例として、
各種専用のブロセグサ間を＠接に共通バスで接続し、こ
れを通して所要の全プロセッサ間通信を行うものであっ
た。 この従来方式は、ブロモ・フサ間の転送データ量が少な
い場合は問題とならないが、転送データ量が多くなるに
従って共通バスの当該使用時間が長くなるので、その次
に共通バスを使用しようとしている他のプロセッサの待
合せ時間が増大する。 また、共通バスに接続さｎろブロモ・ツサの数が増加し
た場合にも１％に転送データ量が多くなくても、共通バ
スの使用頻度が高くなって同様に待合せ時間が増大する
。 したがって、いず庇にしてもブロモ・フサ間の通信の動
量が低下するとともに、共通バスの有効利用も困難であ
った。 〔発明の目的〕 本発明の目的は、上記した従来技術の欠点をなくし、プ
ロセッサの待合せ時間を減少し、その処理能軍も向上す
ることができるプロセッサ間通信方式を提供することに
ある。 〔発明の概要〕 本発明に係るプロセッサ間通信方式の構成は。 １または複数の集線段からの各ハイウェイを分配段に収
容し、その各集線段および分配段ごとに各専用の集線段
プロセッサおよび分配段プロセッサならびにシステム全
体に共通の運用・保守プロセッサを具備し、所定の時分
割交換処理を行う分散処理形時分割交換機において、集
線段プロセッサと分配段プロセッサまたは運用・保守プ
ロセッサとの間の所要の通信を、交換処理とは＠接に関
係しない情報・データについては共通パス経由で集線段
プロセッサと運用・保守プロセッサとの間で。 また、又換処理と直接に関係する情報・データについて
は当該集線段からのハイウェイ経由で集線段プロセッサ
と分配段プロセッサとの間で行わしめるようにしたもの
である。 〔発明の実施例〕 以下、本発明の実施例を図に基づいて説明する。 第１図は１本発明に係るプロセ、ブサ間通信号式の一実
施例の中継方式図である。 ここで、１は加入者電話機、２は各集線段５ＡＩＳＢに
係る集線スイッチ、３は向集線段プロセッサ、４は向デ
ータ送受信装置、５は分配段に係る分配スイッチ、６は
同分配段ブロセーｌすであって、分配段専用部分のほか
に２時分割又換全体として所要の運用・保守の制御・処
理をする運用・保守プロセッサの機能をも兼備するもσ
入７は同データ送受信装置、８は各集線段５ＡＩＳＢか
ら分配段へのハイウェイ、９は上記各プロセッサ間の共
通パスである。 例えば、集線段ＳＡの加入者電話機１は、集線段プロセ
ッサ３の制御により、集線スイーｌチ２を通り、当該ハ
イウェイ８の任意のチャンネルを介して分配スイッチ５
に接続さｎ、ここで分配段プロセッサ６の制御によ！１
１．他の集線段Ｓｓへのハイウェイ８の任意のチャネル
が割り当てられ、上記と同様な逆方向の経路で他の集線
段Ｓ、の刀口入省電話機１と接続さ扛る。 この場合、上記接続（通話路ンを構成するに
【ま、各集
線段プロセッサ３． おいて，その又換処理と直接に関係する各種の所要情報
．データ（例えば、発呼加入者クラス情報。 被呼加入者番号等）の送受が必要でおる。 この実施例においては、そのルートとして、集線段プロ
セッサ３，データ送受信装置４，集線スイッチ２，ノｈ
イウエイ８（情＠転送用の特定チャンネル。任意のチャ
ンネルでもよいが，特定チャンネルに１足した万がソフ
トウェアが簡略イヒさｎる。）９分配スイッチ５，テー
タ送受信装置７。 分配段プロセッサ６の経路を用いるものでるる。 共通ハス９ Ｋよるプロセッサ間通信の自答は、分配段
プロセッサ６の運用・保守部分とσり間において、集線
段プロセッサ３に関する初期プログラムロードデータ，
同試験機能（ライン試験機首ヒ。 加入者試験等〕の起動命令および当該試験結果、トラヒ
叩りデータの要求命令および当該トラヒヴクデータ、課
金データの要求命令および当該課金データなど交換処理
とは直接に関係のないもσノのみである。 前後したが、各データ送受装置４，７は，そルぞ電送受
信用ノ・−ドキューを有しており，送受信データの順序
性を保つようにするばかりでなく、データの自動送受信
機能を有しており、各集線段プロセッサ３２分配段プロ
セッサ乙のデータ送受信にかかわる時間な減少させ、そ
σ）ソフトウェアの負担を軽減せしめるようにしている
。 各集線段プロセッサ６１分配段プロセヴサ６＆家、それ
ぞｎ、メインメモリ（図示省略）ヲ有しており、各メイ
ンメモリは、プロセッサ間通信σノために必要な送信デ
ータエリア、受信データエ】ノアおよび送信データバ９
ファエリア，受信テータノくヴ７アエリアを有しており
、送信データエ１ノアに格納されている所要データを送
信データノｑヴ７アエリアに移１ｔＩＪせしめ、ここで
データ送受信装置４。 ７と＠接インタフェースな行ってデータ送信をし、甘た
、受信データパブ７アエリアがデータ送受信装置４．７
と面接インタフェースを行ってデータ受信をし、受信デ
ータを受信データエリアへ移動・格納するようにしてい
る。 次に、第２図は、本発明に係るプロセッサ間通信方式の
他の実施例の中継方式図でおって、複数のユニットＵ＾
＋ Ｕ Ｂからなシ、それらは第１図に示すものと同様
の構成でおる。 すなわち、第１図における分配段プロセツサ６は、専用
の分配段プロセツサ６Ａと、各ユニットロム＋ＵＢ に
共通の運用・保守プロセッサ６Ｂとに分離されており、
そｎらの間には連結用の連結パス９Ａが設けられておυ
、各集線段ブロセ・ツサ３゜運用・保守プロセツサ６Ｂ
との間は共通バス９で接続されている。その他について
は第１図と全く同様である。 各集線＆ ７’ロセッサ３２分配段プロセッサ６Ｂ間で
交換接続上面接に必要な情報は、第１図の実施例と同様
に、データ送受信装置４．集線スイヴチ２．ハイ９１１
８１分配スイッチ５．テータ送受信装置７を通して送受
さｎる。 各集線段プロセッサ３．運用・保守プロセッサ６Ｂ間の
共通パス９経由の通信内容は、第１図の実施例における
ものと同様に、交換処理とは面接に関係しないもののみ
である。 このようにして、上記いずｎの実施例においても、共通
パス９の負荷を軽減し、その輪軸を防止することができ
る。 〔発明の効果」 以上、詳細に説明したように、本発明によれは、共通バ
スの負荷軽減、輻＠防止により、各１０セヴサの待合せ
時間を減少し、その処理能第も向上することができるの
で、分散処理形時分割交換機におけるプロセッサ間通信
の効率同上、転送速度同上に顕著な効果が得られる。
線段プロセッサ３． おいて，その又換処理と直接に関係する各種の所要情報
．データ（例えば、発呼加入者クラス情報。 被呼加入者番号等）の送受が必要でおる。 この実施例においては、そのルートとして、集線段プロ
セッサ３，データ送受信装置４，集線スイッチ２，ノｈ
イウエイ８（情＠転送用の特定チャンネル。任意のチャ
ンネルでもよいが，特定チャンネルに１足した万がソフ
トウェアが簡略イヒさｎる。）９分配スイッチ５，テー
タ送受信装置７。 分配段プロセッサ６の経路を用いるものでるる。 共通ハス９ Ｋよるプロセッサ間通信の自答は、分配段
プロセッサ６の運用・保守部分とσり間において、集線
段プロセッサ３に関する初期プログラムロードデータ，
同試験機能（ライン試験機首ヒ。 加入者試験等〕の起動命令および当該試験結果、トラヒ
叩りデータの要求命令および当該トラヒヴクデータ、課
金データの要求命令および当該課金データなど交換処理
とは直接に関係のないもσノのみである。 前後したが、各データ送受装置４，７は，そルぞ電送受
信用ノ・−ドキューを有しており，送受信データの順序
性を保つようにするばかりでなく、データの自動送受信
機能を有しており、各集線段プロセッサ３２分配段プロ
セッサ乙のデータ送受信にかかわる時間な減少させ、そ
σ）ソフトウェアの負担を軽減せしめるようにしている
。 各集線段プロセッサ６１分配段プロセヴサ６＆家、それ
ぞｎ、メインメモリ（図示省略）ヲ有しており、各メイ
ンメモリは、プロセッサ間通信σノために必要な送信デ
ータエリア、受信データエ】ノアおよび送信データバ９
ファエリア，受信テータノくヴ７アエリアを有しており
、送信データエ１ノアに格納されている所要データを送
信データノｑヴ７アエリアに移１ｔＩＪせしめ、ここで
データ送受信装置４。 ７と＠接インタフェースな行ってデータ送信をし、甘た
、受信データパブ７アエリアがデータ送受信装置４．７
と面接インタフェースを行ってデータ受信をし、受信デ
ータを受信データエリアへ移動・格納するようにしてい
る。 次に、第２図は、本発明に係るプロセッサ間通信方式の
他の実施例の中継方式図でおって、複数のユニットＵ＾
＋ Ｕ Ｂからなシ、それらは第１図に示すものと同様
の構成でおる。 すなわち、第１図における分配段プロセツサ６は、専用
の分配段プロセツサ６Ａと、各ユニットロム＋ＵＢ に
共通の運用・保守プロセッサ６Ｂとに分離されており、
そｎらの間には連結用の連結パス９Ａが設けられておυ
、各集線段ブロセ・ツサ３゜運用・保守プロセツサ６Ｂ
との間は共通バス９で接続されている。その他について
は第１図と全く同様である。 各集線＆ ７’ロセッサ３２分配段プロセッサ６Ｂ間で
交換接続上面接に必要な情報は、第１図の実施例と同様
に、データ送受信装置４．集線スイヴチ２．ハイ９１１
８１分配スイッチ５．テータ送受信装置７を通して送受
さｎる。 各集線段プロセッサ３．運用・保守プロセッサ６Ｂ間の
共通パス９経由の通信内容は、第１図の実施例における
ものと同様に、交換処理とは面接に関係しないもののみ
である。 このようにして、上記いずｎの実施例においても、共通
パス９の負荷を軽減し、その輪軸を防止することができ
る。 〔発明の効果」 以上、詳細に説明したように、本発明によれは、共通バ
スの負荷軽減、輻＠防止により、各１０セヴサの待合せ
時間を減少し、その処理能第も向上することができるの
で、分散処理形時分割交換機におけるプロセッサ間通信
の効率同上、転送速度同上に顕著な効果が得られる。
第１図は１本発明に係るプロセッサ間通信方式の一実施
例の中継方式図、第２図は、同じく他の実施例の中継方
式図である。 １・・・加入者電話機、２・・・集線スイッチ、３・・
・集線段プロセッサ、４・・・データ送受信装置、５・
・・分配スイツチ、６．６Ａ・・・分配段プロセッサ、
６Ｂ・・・運用・保守プロセツサ、７・・・データ送受
信装置、８・・・ハイウェイ、９・・・共通バス、９Ａ
・・・連結パス。 代理人升珪士 薄 １）利 等 一５４’：
例の中継方式図、第２図は、同じく他の実施例の中継方
式図である。 １・・・加入者電話機、２・・・集線スイッチ、３・・
・集線段プロセッサ、４・・・データ送受信装置、５・
・・分配スイツチ、６．６Ａ・・・分配段プロセッサ、
６Ｂ・・・運用・保守プロセツサ、７・・・データ送受
信装置、８・・・ハイウェイ、９・・・共通バス、９Ａ
・・・連結パス。 代理人升珪士 薄 １）利 等 一５４’：
Claims (1)
- １．１または複数の集線段からの各７・イウエイを分配
段に収容し、その各集線段および分配段ごとに各専用の
集ね段プロセッサおよび分配段プロセッサならびにシス
テム全体に共通の運用°保守プロセッサを具備し、所定
の時分割又換処理を行う分散処理形時分割交換機におい
て、集線段プロセッサと分配段プロセッサまたは運用・
保守プロセッサとの間の所要の通信を、又換処理とは直
接に関係しない情報・データについては共通バス経由で
集線段プロセッサと運用・保守プロセッサとの間で、ま
た、又換処理と直接に関係、する情報・データについて
は当該集線段からの学イウエイ経白で集線段プロセッサ
と分配段ブロモづすとの間で行わしめるようにすること
を特徴とするプロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22680882A JPS59119994A (ja) | 1982-12-27 | 1982-12-27 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22680882A JPS59119994A (ja) | 1982-12-27 | 1982-12-27 | プロセツサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119994A true JPS59119994A (ja) | 1984-07-11 |
Family
ID=16850925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22680882A Pending JPS59119994A (ja) | 1982-12-27 | 1982-12-27 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293364B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법 |
-
1982
- 1982-12-27 JP JP22680882A patent/JPS59119994A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293364B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099233A (en) | Electronic data-processing system with data transfer between independently operating miniprocessors | |
| US4447871A (en) | Data communication system with a front-end-processor | |
| JPS61253572A (ja) | 疎結合マルチプロセツサ・システムの負荷配分方式 | |
| JP2814132B2 (ja) | マルチチャネル通信処理装置 | |
| US6810457B2 (en) | Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same | |
| JPS59119994A (ja) | プロセツサ間通信方式 | |
| CN115941382A (zh) | 一种spi通信的流控方法、装置、终端设备及存储介质 | |
| JP3531469B2 (ja) | トランザクション制御方法およびその実施中継装置 | |
| JPS6054549A (ja) | デ−タ伝送方法および装置 | |
| JPS61255461A (ja) | マルチｃｐｕ通信装置 | |
| JP2655466B2 (ja) | パケット交換装置 | |
| JPS6126706B2 (ja) | ||
| US5822421A (en) | Communication method between processors in a decentralized multi-node exchange system | |
| JP2564550B2 (ja) | 統合交換機 | |
| KR0148552B1 (ko) | 패킷교환시스템의 분산패킷교환방법 | |
| SU1149240A2 (ru) | Процессор ввода-вывода | |
| JPH0662451A (ja) | 交換制御方式 | |
| SU794630A1 (ru) | Устройство дл обмена информацией | |
| JPS6332300B2 (ja) | ||
| JPS6077255A (ja) | 複数バス制御方式 | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JPH0225963A (ja) | プロセッサ間通信方式 | |
| JP2570192B2 (ja) | ループ型ローカルエリアネットワークシステム | |
| JPS63268062A (ja) | マルチプロセサシステムにおける負荷制御方式 |