JPS6054549A - デ−タ伝送方法および装置 - Google Patents
デ−タ伝送方法および装置Info
- Publication number
- JPS6054549A JPS6054549A JP59167254A JP16725484A JPS6054549A JP S6054549 A JPS6054549 A JP S6054549A JP 59167254 A JP59167254 A JP 59167254A JP 16725484 A JP16725484 A JP 16725484A JP S6054549 A JPS6054549 A JP S6054549A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- change
- transmission
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送回路網におけるデータ伝送方法
およびこの方法を実施するだめの装置面に関する。
およびこの方法を実施するだめの装置面に関する。
回線網内でバスシステムを介してディジタルデータを伝
送するため、接続される回線網節点おＪ：び構成グルー
プの階層的編成に立脚下る方法は公知である。このいわ
ゆるマスター−スレーブシステム内では１つの上位ユニ
ット（マスター）が伝送路を制御しかつ下位ユニット（
スレーブ）に命令を与え、下位ユニットがこれらの命令
を実行しかつ命令に回路信号をもって反応下る。
送するため、接続される回線網節点おＪ：び構成グルー
プの階層的編成に立脚下る方法は公知である。このいわ
ゆるマスター−スレーブシステム内では１つの上位ユニ
ット（マスター）が伝送路を制御しかつ下位ユニット（
スレーブ）に命令を与え、下位ユニットがこれらの命令
を実行しかつ命令に回路信号をもって反応下る。
公衆回線網でしばしば使用される１つの標準化さルた伝
送規定は、伝送路上でのデータ交換を規定するＣＣＩＴ
’ｆ’勧告Ｘ・２５である。この場合、伝送すべきデー
タは統一的にビット直列に編成され、アドレスビットと
一緒に、制御および検査ビットを含む１つのフレーム内
の情報ユニットとしてパックさオｔている。
送規定は、伝送路上でのデータ交換を規定するＣＣＩＴ
’ｆ’勧告Ｘ・２５である。この場合、伝送すべきデー
タは統一的にビット直列に編成され、アドレスビットと
一緒に、制御および検査ビットを含む１つのフレーム内
の情報ユニットとしてパックさオｔている。
デ・ｆジタルデータ伝送（ロ）線間の１つの使用例は電
話中継システムである。このシステムは、マスターとし
ての役Ｓ！Ｉ ｙ’＝ｙする中央データプロセッサ２有
する１つの中央中継局と、マスターに関係°ｒる複数の
分散（周辺）コンセントレークと、それに接続されてい
る複数の端末局とを荷下る。その際、端末間で伝送され
る本来の利用情報のほかに、いわゆる信号データ、たと
えばビジィ信号、報知、呼出しおよび選択信号ならびに
料金情報が端末と中継システムとの間で伝送されなけｉ
ｔばならない。
話中継システムである。このシステムは、マスターとし
ての役Ｓ！Ｉ ｙ’＝ｙする中央データプロセッサ２有
する１つの中央中継局と、マスターに関係°ｒる複数の
分散（周辺）コンセントレークと、それに接続されてい
る複数の端末局とを荷下る。その際、端末間で伝送され
る本来の利用情報のほかに、いわゆる信号データ、たと
えばビジィ信号、報知、呼出しおよび選択信号ならびに
料金情報が端末と中継システムとの間で伝送されなけｉ
ｔばならない。
従って、利用情報に対する１つのバスとならんでコンセ
ントレータと中央データプロセッサとの間に、パックさ
れた形態で信号データを伝送するもう１つのバスが設け
られている。
ントレータと中央データプロセッサとの間に、パックさ
れた形態で信号データを伝送するもう１つのバスが設け
られている。
前記のマスター・スレーブ原理によるデータ伝送の実行
の際の主要な補助機能を、すべての下位ユニットに設け
られている制御モジュールが実行°する。その機能は、
ここではローカル・コンセントレータと中央データプロ
セッサとの間の信号パケットの交換に応用される公知の
伝送過程を以下（二簡単シニ詳明−ヲーるなかで明らか
である。
の際の主要な補助機能を、すべての下位ユニットに設け
られている制御モジュールが実行°する。その機能は、
ここではローカル・コンセントレータと中央データプロ
セッサとの間の信号パケットの交換に応用される公知の
伝送過程を以下（二簡単シニ詳明−ヲーるなかで明らか
である。
− マスターがスレーブに次々と、データを送るように
要求し、 − そのっどアドレス指定されたスレーブの制御モジュ
ールがそれに基いて１つの中断要求により対応づけられ
ているマスターに指令の評浦のために要求し。
要求し、 − そのっどアドレス指定されたスレーブの制御モジュ
ールがそれに基いて１つの中断要求により対応づけられ
ているマスターに指令の評浦のために要求し。
−たとえば送信すべきデータの皐備にＩＪη係する反応
時間の後にマスターがスレーブの送信過程を開始する。
時間の後にマスターがスレーブの送信過程を開始する。
データがマスターに伝送されろ。
このような制御モジュールに関して一筋詳付０なことは
たとえば１．Ｎ’、ｒｇ’Ｌ、 Ｃｏｍｐ 、 ＤＡＴ
Ａ Ｃａｔ−ａｌｏｇ−１９８］年１月、第８−１６３
〜８−１７５頁に示されている。
たとえば１．Ｎ’、ｒｇ’Ｌ、 Ｃｏｍｐ 、 ＤＡＴ
Ａ Ｃａｔ−ａｌｏｇ−１９８］年１月、第８−１６３
〜８−１７５頁に示されている。
しかし、叱較的わずかなデータが現われろ１切用例では
、マスターの利用可能な処理時間の大部分がこれらの過
程の実行のため：二不必要に費さ、ｌする。
、マスターの利用可能な処理時間の大部分がこれらの過
程の実行のため：二不必要に費さ、ｌする。
なぜならば、アドレス指定さ几た制御ユニットがインク
ラブド要求あにり各照会をプロセッサに報知し、伝送路
がこの時間中ブロックさ７ｔているからである。たとえ
ば複数の加入者１°、鉦売を有する電話中継システムで
は、そのつど少数のＩＪｔ］人者のみが開時に伝送路の
利用を意図１−ることが統計的に示されている。従つ−
Ｃ１特にこのような使用例では公知の伝送方法は、それ
にもかかわらずサイクリックにすべての加入者により、
データが伝送のために準備されていないのに、または伝
送が希望されないのに、比較的時間のかかる要求／厖答
過程が実行さ７ｔなけａばならないという欠点を仔する
。しかし、所与のサイクル時間内では、中央データプロ
セッサがノｍ信し得る下位ユニットの数は個々のデータ
交換過程の継続時間に関係し７ている。
ラブド要求あにり各照会をプロセッサに報知し、伝送路
がこの時間中ブロックさ７ｔているからである。たとえ
ば複数の加入者１°、鉦売を有する電話中継システムで
は、そのつど少数のＩＪｔ］人者のみが開時に伝送路の
利用を意図１−ることが統計的に示されている。従つ−
Ｃ１特にこのような使用例では公知の伝送方法は、それ
にもかかわらずサイクリックにすべての加入者により、
データが伝送のために準備されていないのに、または伝
送が希望されないのに、比較的時間のかかる要求／厖答
過程が実行さ７ｔなけａばならないという欠点を仔する
。しかし、所与のサイクル時間内では、中央データプロ
セッサがノｍ信し得る下位ユニットの数は個々のデータ
交換過程の継続時間に関係し７ている。
こうして時間冗長は１つの回線網内Ｏ）可能な通信パー
トナの数を減する。
トナの数を減する。
従って、本発明が解決しようとＴ／）問題点は、冒頭に
記載にした種類の方法ｌ二おいて、信号データの交換の
ために必要とされる時［ＩＵを短縮１−ること。
記載にした種類の方法ｌ二おいて、信号データの交換の
ために必要とされる時［ＩＵを短縮１−ること。
さらにその方法を実施するための装置を提供することに
ある。
ある。
これらの問題点は本発明によれば、特許請求の範囲第１
項に記載の方法および第７項に記・戒の装置により解１
央される。
項に記載の方法および第７項に記・戒の装置により解１
央される。
本発明の実施態様は特許請求の範囲第２順ないし第６項
およびヴシ８項以下にあげらノｔている。
およびヴシ８項以下にあげらノｔている。
以下、２つの実施例により本発明を、説明−づ−０゜第
】図の伝送回線網は１つの中央データプロー〔ッサ］と
、複数のコンピントレータ２と、利用データの伝送の１
こめの１つのデータバス４と、倍電データの１云送のた
めの１つの（３号バス３とから成っている。すべてのコ
ンセントレータ２は信号バス３を介して中央データプロ
セッサ１と接続さ７Ｌでいる。この信号バス３は受信の
ための受信線、３′と送信のための送信線３″とから成
っており、それぞれビット直列のデータ伝送を行な５゜
コンぐントレータ２の各々１ニデータテヤイ・ル（線に
土）６を介して、アナログまたはディジタル信号を・受
信かつ送（言し得る複数の４１′Ｍ末３０が！’ｊ２
’ｈ；１さλｔている。
】図の伝送回線網は１つの中央データプロー〔ッサ］と
、複数のコンピントレータ２と、利用データの伝送の１
こめの１つのデータバス４と、倍電データの１云送のた
めの１つの（３号バス３とから成っている。すべてのコ
ンセントレータ２は信号バス３を介して中央データプロ
セッサ１と接続さ７Ｌでいる。この信号バス３は受信の
ための受信線、３′と送信のための送信線３″とから成
っており、それぞれビット直列のデータ伝送を行な５゜
コンぐントレータ２の各々１ニデータテヤイ・ル（線に
土）６を介して、アナログまたはディジタル信号を・受
信かつ送（言し得る複数の４１′Ｍ末３０が！’ｊ２
’ｈ；１さλｔている。
コンセントレーク２は中央データプロセラー９−１１二
よるコオーデイネーンヨノに従−っでデータストリーム
をパスシステム上に与える。
よるコオーデイネーンヨノに従−っでデータストリーム
をパスシステム上に与える。
コンセントレータ２の主要な課題は端末３０からの信号
データを中火ｆ−タプロセッサ１に与えることである。
データを中火ｆ−タプロセッサ１に与えることである。
コン・ピントレータ２はそのために第７図のように中央
データプロセッザ］の負担軽減のためにそ１ぞオｔ］つ
のいわゆるフロントエンドプロセッサ４０を設けらノｔ
ていてよい。
データプロセッザ］の負担軽減のためにそ１ぞオｔ］つ
のいわゆるフロントエンドプロセッサ４０を設けらノｔ
ていてよい。
以下の図面およびそ几らの説明はたとえばＸ・２５プロ
トコルにより標準化されたパケット形態で行なわれる信
号データの伝送に関するものである。
トコルにより標準化されたパケット形態で行なわれる信
号データの伝送に関するものである。
′ 第２図には、時間を横軸にとって、中央データプロ
セッサ１の伝送要求Ｂ１ないしＢｎとそれに関係するコ
ンでントレータ２の回答信号Δ１ないしＡｎとが示され
ている。中央データプロセッサ】はマスターとして次々
と命令をスレーブ：二送る。
セッサ１の伝送要求Ｂ１ないしＢｎとそれに関係するコ
ンでントレータ２の回答信号Δ１ないしＡｎとが示され
ている。中央データプロセッサ】はマスターとして次々
と命令をスレーブ：二送る。
第１の命令Ｂ１は第】のコンセントレークに向けられ、
第１のコンセントレータは直ちに回路Ａ１で応答する。
第１のコンセントレータは直ちに回路Ａ１で応答する。
第２の命令Ｂ２は第２のコンセントレータ：二向（ｔら
れ、第２のコンセントレータに直ちに回路Δ２で応答す
る（以下同様）。
れ、第２のコンセントレータに直ちに回路Δ２で応答す
る（以下同様）。
第３図にブロック接続図で示さ、Ｉｔている回路がコン
セントレータ２の各々（二股けらメｔている。この回路
は１つのバッフアメそり８６．１つの変化検出器８０．
１つの伝送制御ニー）１−８１，１つの状態レジスタ８
２および１つのオア回路８３から（目る論理ユニット８
と、１つのＦＩＦＯ）ｅす７と、１つの送信器】０と、
１つの受信器９と、１つの制御ユニット２２とを有Ｔる
。
セントレータ２の各々（二股けらメｔている。この回路
は１つのバッフアメそり８６．１つの変化検出器８０．
１つの伝送制御ニー）１−８１，１つの状態レジスタ８
２および１つのオア回路８３から（目る論理ユニット８
と、１つのＦＩＦＯ）ｅす７と、１つの送信器】０と、
１つの受信器９と、１つの制御ユニット２２とを有Ｔる
。
この回路は線対〔５を介して端末３０と接続さ几ており
、［３号パス３の受信器３′を介してＨＩ） Ｌ Ｃ報
知を受信し、また送信線３“を介してＴ（ＤＬ、Ｃ報知
を中央データプロセッサ］に送信する。
、［３号パス３の受信器３′を介してＨＩ） Ｌ Ｃ報
知を受信し、また送信線３“を介してＴ（ＤＬ、Ｃ報知
を中央データプロセッサ］に送信する。
個々の端末３０の作動は個別にｊｉ−１ｒ点、頻度およ
び継続時［１号がｊυなっている。しかし、反応時間を
・短く保つため（二、始動のための３要求が直ちに実行
され、または少なくとも遅れなしに報知信号により応答
さルなけ７Ｌばならない。
び継続時［１号がｊυなっている。しかし、反応時間を
・短く保つため（二、始動のための３要求が直ちに実行
され、または少なくとも遅れなしに報知信号により応答
さルなけ７Ｌばならない。
従って、第４図に示さ２ｔているように、各端末３０に
論理ユニット８内で、到着下る信号情報の直列受入れお
よび一時記憶のための９ＬＪのバッファレジスタ８４が
対応づけられている。それぞれ所与の時間間隔の？でに
丁べての端末３０が照会され、また第ｊのバッファレジ
スタ８４が書込まオする。しかし、ビットごとの比較に
より場合によってはデータストリーム中に生ずる変化を
検出し得るよう１：、予め第１のバッファレジスタ８４
の古い内容が第２のバッファレジスタ８５内に格納され
る。第２のバッファレジスタ８５は準備入力４：１１；
゛を有するフリップフロップ（Ｔフリップノロツブ）か
ら成っており、端末３０の】つの照会ナイクルの終了時
にその入力状態を出力側に伝達Ｔる。
論理ユニット８内で、到着下る信号情報の直列受入れお
よび一時記憶のための９ＬＪのバッファレジスタ８４が
対応づけられている。それぞれ所与の時間間隔の？でに
丁べての端末３０が照会され、また第ｊのバッファレジ
スタ８４が書込まオする。しかし、ビットごとの比較に
より場合によってはデータストリーム中に生ずる変化を
検出し得るよう１：、予め第１のバッファレジスタ８４
の古い内容が第２のバッファレジスタ８５内に格納され
る。第２のバッファレジスタ８５は準備入力４：１１；
゛を有するフリップフロップ（Ｔフリップノロツブ）か
ら成っており、端末３０の】つの照会ナイクルの終了時
にその入力状態を出力側に伝達Ｔる。
入力／出力比較は変化検出器８０を介して行なわれる。
その出力端は、ジットレジスタとして構成されている状
態レジスタ８２の入力側の、それぞれ】っの特定の変化
検出３８０に対応づけられているビット位置に接続され
ている。こうして、バッファレジスタ８３．８４の３つ
また１、よ複数に変化が生ずる際には、対応づけらλｔ
′Ｃいる状態レジスタ位置が論Ｊ″ｌｊ］にセットさ、
！する。それにより、１つの特定のデータチャネルに変
化が生じたことを指示する標識（フラグ）が発生される
。
態レジスタ８２の入力側の、それぞれ】っの特定の変化
検出３８０に対応づけられているビット位置に接続され
ている。こうして、バッファレジスタ８３．８４の３つ
また１、よ複数に変化が生ずる際には、対応づけらλｔ
′Ｃいる状態レジスタ位置が論Ｊ″ｌｊ］にセットさ、
！する。それにより、１つの特定のデータチャネルに変
化が生じたことを指示する標識（フラグ）が発生される
。
各変化検出器８０は、入力側でバッファレジスタ８４お
よび８５のそメｔぞれ互いに対応づけら凡ているレジス
タ位置と［妾続さスｔている排他的ノアゲート８７と、
七の出力側に接続されている１一つのＸＣＪＲレジスタ
８８と、その出力仰１に接続されている１つのオア回路
８９とから戊っている。Ｔべてのバッファレジスタ８４
．Ｅｉ５．ＴべてのＸＯＲレジスタ８８および状態レジ
スタ８２は１つの内部ガータパス１１を介して、 ＦＩ
ＦＯメモリ７として４１７７成さＪｔ／こ］つの一時メ
モリと４妾斤′売されている。こうして、変化・２生じ
た重要なデータがすべて−１１；’ｊ記憶されかつ伝送
さノを得ることが保証されている。
よび８５のそメｔぞれ互いに対応づけら凡ているレジス
タ位置と［妾続さスｔている排他的ノアゲート８７と、
七の出力側に接続されている１一つのＸＣＪＲレジスタ
８８と、その出力仰１に接続されている１つのオア回路
８９とから戊っている。Ｔべてのバッファレジスタ８４
．Ｅｉ５．ＴべてのＸＯＲレジスタ８８および状態レジ
スタ８２は１つの内部ガータパス１１を介して、 ＦＩ
ＦＯメモリ７として４１７７成さＪｔ／こ］つの一時メ
モリと４妾斤′売されている。こうして、変化・２生じ
た重要なデータがすべて−１１；’ｊ記憶されかつ伝送
さノを得ることが保証されている。
状態レジスタ８２の丁べての出力端はオア回路８３と接
続されており、データテヤイ・ル６の１つに信号変１ヒ
が生じた場合にはオア回路８３の出力端に論理１が生ず
る。論理ｊ（フラグがセットされている）は１デーク準
備”状態を指示する。
続されており、データテヤイ・ル６の１つに信号変１ヒ
が生じた場合にはオア回路８３の出力端に論理１が生ず
る。論理ｊ（フラグがセットされている）は１デーク準
備”状態を指示する。
これは第３図による回路の第１の作動モードＡで中央デ
ータプロセッサ１によりサイクリックに照会されかつ評
価さ几る。＄２の作動モードＢではこの状態が、信号デ
ータを前処理する１つのローカル・フロントエンドプロ
セッサ４０のアクセスをトリガ１−る（第７図）。
ータプロセッサ１によりサイクリックに照会されかつ評
価さ几る。＄２の作動モードＢではこの状態が、信号デ
ータを前処理する１つのローカル・フロントエンドプロ
セッサ４０のアクセスをトリガ１−る（第７図）。
作動モードＡ：
規則的な順序で中央データプロセッサ】から発せられる
送信要求の】つが受信器９に到着すると、受信器９から
命令が並列導線２５を介してローカル制御ユニット２２
に伝達される。制御ユニット２２により命令が解釈され
、また導線１５上の゛データ準備′″信号が照会される
。この信号がセットされていれば、導線】７を介して“
送信開始”′命令が送信器〕０に与えられる。同時に導
線】３を介して、内部データバス１】を介してのＭ要デ
ータの伝送を開始し送信線３〃上への出力のためにＦＩ
ＦＯメそり７内に準備することを要求する命令が伝送制
御ユニツ）８］ｉ二与えられろ。それには、ｉｌの位置
に記憶ざλする・状態レジスタ８２の内容と、そオｔに
続いて記憶される（状態レジスタ８２内に論理的ｊ（二
より示されている）′：ｙＪ２のバッファレジスタ８５
の１言号バイトとが属する。その？茨の１言号データの
処理のためにノ・よ、相応のＸＯＲレジスタ８８の内容
も記憶されて一緒に伝送さ几ろことか有利である。こう
して、どの線対６から変化したデータが受信されたか、
またデータストリーム内のどこで変１ヒが生じたかに関
する情報も伝達される。
送信要求の】つが受信器９に到着すると、受信器９から
命令が並列導線２５を介してローカル制御ユニット２２
に伝達される。制御ユニット２２により命令が解釈され
、また導線１５上の゛データ準備′″信号が照会される
。この信号がセットされていれば、導線】７を介して“
送信開始”′命令が送信器〕０に与えられる。同時に導
線】３を介して、内部データバス１】を介してのＭ要デ
ータの伝送を開始し送信線３〃上への出力のためにＦＩ
ＦＯメそり７内に準備することを要求する命令が伝送制
御ユニツ）８］ｉ二与えられろ。それには、ｉｌの位置
に記憶ざλする・状態レジスタ８２の内容と、そオｔに
続いて記憶される（状態レジスタ８２内に論理的ｊ（二
より示されている）′：ｙＪ２のバッファレジスタ８５
の１言号バイトとが属する。その？茨の１言号データの
処理のためにノ・よ、相応のＸＯＲレジスタ８８の内容
も記憶されて一緒に伝送さ几ろことか有利である。こう
して、どの線対６から変化したデータが受信されたか、
またデータストリーム内のどこで変１ヒが生じたかに関
する情報も伝達される。
送信器ユ０（二よりメモリ内容が読出さオｔ、いわゆる
°゛ＩＩフレーム°′５図参照）り）″ｈｌｆ報フィー
ルド内で信号パス３上Ｃ二出力されろ。導線１２を介し
て伝送制御ユニット８１は、Ｆｉｆｉ”○メモリ７が完
全Ｃ二重められているか否かを指示さＪする。導線１６
を介して送信５１０は、ＦｉＦ○メモリ７が占められて
いないどきには１つの報知と受ける。
°゛ＩＩフレーム°′５図参照）り）″ｈｌｆ報フィー
ルド内で信号パス３上Ｃ二出力されろ。導線１２を介し
て伝送制御ユニット８１は、Ｆｉｆｉ”○メモリ７が完
全Ｃ二重められているか否かを指示さＪする。導線１６
を介して送信５１０は、ＦｉＦ○メモリ７が占められて
いないどきには１つの報知と受ける。
この報知は送信３１．０の送信動作を終了させる役割を
する。論理ユニット８から発せられる情報は中央データ
プロセッサｊにより任意のＱｊｆで呼出され得る。中央
データプロセラ・丈】からの受１言応答が導線２６を介
して制御ユニット２２に到着した後に初めて、消去信号
が導線１４を介して［分送制御ユニット８１に伝達され
る。その結果、状態レジスタ８２おＪ二びＸ４）Ｒレジ
スタ８８がン肖去され、また＠】のバンファレジスタ８
４がデークチ′ヤネル６からの新しい信号データを受入
れ得る状態にされる。
する。論理ユニット８から発せられる情報は中央データ
プロセッサｊにより任意のＱｊｆで呼出され得る。中央
データプロセラ・丈】からの受１言応答が導線２６を介
して制御ユニット２２に到着した後に初めて、消去信号
が導線１４を介して［分送制御ユニット８１に伝達され
る。その結果、状態レジスタ８２おＪ二びＸ４）Ｒレジ
スタ８８がン肖去され、また＠】のバンファレジスタ８
４がデークチ′ヤネル６からの新しい信号データを受入
れ得る状態にされる。
導線１５を介して゛デーク不準備″″（倫理レベルＯ）
が指示さ几ている場合には、導線１８・？介して送信器
】０（二よる短い応答信号の送出が行なわれる。これは
いわゆる″ＲＲフレ・−ム“内Ｃニバックされており（
第６図）、その構成はＴＩＤＬＣプロトコルに詳細に説
明されている。中央データデータに送信を要求する。
が指示さ几ている場合には、導線１８・？介して送信器
】０（二よる短い応答信号の送出が行なわれる。これは
いわゆる″ＲＲフレ・−ム“内Ｃニバックされており（
第６図）、その構成はＴＩＤＬＣプロトコルに詳細に説
明されている。中央データデータに送信を要求する。
第５図に示さ扛ているように、ｊつのエフレームのフォ
ーマットは複数のフ・ｒ−ルドを有する。
ーマットは複数のフ・ｒ−ルドを有する。
第１のフィール！パは所定のｏ−ｓ ：ｆｆｉ合わせか
ら成る１つの開始バイト？含んでいる。、第２のノー（
−ルドはいまの側では発信者アドレスを含んでいる。
ら成る１つの開始バイト？含んでいる。、第２のノー（
−ルドはいまの側では発信者アドレスを含んでいる。
第３のフィールドは、■フレームまたはＲＲフレームで
あることを示す〕つのフレーム定義”Ｉ”′または”
Ｒ）１ ”の伝送の役割を“ｆる。その１笈に、■フレ
ームの場合には、下記のデータ語イピ含む１つの１吉報
フイールドが続く： １つの回答プロトコルフィールドＣｉ、）、 、 １つ
の状態レジスタノイーノンドＬ Ｌ Ｓ ’Ｆ６よびそ
、Ｉｔぞノを加入者斂しニイ１］応する数のバッファレ
ジスタフィールドＬＪ、Ｒ口およびＸ り ｎレジスタ
ノイ・−ルドＸ０Ｒｎ１続くフィールドは、肯定まｆ：
は否定の冗長検査を可能にする２つのチェックバーｆ
）の収奪のために設けられている。フレームの１％ ２
ｉ＋ｉは所定のビットパターンを府下る１つの終了バイ
トにより形１戎されている。
あることを示す〕つのフレーム定義”Ｉ”′または”
Ｒ）１ ”の伝送の役割を“ｆる。その１笈に、■フレ
ームの場合には、下記のデータ語イピ含む１つの１吉報
フイールドが続く： １つの回答プロトコルフィールドＣｉ、）、 、 １つ
の状態レジスタノイーノンドＬ Ｌ Ｓ ’Ｆ６よびそ
、Ｉｔぞノを加入者斂しニイ１］応する数のバッファレ
ジスタフィールドＬＪ、Ｒ口およびＸ り ｎレジスタ
ノイ・−ルドＸ０Ｒｎ１続くフィールドは、肯定まｆ：
は否定の冗長検査を可能にする２つのチェックバーｆ
）の収奪のために設けられている。フレームの１％ ２
ｉ＋ｉは所定のビットパターンを府下る１つの終了バイ
トにより形１戎されている。
第６図によるＲＲフレームは１１ｉ（二ＨＤＬＣプロト
コルの定義（：よる開始フィールド、アドレスフィール
ド、フレーム定義フィールド、検査フィールドおよび終
了フィールドから成っている。
コルの定義（：よる開始フィールド、アドレスフィール
ド、フレーム定義フィールド、検査フィールドおよび終
了フィールドから成っている。
作動モードＢ：
第７図に概要を示されている構成により以下に作動モー
ドＢを説明する。その実現のために各コンセントレーク
２は１つのフロンドエントフロセツｆ４０．たとえば１
つのマイクロプロセラ９−を有する。これは巾断制θＶ
さ几ている。Ｔなわち、その中断入力端に制御信号を与
えらλすると直ちに、その進行中のプログラムは中断さ
〕ｔて、ｊつの所定のプログラムが開始される。いまの
例では、その際に下記のステップが実行さ几る。
ドＢを説明する。その実現のために各コンセントレーク
２は１つのフロンドエントフロセツｆ４０．たとえば１
つのマイクロプロセラ９−を有する。これは巾断制θＶ
さ几ている。Ｔなわち、その中断入力端に制御信号を与
えらλすると直ちに、その進行中のプログラムは中断さ
〕ｔて、ｊつの所定のプログラムが開始される。いまの
例では、その際に下記のステップが実行さ几る。
論理ユニット８から内部データバスＩＩＹ介ｔ、。
て到来する信号データはフロントエンドプロセッサ４０
内で前処理を受けてから、内部データバス１１’を介し
てＦＩＦＯメモリ７内に書込まれる。さらに、制御ユニ
ット２２および論理ユニット８力１ら到来する゛［べて
の制御信号゛データ消去″または゛データ準備′″は１
つの状態（制御）レジスタ２３を介してフロントエンド
プロセッサ４０に与えられる。これは１つの命令出力レ
ジスタ２４を介して制御ユニット２２および論理ユ９−
ット８を市ＩＪｉ卸１「る。
内で前処理を受けてから、内部データバス１１’を介し
てＦＩＦＯメモリ７内に書込まれる。さらに、制御ユニ
ット２２および論理ユニット８力１ら到来する゛［べて
の制御信号゛データ消去″または゛データ準備′″は１
つの状態（制御）レジスタ２３を介してフロントエンド
プロセッサ４０に与えられる。これは１つの命令出力レ
ジスタ２４を介して制御ユニット２２および論理ユ９−
ット８を市ＩＪｉ卸１「る。
導線１５上Ｏ）゛データ準４＋ｉｉｉ ’”信号はフロ
ントエンドプロセッサ４０に論理ユニノ）８＋力中・新
要求を指示する。それによりフロントエンドプローＣフ
サ４０は状態レジスタ８２．、選択さ几たｆ’ｌＬ ２
のノ（ッファレジスタ８５およびＸＱＲレジヌタ８８を
読む。これらのレジスタは、フロントエンドプロセッサ
４０が４諜１４を介して１つ０）受信１応答（二より１
つの消去およびフリーズを惹起するま乙そＩｔらの状態
にブロックさＩｔてｌ、Ｎる。フロントエンドプロセッ
サはデータに基いてｉ１１処理（たとえば数値積分）？
実行し、こ０）ようにして「Ｅ縮さノｔたデータをＦＩ
ＦＯメモリ７内に男込む。そこにデータは、マスターか
らの照会により呼出されかつ肯定応答されるまで一時記
憶される。この方法も、照会と回答との間に伝送路が反
応時間により不必要にブロックされないことに通ずる。
ントエンドプロセッサ４０に論理ユニノ）８＋力中・新
要求を指示する。それによりフロントエンドプローＣフ
サ４０は状態レジスタ８２．、選択さ几たｆ’ｌＬ ２
のノ（ッファレジスタ８５およびＸＱＲレジヌタ８８を
読む。これらのレジスタは、フロントエンドプロセッサ
４０が４諜１４を介して１つ０）受信１応答（二より１
つの消去およびフリーズを惹起するま乙そＩｔらの状態
にブロックさＩｔてｌ、Ｎる。フロントエンドプロセッ
サはデータに基いてｉ１１処理（たとえば数値積分）？
実行し、こ０）ようにして「Ｅ縮さノｔたデータをＦＩ
ＦＯメモリ７内に男込む。そこにデータは、マスターか
らの照会により呼出されかつ肯定応答されるまで一時記
憶される。この方法も、照会と回答との間に伝送路が反
応時間により不必要にブロックされないことに通ずる。
Ｔなわち、呼出１−べきデータパケットは、マスターが
他のスレーブを照会している間に予め準備さｉｔている
。
他のスレーブを照会している間に予め準備さｉｔている
。
本発明によれば、中央データプロセッサまたは伝送路の
利用度が冨めらｉするという利点力寸Ｊらノｔ、特に１
つの下位ユニットの伝送希望がｆｆ在しない場合には、
公知の伝送方法では必要とされた伝送路をブロックする
反応時間が節約さ；ルる。
利用度が冨めらｉするという利点力寸Ｊらノｔ、特に１
つの下位ユニットの伝送希望がｆｆ在しない場合には、
公知の伝送方法では必要とされた伝送路をブロックする
反応時間が節約さ；ルる。
【図面の簡単な説明】
第１図はパスシステムを介して接続されている階層的編
成の伝送システムの概要を示す図、第２図は第１図によ
る伝送システムの照会／ｆｒｃ答過程の時間的経過を示
′ｆ図、第３図は伝送システムの下位ユニット内の１つ
の回路のブロック接続図、第４図は第３図による１つの
論理ユ、ニットのｊつの実施例を示すブロック接続図、
第５回および第６図はそれぞれ１つの伝送フンーム内に
パックされるデータを示す図、第７図は１つの下位ユニ
ット内のもう１つの回路のブロック接続１′×１であろ
つ】・・・ 中央デークプロセツーナ、２・・・コンセ
ントレーク、３・・・信号パス、３′・・・受信線、３
〃・・・送信線、４・・・データバス、６・・・データ
チャイル、７・・・ ＦＩＦＯメモリ、８・・・論理ユ
ニット、 ９・・・受信器、 １０・・・送信器、】１
・・・内部データバス、２２・・・１ｌｌｌ ＋ｉ４１
ユニット、２３・・・状５□’７９ （制御）レジスタ
、２４・・・命令出力レジスタ、３０・・・端末、４０
・・・ フロントエンドプロセッサ、 ８０・・・ 変
化険出器、８】・・・伝送制御ユニット、 ８２・・・
状態レジスタ、８３・・・オア回路、８４．８５・・・
バッファレジスタ、８６・・・バラノアメモリ。 ８７・・・排他的ノアゲート、 ８８・・・ＸυＲレジ
スタ、 ８９・・・オア回路、。
成の伝送システムの概要を示す図、第２図は第１図によ
る伝送システムの照会／ｆｒｃ答過程の時間的経過を示
′ｆ図、第３図は伝送システムの下位ユニット内の１つ
の回路のブロック接続図、第４図は第３図による１つの
論理ユ、ニットのｊつの実施例を示すブロック接続図、
第５回および第６図はそれぞれ１つの伝送フンーム内に
パックされるデータを示す図、第７図は１つの下位ユニ
ット内のもう１つの回路のブロック接続１′×１であろ
つ】・・・ 中央デークプロセツーナ、２・・・コンセ
ントレーク、３・・・信号パス、３′・・・受信線、３
〃・・・送信線、４・・・データバス、６・・・データ
チャイル、７・・・ ＦＩＦＯメモリ、８・・・論理ユ
ニット、 ９・・・受信器、 １０・・・送信器、】１
・・・内部データバス、２２・・・１ｌｌｌ ＋ｉ４１
ユニット、２３・・・状５□’７９ （制御）レジスタ
、２４・・・命令出力レジスタ、３０・・・端末、４０
・・・ フロントエンドプロセッサ、 ８０・・・ 変
化険出器、８】・・・伝送制御ユニット、 ８２・・・
状態レジスタ、８３・・・オア回路、８４．８５・・・
バッファレジスタ、８６・・・バラノアメモリ。 ８７・・・排他的ノアゲート、 ８８・・・ＸυＲレジ
スタ、 ８９・・・オア回路、。
Claims (1)
- 【特許請求の範囲】 １）少なくとも１つの上位ユニットとそれに１つのパス
システムを介して接続された複数の下位ユニットとを有
下る階Ｊ−的編成のディジタル伝送回線網において、下
位ユニットがそれぞれ複数の端末（３ｏ）とデータチャ
イルを介してデータを交換し、こノｔらのデータが照会
／応答過程の後に上位ユニットに伝送さｎるデータ伝送
方法【二どいて、 ａ） データチャネル（６）を介して到着するデータが
規則的な順序で、そｉｔらが先行の照会時点と比較して
変化したか否かに関して検査され、ｂ） 変化が生じて
いる場合には、当該のデータチャネルに対応づけられて
いる標識（） □ラグ）が発生され、 ｅ） 上位ユニットが下位ユニットζ二次々とデータ伝
送を要求し、 ｄ） 標識が発生されている場合には、少なくとも当該
の端末から受信さ几たデータが上位ユニットに伝送さ几
、 ｅ） 変化が住じていない場合には、応答信号が上位ユ
ニットに送らブする ことを特徴とするデータ伝送ノｊ・去。 ２）上位ユニットから受信応答が送られるまで、伝送す
べきデータが一時記憶されることを特徴とする特許請求
の苑囲第ｊ項記載の方法。 ３） ３つまたは複数のデータチャイルから受信された
データに加えて、データチャネルのどれから変化し７た
データが受信さλｔたかに関するもう１つの情報が一時
記憶されかつ伝送されることを特徴とする特許請求の範
囲第１項または第２項記載の方法。 ４） 受信されたデータストリーム内のどこＣ変化が生
じたかに関する追加的清報が一時記憶さｎかつ伝送され
ることを特徴とする特許請求の範囲茅１項ないし第３項
のいづれかに記載の方法。 ５）標識が発生されるとき当該の下位ユニット内のフロ
ントエンドプロセッサ（４ｏ）がアクティブ化され、こ
のフロントエンドプロセラ’ＩＩ−（４０）が標識を惹
起したデータを前処理しかつ一時メモリに与えることを
特徴とする特許請求の範囲第】項ないし第４頃のいずれ
かに記載の方法。 ６）上位ユニットの伝送要求が行なｉ）λするとき下位
ユニット内のＪＩＪ ｆｉｌ二二ッ）（２２）が標識の
存在を検査し、また一時記憶さノｔたデータおよび追加
的情報または受信応答の伝送を行なわせることを特徴と
する特許請求の範囲第１項ないし第５項のいずれかに記
載の方法。 ７）少なくとも１つの上位ユニットとそＪ’ＬＩ：１１
つのパスシステムを介して接続さオｔた複数の下位ユニ
ットとを有する階層的編成のディジタル伝送回線網（二
おいて、下位ユニットがそれぞれ複数の端末（３０）と
データチャネルを介してデータを交換し、これらのデー
タが照会／応答ｔｂ程の後に上位ニーノドに伝送される
データ伝送方法であって、 ａ） デークチャイル（６）を介して到着Ｔるデータが
却、即的な順序で、それらが先行の照会時点と比較して
変化したか否かに関して検査さオｔ、 ｂ） 変化が生じている場合ｌ二は、当該のデータ出力
端・ルに対応づけら凡ている（学識（フラグ）が発生さ
ル、 Ｃ） 上位ユニットが下位ユニットに次々とデータ伝送
を要求し、 ｄ） 、１．４？識が発生さノｔている場合Ｃ二は、少
なくとも当、核の端末から受信さ２ｔたデータが上位ユ
ニットに伝送さ２％。 ｅ） 変化が生じていない場合には、応答信号が上位ユ
ニット【二送られろディンクル伝送回線網におけるデー
タ伝送方法を実施するだめの装置において、１つの下位
ユ、−ットに接続されているデータ出力端・ルがそれぞ
九１つのデータチャネルに対応づけられた標識発生用の
変化検出器（８ｏ）を有する１っ １の論理ユニットに
接続されてＳす、これらの変化検出器の出力端が】っの
標識受入れ用の状態レジスタ（８２）と接続されている
１ことを特徴とする伝送装置。 ８）状態レジスタ（８２）が用カイ１すで１つのオア回
路（８３）と接続されていることを特徴とする特許請求
の範囲第７項記戦の装置。 ９）データチャネルとそｉｔに対応づけらオｔている変
化検出器（８０）との間に１つのバッフ Ｊアメモリ（
８６）が設けられていることを特徴とする特許請求の範
囲第７項または７ＦＪＨ項記ｆｌｉｉの装置。 １０）各下位ユニット内に１つの一時メモリ（７）とそ
れに接続された１つの内部データバス（１１）とが設け
られており、それらに出力側で丁べてのバッファメモリ
（８６）が接続されていることを特徴とする特許請求の
範囲第 １９項記載の装置。 １）状態レジスタ（８２）が内部データバス（１］）に
接続されていることを特徴とする特許請求の範囲＠］、
Ｏ項記載の装置。 ２）各変化検出ｍ’（８０）が１つのデータストリーム
内の変化の場所を指示するＸＯＲレジスタ（８８）を設
けらスｔており、このレジスタが円ｇ３データバス（１
１）ｉ二接イ売さｆｌ、ていることを特徴とする特許請
求の範囲第９項または第１０項記載の装置。 ３）各下・、立ユニット内に１つの中断制御ざオするフ
ロントエンドプロセッサ（４０）が、投けられており、
その中断制御入力端がオア回路（８３）の出力１１都と
、またそのデータ出力端１またはデータ出力端が内部デ
ータバス（１１）ど接続されていることを！Ｉ′８徴と
する柄杵請求の範囲第７項ないし第】２項のいずれかζ
：記′載の装置。 ４）もう１・つの状態レジスタ（２３）が一方では論理
ユニット（８）および制御ユニット（２２）に、また他
方ではフロントエンドプロセッサ（４０）の制御入力端
に接続されて設けられていることを特徴とする特許請求
の範囲第１３項記載の装置。 】５）１つの命令出力レジスタ（２４）が一方ではフロ
ントエンドプロセッサ（４ｏ）に、また他方では論理二
二ッ）（８）ｔ、；よび制御ユニッ）（２２）に接続さ
れて設けられていることを特徴とする特許請求の範囲第
１３項または第１４項記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3329228.0 | 1983-08-12 | ||
| DE19833329228 DE3329228A1 (de) | 1983-08-12 | 1983-08-12 | Datenuebertragungsverfahren in einem digitalen uebertragungsnetzwerk und vorrichtung zur durchfuehrung des verfahrens |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054549A true JPS6054549A (ja) | 1985-03-29 |
Family
ID=6206447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167254A Pending JPS6054549A (ja) | 1983-08-12 | 1984-08-09 | デ−タ伝送方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4930103A (ja) |
| EP (1) | EP0133577B1 (ja) |
| JP (1) | JPS6054549A (ja) |
| AT (1) | ATE42847T1 (ja) |
| DE (2) | DE3329228A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2181026A (en) * | 1985-09-20 | 1987-04-08 | Burroughs Corp | Distributed electronic mailbox system |
| DE58906159D1 (de) * | 1988-09-09 | 1993-12-16 | Siemens Ag | Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, in denen individuelle Schaltungsanordnungen von einer gemeinsamen Schalteinrichtung zyklisch angesteuert werden. |
| EP0425731B1 (de) * | 1989-11-03 | 1994-01-19 | Siemens Aktiengesellschaft | Controller-Bussystem für einen programmierbaren, flexiblen Digitalsignal-Multiplexer |
| JP3977484B2 (ja) * | 1997-05-08 | 2007-09-19 | 矢崎総業株式会社 | 状態情報の管理方法及び通信システム |
| US20020152060A1 (en) * | 1998-08-31 | 2002-10-17 | Tseng Ping-Sheng | Inter-chip communication system |
| CN101208863B (zh) * | 2005-05-31 | 2012-04-18 | 日本电气株式会社 | 设备之间传输信号的方法和装置 |
| US10318453B2 (en) * | 2015-08-03 | 2019-06-11 | Marvell World Trade Ltd. | Systems and methods for transmitting interrupts between nodes |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001785A (en) * | 1974-02-15 | 1977-01-04 | Asahi Kasei Kogyo Kabushiki Kaisha | Apparatus for monitoring changes of multiple inputs |
| JPS5246285A (en) * | 1975-10-08 | 1977-04-12 | Hitachi Ltd | Distant supervisory control |
| JPS55124839A (en) * | 1979-03-20 | 1980-09-26 | Fujitsu Ltd | Data transmission system |
| JPS5652949A (en) * | 1979-10-05 | 1981-05-12 | Hitachi Ltd | Interruption control method |
| JPS57106258A (en) * | 1980-12-23 | 1982-07-02 | Hitachi Ltd | Transmission system for status change data |
| JPS5856553A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 状態変化検出回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1325194A (en) * | 1970-05-27 | 1973-08-01 | Plessey Co Ltd | Electrical signalling system |
| DE2257164C3 (de) * | 1972-11-22 | 1982-03-04 | TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Verfahren zur gesicherten Datenübertragung |
| US4075691A (en) * | 1975-11-06 | 1978-02-21 | Bunker Ramo Corporation | Communication control unit |
| US4079452A (en) * | 1976-06-15 | 1978-03-14 | Bunker Ramo Corporation | Programmable controller with modular firmware for communication control |
| US4153945A (en) * | 1977-06-20 | 1979-05-08 | International Business Machines Corporation | Multiplexed control subsystem for sensor based systems |
| US4155071A (en) * | 1977-08-30 | 1979-05-15 | The Singer Company | Digital data change-of-state detector |
| US4219881A (en) * | 1977-12-30 | 1980-08-26 | Honeywell Inc. | Digital input control circuit |
| US4383295A (en) * | 1979-02-09 | 1983-05-10 | Honeywell Information Systems Inc. | Data processing system having data entry backspace character apparatus |
| JPS5634256A (en) * | 1979-08-29 | 1981-04-06 | Fuji Electric Co Ltd | Data transmission system |
| IT1128078B (it) * | 1980-03-27 | 1986-05-28 | Cselt Centro Studi Lab Telecom | Sistema di interfacciamento tra un bus di microcalcolatore e una periferia sincrona di sensori e attuatori |
| US4426679A (en) * | 1980-09-29 | 1984-01-17 | Honeywell Information Systems Inc. | Communication multiplexer using a random access memory for storing an acknowledge response to an input/output command from a central processor |
-
1983
- 1983-08-12 DE DE19833329228 patent/DE3329228A1/de not_active Withdrawn
-
1984
- 1984-08-08 AT AT84109460T patent/ATE42847T1/de not_active IP Right Cessation
- 1984-08-08 DE DE8484109460T patent/DE3478062D1/de not_active Expired
- 1984-08-08 EP EP84109460A patent/EP0133577B1/de not_active Expired
- 1984-08-09 JP JP59167254A patent/JPS6054549A/ja active Pending
-
1986
- 1986-10-16 US US06/918,692 patent/US4930103A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001785A (en) * | 1974-02-15 | 1977-01-04 | Asahi Kasei Kogyo Kabushiki Kaisha | Apparatus for monitoring changes of multiple inputs |
| JPS5246285A (en) * | 1975-10-08 | 1977-04-12 | Hitachi Ltd | Distant supervisory control |
| JPS55124839A (en) * | 1979-03-20 | 1980-09-26 | Fujitsu Ltd | Data transmission system |
| JPS5652949A (en) * | 1979-10-05 | 1981-05-12 | Hitachi Ltd | Interruption control method |
| JPS57106258A (en) * | 1980-12-23 | 1982-07-02 | Hitachi Ltd | Transmission system for status change data |
| JPS5856553A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 状態変化検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3478062D1 (en) | 1989-06-08 |
| ATE42847T1 (de) | 1989-05-15 |
| EP0133577A1 (de) | 1985-02-27 |
| EP0133577B1 (de) | 1989-05-03 |
| US4930103A (en) | 1990-05-29 |
| DE3329228A1 (de) | 1985-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2056644C (en) | Interprocessor switching network | |
| EP0721164A2 (en) | Crossbar switch apparatus and protocol | |
| JPS61212940A (ja) | マルチネツトワ−クシステムのデ−タ伝送方法 | |
| US4638477A (en) | Packet exchange data transmission system | |
| US6674751B1 (en) | Serialized bus communication and control architecture | |
| US5856921A (en) | Apparatus and method for intermodular communications using system bus controllers | |
| JPS6054549A (ja) | デ−タ伝送方法および装置 | |
| US4823124A (en) | Lan controller proprietary bus | |
| CA1294709C (en) | Controller for controlling multiple lan types | |
| EP0255090A2 (en) | LAN controller proprietary bus | |
| JP2740031B2 (ja) | データ受信装置 | |
| JP3374628B2 (ja) | トークンパス方式データ転送システム | |
| JPS626361A (ja) | 複数プロセツサ間デ−タ転送方式 | |
| JP2696105B2 (ja) | ネットワーク相互接続回路 | |
| KR950011468B1 (ko) | 공통선 신호장치의 신호메시지 처리 프로세서 장치 | |
| JP3082218B2 (ja) | 通信制御装置 | |
| JP3351581B2 (ja) | データ中継装置 | |
| JPH05324545A (ja) | バス制御装置 | |
| JPH0145654B2 (ja) | ||
| JPS62204362A (ja) | ネツトワ−クによる共有メモリ方式 | |
| JPS63287143A (ja) | 送信バッファ制御方式 | |
| KR20020050576A (ko) | 교환기의 아이피시 정합 장치 | |
| JPH104410A (ja) | 通信制御システム | |
| JPS59205848A (ja) | 優先制御方式 | |
| JPH0245861B2 (ja) | Deetadensosochinoseigyohoho |