KR950011468B1 - 공통선 신호장치의 신호메시지 처리 프로세서 장치 - Google Patents

Abstract

내용 없음.

Description

공통선 신호장치의 신호메시지 처리 프로세서 장치

제1도는 전자교환기의 구조도.

제2도는 공통선 신호신장치의 구조도.

제3도는 신호메시지 처리 프로세서장치 구조도.

제4도는 주 프로세서 구성도.

제5도는 신호메시지 포멧 구성도.

본 발명은 공통선 신호장치의 신호메시지 처리 프로세서 장치에 관한 것이다.

본 발명은 전자교환기의 공통선 신호장치에서 신호 메시지 처리를 실시간으로 수행하는 신호메시지 처리 프로세서장치에 관한 것으로 일정 규모 이상의 신호단말을 그룹화 하여 처리하도록 함으로써 공통선 신호장치의 규모가 커질 때 용량의 중설 및 시스팀의 유지보수를 용이하게 하고 자체의 고장 검출 및 재구성 기능을 가짐으로써 높은 신뢰도를 보장하는 신호메시지 처리 프로세서 장치를 제공하는데 그 목적이 있다.

전자교환기간 공통선 신호방식의 일종으로서 향후 전개된 ISDN(Integrated Services Digital Network)을 위한 핵심적인 요소가 될 No.7신호방식의 MTP(Message Transfer Psrt)프로토콜은 X .25프로토졸 및 ISDN의 D채널 프로토콜 등과 같이 계층적 구조를 가지며 레벨 1, 2 및 3으로 구성된다.

공통선 신호장치는 메시지 형태의 교환기간 신호정보(신호메시지)를 발생시켜서 타교환기로 보내거나 타교환기에서 송출 되어오는 신호메시지를 착신메시지와 경과(transit)메시지로 구분하여 경과메시지인 경우에는 루팅기능을 수행해야 한다.

이와 같은 계층적 구조의 프로토콜을 처리하는 장치는 교환기에 따라 독특한 구조를 취하고 있으나 일반적으로 교환기내의 특성 모듈에 집중시켜 실현하고 있으며 대체로 프로토졸의 계층에 따라 하드웨어를 분리시키고 있다.

이하, 첨부된 도면을 참조하면서 본 발명을 상세히 설명하면 다음과 같다.

제1도는 본 발명이 적용되는 전자교환기의 구조를 나타낸다.

입중계선의 신호 데이터 링크를 통하여 입력된 신호메시지는 타임 스위치와 공간스위치를 경유하여 미리 설정되어 있는 고정경로(permsnet path)를 거쳐 중앙 집중되어 실현된 공통선 신호장치로 들어오게 된다. 공통선 신호 장치에서는 프로토콜의 레벨3까지를 처리하여 메시지의 종류에 따라 제어망을 경유하여 중계선 서부시스팀에 실현되어 있는 레벨4로 보내거나 적절한 출중계선으로 투팅시켜 타교환기로 중계한다. 지국내의 레벨4에서 생성된 신호메시지는 제어망을 경유하여 공통선 신호장치로 접수되어 적절한 출중계선의 신호 데이터 링크를 경우해서 타교환기로 송출된다.

제2도는 본 발명이 수용되는 공통선 신호장치의 구조도로서 No.7신호방식의 프로토콜 구조에 맞도록 신호장치도 각 레벨의 특성에 따라 계층적 구조를 갖는다.

신호 단말 그룹장치는 각 신호 단말로 부터 출력되는 신호 데이터 링크는 신호 데이터 링크 인터페이스 회로에서 32개 단위로 접선하여 2.048Mbps의 신호군으로 멀티플렉싱한 후 타입 스위치의 입력단으로 인가되도록 하여 원하는 트렁크 회로를 거쳐 상대 교환기로 신호 메시지가 전달되도록 레벨1기능을 수행하며, 레벨2기능인 신호 링크 기능은 신호단말에서 수행되는데, 신호단말은 공통선 신호장치의 모듈성의 증진을 위해 32개 단위로 모듈화되어 신호단말 그룹을 형성한다. 신호단말은 하나의 신호데이터 링크로 입출력되는 신호메시지를 처리한다.

한편 레벨3기능인 신호망 기능 중 상위 기능인 신호망 관리기능은 액세스 스위칭 프로세서장치에서 수행되며 하위 기능인 신호 메시지 처리 기능은 신호메시지 처리 프로세서장치에서 각각 수행된다. 신호메시지 처리 기능은 신호단말로 부터 입력된 신호 메시지를 해당 사용자부로 루팅하거나, 사용자부로부터 입력된 메시지를 해당 신호단말로 루팅하는 레벨3기능 중의 일부를 말한다.

제2도에서 제어망과 신호다말망은 하드웨어적으로 같은 구조로서 최대 26개의 노드를 수용할 수 있든 직력 버스로 단 방향으로 10Mbps의 전송속도를 갖는데 삼중화되어 TMR(Triple Modular Redundancy)형태로 운용된다. 제어망과 신호단말망 상의 각 노드는 고유의 어드레스를 갖고 있으며 라운드 로빈 방식으로 버스를 점유하여 메시지를 송출한다.

각 노드에는 메시지의 발착신 유니트로서 하나의 메시지 처리 프로세서 또는 신호단말 그룹이 연결되는데 각 노드는 자신과 직접 접속되어 있는 메시지 발착신 유니트로부터 메시지를 수신하여 신호단말 망으로 송신하는 동작과 신호단말 망상의 메시지중 자신과 접속되어 있는 메시지 발착신 유니트로 향하는 메시지를 수신하여 착신지로 보내주는 동작을 수행한다.

또한 노드와 메시지 발착신 유니트간에는 표준화 인터페이스인 6가지의 차동신호로 접속되는데 메시지 발착신 유니트에서 노드로 데이터를 송출하는 송신 데이터신호, 메시지 발착신 유니트가 노드로 부터 데이터를 수신하는 수신 데이터신호, 송신데이터의 전송 기준클럭으로서 메시지 송신 유니트에서 노드로 공급하는 송신 클럭신호, 수신데이터의 전송 기준클럭으로서 노드에서 메시지 수신 유니트로 공급되는 수신 클럭신호, 노드의 장애상태를 메시지 발착신유니트로 알려주는 송신 경보신호 및 메시지 발착신 유니트의 장애상태가 노드로 통보되는 수신 경보신호가 그것이다.

본 발명의 신호메시지 처리 프로세서장치는 이와 같은 표준화 인터페이스를 만족시키면서 교환기내의 공통선 신호장치의 기본 단위를 구성하고, 신호단말의 중설 및 감축에 따라 최소 용량에서 최대 용량까지 유연하게 대응할 수 있으며 자체 유지보수 기능을 가지면서 No.7공통선 신호방식의 계층적 프로토콜에서 레벨3기능 중 일부를 수행하는 최적화된 모듈이다.

제3도는 본 발명의 신호메시지 처리 프로세서장치를 개략적으로 나타낸 구조도로서 본 프로세서장치는 프로세서 시스템버스, 주 프로세서, 제어망 정합 통신 프로세서, 신호단말망 정합 통신 프로세서로 구성되며 각 부분에 대하여 상세히 설명하면 다음과 같다.

프로세서 시스템버스는 VME(Versa Module Europe)버스를 근간으로 하여 구성된 것으로서 우선 인터럽트 그룹신호, 데이터 전송버스 그룹신호, 데이터 전송버스 중재 그룹신호, 유틸리티 그룹신호, 사용자 입출력 그룹신호로 구분한다.

우선 인터럽트 그룹신호에는 IRQ1^*-IRQ7^*까지 7개의 인터럽트 요구시호가 있는데 제어망 정합 통신 프로세서에서 주 프로세서로 인터럽트를 거는 IRQ5^*신호와 신호단말망 정합 통신 프로세서에서 주프로세서로 인터럽트를 거는 IRQ4^*신호가 사용된다. 인터럽트레벨은 프로토콜 구조상 상위 레벨과 연결되는 제어망 쪽을 신호단말망보다 높게 하였다. 각각의 인터럽트 요구에 따라 마스터에서 인터럽트를 받았다는 확인신호로서 출력시키는 IACK^*신호가 있으며, 자신의 인터럽트에 대한 확인 응답신호가 아니면 다음 슬레이브에게 전달해주기 위한 IACKIN^*, IACKOUT^*신호가 있다. 본 프로세서장치는 주 프로세서를 마스터로 운용하고 두개의 통신 프로세서는 슬레이브로 운용하므로 두개의 통신 프로세서에 대해서 IACKIN^*, IACKOUT^*신호가 사용된다.

데이터 전송버스 그룹신호에는 A01-A24까지의 마스터에서 발생시키는 어드레스신호, 마스터에서 슬레이브로 AM(Address Modifier)코드라고 불리우는 액세ㄷ스 범위 정보를 주기 위해 사용하는 AM0-AM5까지 어드레스 변경신호, D0-D31까지의 양방향 데이터신호, 유효 어드레스가 어드레스 버스에 실려 있음을 나타내는 AS^*신호, 유효 데이터가 데이터 버스에 실려 있음을 나타내는 DS0^*,DS1^*신호, 현재의 데이터 버스간의 데이터가 롱워드임을 나타내는 LWORD^*신호, 현재 어드레스가 지정하는 포트에 데이터를 써넣은 싸이클임을 나타내는 WRITE^*신호, 데이터 전송이 끝났음을 슬레이브에서 마스터로 알려주기 위한 DTACK^*신호, 데이터 전송시 에러가 발생하였음을 슬레이브에서 마스터로 알려주기 위한 BEER^*신호, 패리티 비트를 나타내는 P0^*-P3^*의 4개 패리티 신호, 현재 데이터의 패리티가 유효함을 나타내는 PVALID^*신호가 있다.

데이터 전송버스 중재 그룹신호에는 버스의 사용권 양도를 요청하는 BERRO^*-BERR3^*까지, BGOUT^*-BGOUT3^*까지 8개의 버스 허락신호, 버스의 사용을 나타내는 BBUSY^*신호, 버스 사용이 끝났음을 나타내는 BCLR^*신호가 있다. 본 프러세서장치에서는 주 프로세서가 프로세서 시스템버스를 사용하고자 할 때에 BR3^*신호를 발생시켜서 버스 사용을 요구하고 BGIN3^*신호가 입력되면 버스를 사용한다. 버스 사용이 끝나면 BBUSY^*신호를 니게이트 하고, BGOUT3^*신호를 어서트 하여 버스를 양도한다.

유틸리티 그룹신호에는 주 프로세서에서 발생시킨 시스템 클럭 신호, 주 프로세서에서 각각의 통신 프로세서를 리세트 하기 위한 시스템 리세트 신호, 각각의 통신 프로세서에서 기능적인 고장이 발생 하였을때 어서트하는 시스템 다운 신호, 공급 전원이 중단되었을때 발생하는 전원 중단 신호가 있다. 본 프로세서장치에서 각각의 통신 프로세서에서는 자체에서 만든 클럭 신호를 사용하므로 시스템 클럭 신호는 사용하지 않는다.

사용자 입출력 그룹신호는 각 프로세서에 다라 다르다. 주 프로세서에 연결되는 신호는 본 프로세서 장치의 어드레스를 두 바이트로 지정하도록 로컬 식별을 위한 LID0-LID7까지 8개 신호와 그룹 식별을 위한 GID0-GID7까지 8개 신호가 있고, 탈장을 나타내는 탈장신호, 기능적 고장 상태를 경보장치에게로 통보하기 위한 주 프로세서 경보신호, 제어망 정합 통신 프로세서의 기능 고장 상태를 알아보는 제어망 정합 통신 프로세서 경보신호, 신호단말망 정합 통신 프로세서의 기능 고장 상태를 알아보는 신호단말망 정합 통신 프로세서 경보신호가 있다.

제어망 정합 통신 프로세서와 신호단말망 정합 통신 프로세서에 연결되는 신호는 노드와 메시지 발착신 유니간의 표준화 인터페이스인 6가지 차동신호로서 송신 데이터신호, 수신 데이터신호, 송시 클럭신호, 수신 클럭신호, 송신 경보신호, 수신 경보 신호가 있으며, 각각의 통신 프로세서별로 기능적인 고장 발생시 주 프로세서와 경보장치에게 알려주기 위한 기능경보 신호, 통신 프로세서의 탈장 상태를 경보장치로 송출하기 위한 탈장 경보 신호가 있다.

제4도는 주 프로세서의 구성도를 나타낸 것으로 본 신호메시지 처리 프로세서장치의 핵심 기능을 수행하는 부분으로서 OS 및 응용 프로그램이 탑재되고, 외부와의 인터페이스 기능은 프로세서 시스템버스의 마스터로서 제어망 정합 통신 프로세서 및 신호단말망 정합 통신 프로세서와 상호 통신하는 기능과 내부 기능상 에러발생시 경보장치로 경보신호를 송출하는 기능을 갖는다.

도면에서와 같이 주 프로세서는 중앙처리부, 인터럽트 제어부, 시스템 메모리부, 프로세서 시스템버스 인터페이스부, 고장, 감시부로 구성된다.

중앙처리부는 전체적인 제어를 처리하는 CPU, 기본 기능을 수행하도록 프로그램을 실장한 롬, 프로그램 수행상 데이터 저장을 위한 램, 0.4㎲-4ms(RTC1, WDT1), 1.6㎲-20s(RTC2, WDT2)의 타이머 기능과 16개의 인터럽트 포트를 지원하는 다기능 디바이스 및 리세트 신호와 클럭 신호를 공급하는 주변회로로 구성되어 저체적인 제어 기능을 수행한다.

인터럽트 제어부는 레벨7까지의 인터럽트 처리를 할 수 있으며, 레벨7과 레벨6은 주 프로세서 내부에서 발생하는 인터럽트 소스를 사용하고, 레벨5는 제어망 정합 통신 프로세서에서 입력되며, 레벨4는 신호단말망 정합 통신 프로세서에서 입력된다.

각 인터럽트 레벨에 대해서 인터럽트 확인 신호를 출력 시켜서 인터럽트 처리가 수행되도록 하였다.

시스템 메모리부는 16메가 바이트의 DRAM으로 구성되어 있으며 제어회로를 두어 행어드레스와 열어드레스를 발생시켜서 멀티플렉싱하여 DRAM을 액세스한다. DRAM의 효율적인 사용을 위하여 4메가 바이트의 뱅크 4개로 구성하고 데이터 전송 크기에 따라 4개의 읽기/쓰기 신호가 인에이블 되도록 하였고 DRAM에 쓸때는 패리티 비트를 발생시켜 저장하고 읽을때는 패리티 비트를 검사하도록 하여 데이터 비트에러를 검출할 수 있도록 하였다.

프로세서 시스템버스 인터페이스부는 어드래스신호, 어드레스 변경신호, 어드레스 스트로우브 신호, 데이터 스트로우브 신호, 쓰기 신호, 롱 워드 신호를 출력 시켜서 각각의 통신 프로세서에게 공급하여 상호간 데이터 전송을 수행하며, 각각의 통신 프로세서에서 인터럽트를 걸어 왔을때 인터럽트 싸이클 신호를 통신 프로세서에게 출력 시켜 인터럽트 처리를 하도록 한다. 각각의 통신 프로세서는 데이터전송 확인신호, 버스 에러신호, 패리티 유효 신호가 입력되고, 데이터 신호가 상호간에 입출력 되어 프로세서 시스템버스를 통한 통신 기능을 수행한다.

고장 감시부는 각 통신 프로세서에서 입력되는 경보신호를 감시하고, 자체에서 CPU가 다운 되었거나 초기화를 진행 중일때 경보신호를 발생시켜서 경보장치로 송출한다.

신호단말망 정합 통신 프로세서는 주 프로세서의 로드를 줄이기 위해 신호단말망과의 메시지 송수신을 전담하고 주 프로세서와의 통신을 위해 프로세서 시스템버스와의 인터페이스기능 및 기능상 에러 발생시 경보장치로 경보신호를 송출하는 기능을 갖는 전용의 입출력 프로세서이다. 프로세서 시스템버스와의 인터페이스 기능으로서 주 프로세서와의 통신을 위해 롱 워드 포트인DPRAM(Dual Port RAM)을 구성하였으며, 각 프로세서가 액세스 기능하도록 버스 중재회로를 두었다. 주 프로세서가 롱워드 액세스를 제외한 워드 및 ㅂ이트 액세스가 가능하도록 데이터 교환 기능이 있고, 신호단말망 정합통신 프로세서의 상태를 주 프로세서가 액세스 할 수 있는 상태 레지스터가 제공된다. 주 프로세서가 신호단말망 정합통신 프로세서의 DPRAM의 일정 영역을 액세스할때, 로컬 CPU에 인터럽트가 발생되도록 하고, 이 프로세서에서 주 프로세서로 프로그램에 의해 결정된 인터럽트 레벨 및 벡터를 전달 하도록 되어 있다.

신호단말망과의 메시지 송수신 기능에서는 CPU의 부하를 줄이고 고속으로 통신을 수행하기 위해 직접 메모리 액세스 제어기와 직력 입출력 제어기를 두었으며 송수신 데이터의 오우버런을 방지 하기 위해 로컬 메모리와 직렬 입출력 제어기간에 FIFO(First-In First Out)를 두었다. 신호단말망으로부터 수신되는 메시지는 일단 로컬 램에 저장한 후 에러 유무를 검사하여 에러가 있으면 추후 디버킹을 위하여 에러 영역에 그 데이터를 저장하고 주 프로세서에게는 통보하지 않으며, 에러가 없으면 DPRAM에 복사하여 두고 주 프로세서에게 인터럽트를 걸어서 처리할 메시지가 있음을 통보해 준다. 주 프로세서는 이 메시지를 즉시 자신의 로컬렘에 복사한 후 메시지를 가져갔음을 알리는 플래그를 세트하고 메시지를 처리한다. 신호 단말망으로 송신하는 메시지는 주 프로세서가 DPRAM에 써넣고 송신할 메시지가 있음을 알리는 플래그를 세트해 놓는다. 신호 단말망 정합 통신 프로세서는 이 플래그를 폴링하여 플래그가 세트되어 있으면 그 메시지를 신호 단말망으로 송신을 완료하고 이 플래그를 클리어 시켜준다. 이렇게 하므로써 고속의 메시지 송수신이 원할하게 이루어질 수 있게 된다.

경보신호는 CPU가 다운 되었을때, 리셋트 기간중일때, 주 프로세서의 명령에 의해 초기화를 시키는 중일때 발생시켜서 경보장치로 송출하게 되어 있다.

제어망 정합 통신 프로세서는 신호단말망 정합 통신 프로세서와 구조 및 기능이 유사하나 각각의 망에 적합한 구조를 갖고 있으며, 구조상의 차이점은 직렬 입출력 제어기(R68561)가 다른 점이며 이에 따라 부가적인 회로로 다르다. 신호단말망 정합 통신 프로세서에서 사용한 직렬 입출력 제어기는 워드포트이고, 한개의 통신 채널이 제공되며, 메시지 수신시에 한 바이트의 어드레스를 비교하고, 송수신 인터럽트 원인이 각각 구분되어 인터럽트가 수행되고, 송신과 수신 FIFO가 각각 8바이트이다. 이에 따라 워드포트 FIFO가 외부에 구성되었다.

한편, 제어망 정합 통신 프로세서에서 사용한 직렬 입출력 제어기(SCN68562)는 바이트 포트이고, 두개의 채널이 제공되며, 메시지 수신사에 두 바이트의 어드레스를 비교하고, 송수신 인터럽트 원인이 구분되어지 않으며 송신파 수신중 어느 하나의 원인이 발생하면 인터럽트가 수행되고, 송신과 수신 FIFO가 각각 4바이트이다. 따라서 바이트 포트 FIFO가 외부에 구성 되었으며, 워드 데이터를 바이트 데이터로 전송하기 위한 워드 데이터 바꿈회로가 구성되었다.

이와 같이 구조 및 기능은 유사하지만 제어망 정합 통신 프로세서는 메시지 수신시에 두 바이트의 어드레스를 비교하여 맞으면 받아들이고, 신호단말망 정합 통신 프로세서는 메시지 수신시에 한바이트의 어드레스를 비교하여 맞으면 받아들일 수 있도록 실현되었다. 제5도는 제어망 및 신호단말망과 통신 프로세서간에 주고 받는 신호메시지 프레임 포멧을 나타낸 것이다. 개시 플래그(F)는 한 신호 메시지의 시작을 표시하며 종료 플래그(F)는 한 신호 메시지의 끝을 표시한다. 통상 한 신호 메시지의 개시 플래그는 선행 신호 메시지의 종료 플래그이며 비트 패턴은 0.1111110이다. 착신부 주소와 발신부 주소는 각각 16비트로 구성되며 Al은 착신 프로세서 주소, A2는 착신 프로세서 그룹 주소, A3은 발신 프로세서주소, A4는 발신 프로세서 그룹 주소를 나타낸다. DATA는 No.7메시지를 의미하며 최대 292 바이트를 초과하지 않는다. FCS(Frame Check Sequence)는 모든 신호 메시지의 오류를 검출하기 위해 사용되며 16비트로 구성되어 있다. 신호 메시지 프레임 전송순서는 그림에서와 같이 최하위 비트(L)부터 차례로 전송된다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 전전자 교환기의 공통선 신호장치에서 일정규모 이상의 신호단말을 그룹화하여 처리하도록 함으로써 공통선 신호장치의 규모가 커질때 용량의 증설 및 시스템의 유지보수를 용이하게 하고 자체의 고장 검출 및 기능을 가짐으로써 높은 신회도를 가지는 효과가 있다.

Claims (5)

1. 전자교환기의 공통선 신호장치에 있어서, 신호다말로 부터 입력된 신호 메시지를 해당 사용자로부터 루팅하거나, 사용자로 브터 입력된 신호 메시지를 해당 신호단말로 루팅하는 메시지 처리기능을 갖는 프로세서 처리장치로서 OS 및 응용 프로스램이 탑재되어 핵심기능을 수행하는 주 프로세서, 제어망과의 메시지 송수신을 전달하는 제어망 정합 통신 프로세서, 신호 단말망과의 메시지 송수시늘 전담하는 신호단말망 정합 통신 프로세서, 상기 프로세서들간의 통신을 위한 프로세서 시스템버스를 구비한 것을 특징으로 하는 신호메시지 처리 프로세서 장치.
2. 제1항에 있어서, 상기 주 프로세서는 CPU, 롬, 램, 다기능 디바이스 및 주변회로로 구성되어 전체적인 제어기능을 하는 중앙처리부, 상기 중앙 처리부에 연결되어 두개의 자체발생 인터럽트와 두개의 통신 프로세서로 부터의 인터럽트를 처리하는 인터럽트 제어부, 상기 중앙 처리부에 연결되어 4메가 바이트의 뱅크4개로 16메가 바이트의 DRAM으로 구성하여 시스템에 필요한 메모리를 제공하는 시스템 메모리부, 상기 중앙처리부에 연결되어 통신 프로세서와 데이터 및 제어신호를 주고 받기 위한 프로세서 시스템 버스 인터페이스부, 상기 중앙처리부에 연결되어 통신 프로세서로 부터의 입력신호를 감시하고 기능 고장시 경보를 송출하는 고장 감시부를 구비하는 것을 특징으로 하는 신호 메시지 처리 프로세서 장치.
3. 제1항에 있어서, 상기 신호단말망 정합 통신 프로세서는 프로세서 시스템 버스에 연결되어 DPRAM을 통하여 주 프로세서와 통신하며, 워드 포트이면서 한 바이트의 어드레스를 비교하여 데이터를 수신토록 하고 로컬 메모리와 입출력 제어기 사이에 워드포트 FIFO를 두어 송수신 데이터의 오우버런을 방지하도록 하며 6가지의 차동신호를 이용하여 신호 단말망과의 통신을 하도록 구성된 것을 특징으로 하는 신호 메시지 처리 프로세서장치.
4. 제1항에 있어서, 상기 제어망 정합 통신 프로세서는 프로세서 시스템버스에 연결되어 DPRAM을 통하여 주 프로세서와 통신하며, 바이트 포트이면서 두 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 바이트 포트 FIFO를 두어 송수신 데이터의 오우버런을 방지하도록 하며 6가지의 차동신호를 이용하여 제어망과의 통신을 하도록 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.
5. 제1항에 있어서, 상기 프로세서 시스템 버스는 주 프로세서 및 각 통신 프로세서에 연결되어 이들 상호간의 데이터와 제어신호의 통로로 사용되며 인터럽트 처리를 위한 우선 인터럽트 그룹신호, 데이터 전송을 위한 데이터 전송버스 그룹신호, 각 프로세서간의 데이터 전송버스 중재를 위한 데이터 전송버스 중재 그룹신호, 다양한 온도를 위한 유티리티 그룹신호, 각 프로세서에서 독자적으로 필요한 사용자 그룹신호로 구성된 것을 특징으로 하는 신호 메시지 처리 프로세서장치.