JPS62204362A - ネツトワ−クによる共有メモリ方式 - Google Patents
ネツトワ−クによる共有メモリ方式Info
- Publication number
- JPS62204362A JPS62204362A JP61047086A JP4708686A JPS62204362A JP S62204362 A JPS62204362 A JP S62204362A JP 61047086 A JP61047086 A JP 61047086A JP 4708686 A JP4708686 A JP 4708686A JP S62204362 A JPS62204362 A JP S62204362A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- packet
- shared memory
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 3
- 238000004458 analytical method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段
作用
実施例
（ａ） 実施例の構成
（ｂ） 実施例の動作
（Ｃ） 他の実施例
発明の効果
〔概 要〕
複数のプロセッサでメモリを共有するシステムに訃いて
、共有メモリと複数のプロセッサをネットワークで接続
することによシ、共有メモリやブ四セッサ間の距離を大
きくすることを可能としたものである。
、共有メモリと複数のプロセッサをネットワークで接続
することによシ、共有メモリやブ四セッサ間の距離を大
きくすることを可能としたものである。
本発明はネットワークによる共有メモリ方式に係シ、特
に共有メモリと複数のプロセッサをネットワークで接続
し、共有メモリに対するアクセス制御をネットワークを
経由して行なうようにしたものに関する。
に共有メモリと複数のプロセッサをネットワークで接続
し、共有メモリに対するアクセス制御をネットワークを
経由して行なうようにしたものに関する。
データ処理を効率的に行なうために複数のプロセッサを
動作させることが行なわれているが、この場合、同一デ
ータを共同使用するため１つのメモリを各プロセッサで
共有する共有メモリ方式が使用される。
動作させることが行なわれているが、この場合、同一デ
ータを共同使用するため１つのメモリを各プロセッサで
共有する共有メモリ方式が使用される。
従来、このようなシステムは、第８図（ａ）、（ｂ）に
示す如く、複数のプロセッサ３２−０．３２−１・・・
３２−ｎを共有メモリ３０に接続するとき、共有メモＩ
Ｊ ３０に対するアクセス競合を調整するアービタ３１
を経由して接続するが、計算機バスあるいはパスの延長
上で構成されておシ、共有メモ°す３０やプロセッサ３
２−０〜３２−１間の距離が数１０（２〜数ｍ以内に制
限されていた。
示す如く、複数のプロセッサ３２−０．３２−１・・・
３２−ｎを共有メモリ３０に接続するとき、共有メモＩ
Ｊ ３０に対するアクセス競合を調整するアービタ３１
を経由して接続するが、計算機バスあるいはパスの延長
上で構成されておシ、共有メモ°す３０やプロセッサ３
２−０〜３２−１間の距離が数１０（２〜数ｍ以内に制
限されていた。
このため、物理的に離れた機器によってマルチプロセッ
サシステムを構成することが困難となシ。
サシステムを構成することが困難となシ。
システム全体が物理的に同一場所に設置されるため、シ
ステムの構築に自由度が制限されるのみならず、電源断
や災害など主として外部からの物理的障害によってシス
テム全体が運用できなくなるという可能性があった。
ステムの構築に自由度が制限されるのみならず、電源断
や災害など主として外部からの物理的障害によってシス
テム全体が運用できなくなるという可能性があった。
また、従来のネットワークを用いてマルチプロセッサシ
ステムを構成した場合、従来のネットワーク通信制御は
主にソフトウェア制御によって行なわれるため通信速度
が低速となる問題点があった０ 本発明の目的はこのような問題点を改善するため、前記
バスの代シにネットワークを使用し、共有メモリ型のマ
ルチプロセッサ方式を構成するようにしたものである。
ステムを構成した場合、従来のネットワーク通信制御は
主にソフトウェア制御によって行なわれるため通信速度
が低速となる問題点があった０ 本発明の目的はこのような問題点を改善するため、前記
バスの代シにネットワークを使用し、共有メモリ型のマ
ルチプロセッサ方式を構成するようにしたものである。
前記目的を達成するため９本発明では、第１図に示す如
く、ネットワーク伝送路ＮＷに、複数のノードＮＤ０、
ＮＤ１、ＮＤ２−・・を接続し１例えばノードＮＤＯに
共有メモリ１とアービタ２を設置し、ノードＮＤＩ、Ｎ
Ｄ２・・・にプロセッサとバックアメモリを設置する。
く、ネットワーク伝送路ＮＷに、複数のノードＮＤ０、
ＮＤ１、ＮＤ２−・・を接続し１例えばノードＮＤＯに
共有メモリ１とアービタ２を設置し、ノードＮＤＩ、Ｎ
Ｄ２・・・にプロセッサとバックアメモリを設置する。
プロセッサから共有メモリ１のデータをリードするとき
、ネットワーク伝送路ＮＷにパケットを送出してリード
アクセス要求を行ない、共有メモ＋７１に対する各プロ
セッサからのアクセス競合調整をアービタ２で行い、読
み出されたデータを受信し、バッファ・メモリにコピー
する。そしてバッファ・メモリにコピーされたデータを
使用してプロセッサはリードアクセスを行う。そして共
有メモリ１にライトアクセスが行われたとき、ノル−ド
ウエア制御によりそのバックアメモリのデータを無効化
する。このようにネットワークを用いてマルチプロセッ
サシステムを構成するので共有メモリやプロセッサ間の
距離を数１０ｍ〜数りにすることが可能となる。
、ネットワーク伝送路ＮＷにパケットを送出してリード
アクセス要求を行ない、共有メモ＋７１に対する各プロ
セッサからのアクセス競合調整をアービタ２で行い、読
み出されたデータを受信し、バッファ・メモリにコピー
する。そしてバッファ・メモリにコピーされたデータを
使用してプロセッサはリードアクセスを行う。そして共
有メモリ１にライトアクセスが行われたとき、ノル−ド
ウエア制御によりそのバックアメモリのデータを無効化
する。このようにネットワークを用いてマルチプロセッ
サシステムを構成するので共有メモリやプロセッサ間の
距離を数１０ｍ〜数りにすることが可能となる。
（ａ） 実施例の構成
本発明の一実施の構成を、第２図〜第４図にもとづき、
他国を参照して説明する。
他国を参照して説明する。
第２図は１本発明に使用するノードの構成図。
第３図はリング状ネットワークを伝達するパケットの１
例、第４図はプロセッサ側のノードにおけるバッファ・
メモリの説明図である。
例、第４図はプロセッサ側のノードにおけるバッファ・
メモリの説明図である。
図中、３は受信部であってネットワーク伝送路ＮＷよシ
伝送されたパケットを受信するもの、４は受信パケット
・バッファであって、受信されたパケットが一時保持さ
れるもの、５はヘッダ解析部であって受信パケット・バ
ッファに保持されたパケットのヘッダ部分を解析するも
の、６は送信パケット・バッファであってネットワーク
伝送路ＮＷに出力されるべきデータが一時セットされる
もの、７は送信部でアラて受信バケツ）−バッファ４ま
たは送信パケット・バッファ６に一時的にセットされた
データをネットワーク伝送路ＮＷに出力するものである
。そして１０は、第１図に示されるノードＮＤＯにおけ
るアービタ２またはノードＮＤＩ、ＮＤ２・・・におけ
るプロセッサのいずれかを示すものであシ、第２図が共
有メモリ側のノードＮＤＯを示すときはアービタを示す
ものとなシ、プロセッサ側のノードＮＤＩ、ＮＤ２・・
・を示すときはプロセッサを示すものとなシこのときバ
ックアメモリＢｕｆも設置されるものとなる。そしてＳ
は切替スイッチであって、ヘッダ解析部５によ多制御さ
れる可動接点ＳＯおよび固定接点Ｓ１、Ｓ２を具備して
いる。
伝送されたパケットを受信するもの、４は受信パケット
・バッファであって、受信されたパケットが一時保持さ
れるもの、５はヘッダ解析部であって受信パケット・バ
ッファに保持されたパケットのヘッダ部分を解析するも
の、６は送信パケット・バッファであってネットワーク
伝送路ＮＷに出力されるべきデータが一時セットされる
もの、７は送信部でアラて受信バケツ）−バッファ４ま
たは送信パケット・バッファ６に一時的にセットされた
データをネットワーク伝送路ＮＷに出力するものである
。そして１０は、第１図に示されるノードＮＤＯにおけ
るアービタ２またはノードＮＤＩ、ＮＤ２・・・におけ
るプロセッサのいずれかを示すものであシ、第２図が共
有メモリ側のノードＮＤＯを示すときはアービタを示す
ものとなシ、プロセッサ側のノードＮＤＩ、ＮＤ２・・
・を示すときはプロセッサを示すものとなシこのときバ
ックアメモリＢｕｆも設置されるものとなる。そしてＳ
は切替スイッチであって、ヘッダ解析部５によ多制御さ
れる可動接点ＳＯおよび固定接点Ｓ１、Ｓ２を具備して
いる。
ネットワーク伝送路ＮＷに伝送されるパケットは、第３
図に示す如く、ヘッダ部とデータ部を具備し、ヘッダ部
には受信先のノード番号を示す受信者アドレス、アクセ
スするデータアドレス、送信元のノード番号を示す送信
者アドレスと、７ラグ【が記入されている。このフラグ
ｆは共有メそす１がライトアクセスされたことを示すも
のであシ、共有メモリ１のデータに書替えが行われたと
き、アービタ２はフラグｆを例えば「１」にする。
図に示す如く、ヘッダ部とデータ部を具備し、ヘッダ部
には受信先のノード番号を示す受信者アドレス、アクセ
スするデータアドレス、送信元のノード番号を示す送信
者アドレスと、７ラグ【が記入されている。このフラグ
ｆは共有メそす１がライトアクセスされたことを示すも
のであシ、共有メモリ１のデータに書替えが行われたと
き、アービタ２はフラグｆを例えば「１」にする。
なおネットワーク伝送路ＮＷ上では、同時に１つのパケ
ットしか伝送できない。
ットしか伝送できない。
バックアメモリＢｕｆは、第４図に示す如く、メモリ１
１とフラグ部１２を具備する。メモリ１１はプロセッサ
１３が共有メモリ１に対してリードアクセスして得たデ
ータをコピーするものである。
１とフラグ部１２を具備する。メモリ１１はプロセッサ
１３が共有メモリ１に対してリードアクセスして得たデ
ータをコピーするものである。
このコピ一単位は１通常共有メモリ１がセグメントやペ
ージに区分されているので、この区分単位例えばページ
単位でコピーされるが、勿論これのみに限定されるもの
ではなく、もつと小さな単位でも大きな単位でも適用で
きる。フラグ部１２はメモリ１１内にデータがコピーさ
れたとき、このメモリ１１内のデータが有効か無効かを
示すフラグを出力するものでアシメモリ１１に有効なデ
ータがコピーされたときヘッダ解析部５の制御信号にも
とづき「１」を出力する。
ージに区分されているので、この区分単位例えばページ
単位でコピーされるが、勿論これのみに限定されるもの
ではなく、もつと小さな単位でも大きな単位でも適用で
きる。フラグ部１２はメモリ１１内にデータがコピーさ
れたとき、このメモリ１１内のデータが有効か無効かを
示すフラグを出力するものでアシメモリ１１に有効なデ
ータがコピーされたときヘッダ解析部５の制御信号にも
とづき「１」を出力する。
切替スイッチＳは受信バッファパケット４にセットされ
たデータをプロセッサ（共有メモリ側ノードのときはア
ービタ）に伝達するか、送信部７に伝達するか選択する
ものである。ヘッダ解析部５がパケットのヘッダ部、４
（１１）にその受信者アドレスをチェックして自ノード
に対して伝送されたデータであることを判別したとき切
替スイッチＳは固定接点Ｓ２側とオンとなる。勿論切替
スイッチＳを半導体のスイッチング素子で構成すること
もできる。
たデータをプロセッサ（共有メモリ側ノードのときはア
ービタ）に伝達するか、送信部７に伝達するか選択する
ものである。ヘッダ解析部５がパケットのヘッダ部、４
（１１）にその受信者アドレスをチェックして自ノード
に対して伝送されたデータであることを判別したとき切
替スイッチＳは固定接点Ｓ２側とオンとなる。勿論切替
スイッチＳを半導体のスイッチング素子で構成すること
もできる。
（ｂ） 実施例の動作
本発明において、同時に１つのパケットしか伝送できな
いネットワークの例としてリング屋のネットワークを使
用した例について説明する。具体的にはシングル・トー
クン０リング方式が・使用される。
いネットワークの例としてリング屋のネットワークを使
用した例について説明する。具体的にはシングル・トー
クン０リング方式が・使用される。
ところで、リング型ネットワークではパケット送信者が
送シ出したパケットは、リング屋の伝送路を周回し、受
信者あるいは送信者自身がそのパケットを除去する。送
信者が除去する場合、送信したパケットはネットワーク
内の全ての受信者を経由した後に送信者に戻ってくるの
で、そのパケットを確認することによって送信の完了を
確認することができる。また１つの物理的なパケットに
よってネットワークの全ノードに対して同一のパケット
を送る。つまシブロードキャストすることが可能である
。そしてブロードキャスト・パケットの場合はそのパケ
ットの取込みと送信を同時に行うことができる。
送シ出したパケットは、リング屋の伝送路を周回し、受
信者あるいは送信者自身がそのパケットを除去する。送
信者が除去する場合、送信したパケットはネットワーク
内の全ての受信者を経由した後に送信者に戻ってくるの
で、そのパケットを確認することによって送信の完了を
確認することができる。また１つの物理的なパケットに
よってネットワークの全ノードに対して同一のパケット
を送る。つまシブロードキャストすることが可能である
。そしてブロードキャスト・パケットの場合はそのパケ
ットの取込みと送信を同時に行うことができる。
第２図〜第４図に示した本発明の一実施例構成の動作に
ついて、プロセッサ１３からのアクセスを中心に、第５
図、第６図のフローチャートにも −とづき、第１図
を参照して説明する。
ついて、プロセッサ１３からのアクセスを中心に、第５
図、第６図のフローチャートにも −とづき、第１図
を参照して説明する。
（１） リードアクセス（１）
初期状態においてバッファメモリＢｕｆのメモリ１１に
はデータがないのでフラグ部１２はメモリ１１内に有効
なデータが存在しないことを示す「Ｏ」が出力されてい
る。したがって、プロセッサ１３は、第５図に示す如く
、共有メモリ１に対してリードアクセス要求のパケット
を送信パケット・バックアロ上に作成し、これを送信部
７よシ送信する■■。このときパケットの受信者アドレ
スにはノードＮＤＯが、送信者アドレスにはプロセッサ
１３のノード番号が記入され、データアドレス部には所
望のデータのアドレスが記入されている。ノードＮＤＯ
では、アービタ２が他プロセツサとの競合を調整して、
このリードアクセス要求に対し、共有メモリ１から所望
のデータを読み出し、応答バケットを作成してネットワ
ーク伝送路ＮＷ上に送信する。プロセッサ１３のヘッダ
解析部５がこれが受信パケット−バッファ４に受信され
たとき、その受信者アドレスを解読して応答パケットで
あることを認識すると■、切替スイッチＳを固定接点Ｓ
２側にオンとしてこのデータをメモリ１１に記入し■、
ｔた７ラグ部１２を「１」としてメモリ１１に有効なデ
ータの記入されたことをプロセッサ１３に伝達する。し
たがってプロセッサ１３はこのバッファ・メモリＢｕｆ
におけるメモリ１１のデータを読みデニタ処理を行う■
。
はデータがないのでフラグ部１２はメモリ１１内に有効
なデータが存在しないことを示す「Ｏ」が出力されてい
る。したがって、プロセッサ１３は、第５図に示す如く
、共有メモリ１に対してリードアクセス要求のパケット
を送信パケット・バックアロ上に作成し、これを送信部
７よシ送信する■■。このときパケットの受信者アドレ
スにはノードＮＤＯが、送信者アドレスにはプロセッサ
１３のノード番号が記入され、データアドレス部には所
望のデータのアドレスが記入されている。ノードＮＤＯ
では、アービタ２が他プロセツサとの競合を調整して、
このリードアクセス要求に対し、共有メモリ１から所望
のデータを読み出し、応答バケットを作成してネットワ
ーク伝送路ＮＷ上に送信する。プロセッサ１３のヘッダ
解析部５がこれが受信パケット−バッファ４に受信され
たとき、その受信者アドレスを解読して応答パケットで
あることを認識すると■、切替スイッチＳを固定接点Ｓ
２側にオンとしてこのデータをメモリ１１に記入し■、
ｔた７ラグ部１２を「１」としてメモリ１１に有効なデ
ータの記入されたことをプロセッサ１３に伝達する。し
たがってプロセッサ１３はこのバッファ・メモリＢｕｆ
におけるメモリ１１のデータを読みデニタ処理を行う■
。
バッファメモリの７ラグが「１」の場合には、そのｔま
バッファのデータを読む■■。
バッファのデータを読む■■。
（１１） リードアクセス（Ｉ）
ところで７ラグ部１２が「１」を出力しているときに、
プロセッサ１３が必要とするデータがメモリ１１に存在
しないとき、プロセッサ１３は送信パケットバッファ６
上に、前記（１）と同様に、リードアクセス要求のパケ
ットを作成し、必要なデータを共有メモリ１よシ得るこ
とＫなる。必要とするデータの有無は２例えばメモリ１
１に保持されているデータのアドレスを、アドレス保持
部（後述する第７図参照）に参照すればよい。
プロセッサ１３が必要とするデータがメモリ１１に存在
しないとき、プロセッサ１３は送信パケットバッファ６
上に、前記（１）と同様に、リードアクセス要求のパケ
ットを作成し、必要なデータを共有メモリ１よシ得るこ
とＫなる。必要とするデータの有無は２例えばメモリ１
１に保持されているデータのアドレスを、アドレス保持
部（後述する第７図参照）に参照すればよい。
（１） ライトアクセス
プロセッサ１３がライトアクセス要求を行う場合、第６
図（ａ）に示す如く、パケットの７−）グｆを「１」に
したブロードキャスト・パケットを送信する０゜このと
きデータアドレス部には共有メモリ内のデータアドレス
、データ部には勿論共有メモリ１へのライトデータが記
入されている。そしてプロセッサ１３のノードＮＤでは
ヘッダ解析部５がとのプｐ−ドキャスト・パケットの戻
ってきたことを監視し◎、それを確認したときライトア
クセスを終了する。なおこの間、プロセッサ１３はメモ
リ１１に対するリードアクセスを禁止される。ところで
、プロセッサ１３以外の他のノードでは、第６図（ｂ）
に示す如く、仁のブロードキャスト・パケットの７ラグ
ｆが「１」であることをヘッダ解析部が解読するので、
ブロードキャスト・パケットを受信したとき◎そのノー
ドにおけるバッファメモリの７ラグ部のフラグを「０」
としてバッファメモリのデータを無効化する０゜このラ
イトアクセスの場合、各ノードのパックアメモリのフラ
グを「０」としてデータの無効化を表示する操作と共有
メモリのデータを変更する操作は非可分な操作で実現さ
れる。すなわち、他のプロセッサのバッファ・メモリを
無効化シ、マた共有メモリのデータを変更し終るまで別
のアク七ス紘発生しない。そしてライトアクセス要求元
のノードにブロードキャスト・パケットが戻ったときラ
イトアクセスは終了する。
図（ａ）に示す如く、パケットの７−）グｆを「１」に
したブロードキャスト・パケットを送信する０゜このと
きデータアドレス部には共有メモリ内のデータアドレス
、データ部には勿論共有メモリ１へのライトデータが記
入されている。そしてプロセッサ１３のノードＮＤでは
ヘッダ解析部５がとのプｐ−ドキャスト・パケットの戻
ってきたことを監視し◎、それを確認したときライトア
クセスを終了する。なおこの間、プロセッサ１３はメモ
リ１１に対するリードアクセスを禁止される。ところで
、プロセッサ１３以外の他のノードでは、第６図（ｂ）
に示す如く、仁のブロードキャスト・パケットの７ラグ
ｆが「１」であることをヘッダ解析部が解読するので、
ブロードキャスト・パケットを受信したとき◎そのノー
ドにおけるバッファメモリの７ラグ部のフラグを「０」
としてバッファメモリのデータを無効化する０゜このラ
イトアクセスの場合、各ノードのパックアメモリのフラ
グを「０」としてデータの無効化を表示する操作と共有
メモリのデータを変更する操作は非可分な操作で実現さ
れる。すなわち、他のプロセッサのバッファ・メモリを
無効化シ、マた共有メモリのデータを変更し終るまで別
のアク七ス紘発生しない。そしてライトアクセス要求元
のノードにブロードキャスト・パケットが戻ったときラ
イトアクセスは終了する。
（Ｃ） 他の実施例
前記の実施例の場合には、共有メモリ１内の一部が書き
替えられたとき各ノードのメモリを同時に無効化してい
る。このような場合、バッファ・メモリによっては保持
していないデータが変更されたときでも一律に無効化す
るよシも、実際に書き替えられたデータが記入されてい
るメモリのみ無効化する方がよい。
替えられたとき各ノードのメモリを同時に無効化してい
る。このような場合、バッファ・メモリによっては保持
していないデータが変更されたときでも一律に無効化す
るよシも、実際に書き替えられたデータが記入されてい
るメモリのみ無効化する方がよい。
そのため１本発明の第２実施例では、第７図に示す如く
、アドレス保持部１４を設けてメモリ１１に保持されて
いるデータのアドレス情報を保持しておく。そしてヘッ
ダ解析部１５でそのフラグｆが「１」の書き替えを示す
ブロードキャスト・パケットを解読したとき、第３図に
示す如く、その受信者アドレス部分く記入されているデ
ータアドレスをアドレス保持部１４に保持したアドレス
と比較して、書き替え部分がそのノードのメモリ１１に
保持されたデータに含まれていることを認識した場合ｒ
ｌｃ７９グ部１２を「ｏｊ Ｋｌ、て無効化する。
、アドレス保持部１４を設けてメモリ１１に保持されて
いるデータのアドレス情報を保持しておく。そしてヘッ
ダ解析部１５でそのフラグｆが「１」の書き替えを示す
ブロードキャスト・パケットを解読したとき、第３図に
示す如く、その受信者アドレス部分く記入されているデ
ータアドレスをアドレス保持部１４に保持したアドレス
と比較して、書き替え部分がそのノードのメモリ１１に
保持されたデータに含まれていることを認識した場合ｒ
ｌｃ７９グ部１２を「ｏｊ Ｋｌ、て無効化する。
勿論リードアクセス要求のとき、アクセス先はわかるの
で自ノードのメモリ１１に保持されているデータのアド
レスをプロセッサ１３から記入してもよいし、第７図に
示す如く、リードアクセス要求に対する応答パケットの
一部１例えば受信者アドレスにデータアドレスを記入し
ておき、これをヘッダ解析部１５がアドレス保持部１４
に記入するようにしてもよい０ なお前記説明においてパケット送信はリード／ライトア
クセス要求時にプロセッサから作成された例について説
明したが、これのみに限定されるものでは力＜、専用の
ネットワーク・ノー−ドウエアによシ行うこともできる
。またネットワークとしてリング型のものについて説明
したが、勿論これのみに限定されず、バス型のネットワ
ークでも使用できる。
で自ノードのメモリ１１に保持されているデータのアド
レスをプロセッサ１３から記入してもよいし、第７図に
示す如く、リードアクセス要求に対する応答パケットの
一部１例えば受信者アドレスにデータアドレスを記入し
ておき、これをヘッダ解析部１５がアドレス保持部１４
に記入するようにしてもよい０ なお前記説明においてパケット送信はリード／ライトア
クセス要求時にプロセッサから作成された例について説
明したが、これのみに限定されるものでは力＜、専用の
ネットワーク・ノー−ドウエアによシ行うこともできる
。またネットワークとしてリング型のものについて説明
したが、勿論これのみに限定されず、バス型のネットワ
ークでも使用できる。
本発明によればネットワークを使用してマルチプロセッ
サ共有メモリ方式を構成し、特にライトアクセス時のバ
ッファ状態制御をノー−ドウエアによって高速に実現す
ることができるので、共有メモリやプロセッサ間の距離
を数ｍ以内に制限する必要がなく、物理的に分散して配
置することが可能となる。そのため従来のように略同−
の場所にまとめて設置する必要がなくなシ、災害などの
外部からの物理的障害に対して信頼性のあるものを得る
ことができる。
サ共有メモリ方式を構成し、特にライトアクセス時のバ
ッファ状態制御をノー−ドウエアによって高速に実現す
ることができるので、共有メモリやプロセッサ間の距離
を数ｍ以内に制限する必要がなく、物理的に分散して配
置することが可能となる。そのため従来のように略同−
の場所にまとめて設置する必要がなくなシ、災害などの
外部からの物理的障害に対して信頼性のあるものを得る
ことができる。
第１図は本発明の原理図。
第２図は本発明におけるノードの構成。
第３図はパケットの１例。
第４図はプロセッサ側のノードにおけるバッファ・メモ
リの説明図。 第５図はリードアクセスのフローチャート。 第６図はライトアクセスのフローチャート。 第７図は本発明の他の実施例。 第８図は従来例を示す。 １・・・共有メモリ。 ２・・・アービタ。 ３・・・受信部。 ４・・・受信パケットｅバッファ。 ５・・・ヘッダ解析部！ ６８．＋送信パケット・バッファ。 ７・・・送信部。
リの説明図。 第５図はリードアクセスのフローチャート。 第６図はライトアクセスのフローチャート。 第７図は本発明の他の実施例。 第８図は従来例を示す。 １・・・共有メモリ。 ２・・・アービタ。 ３・・・受信部。 ４・・・受信パケットｅバッファ。 ５・・・ヘッダ解析部！ ６８．＋送信パケット・バッファ。 ７・・・送信部。
Claims (1)
- 【特許請求の範囲】 複数のプロセッサと、これらのプロセッサからアクセス
可能な共有メモリを備えたデータ処理方式において、 同時に１つのパケットしか伝送できないネットワークＮ
Ｗと、 このネットワークＮＷに接続された複数のノード（ＮＤ
０、ＮＤ１、ＮＤ２・・・）と、 前記ノードの１つにアービタ（２）と共有メモリ（１）
を配置し、 他のノードにプロセッサと、共有メモリ（１）のデータ
をコピーするメモリ（１１）と、該メモリ（１１）に記
入されたデータの有効性を表示するフラグ手段（１２）
を設けたことを 特徴とするネットワークによる共有メモリ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047086A JPH0756647B2 (ja) | 1986-03-04 | 1986-03-04 | ネツトワークによる共有メモリ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047086A JPH0756647B2 (ja) | 1986-03-04 | 1986-03-04 | ネツトワークによる共有メモリ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204362A true JPS62204362A (ja) | 1987-09-09 |
| JPH0756647B2 JPH0756647B2 (ja) | 1995-06-14 |
Family
ID=12765365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61047086A Expired - Lifetime JPH0756647B2 (ja) | 1986-03-04 | 1986-03-04 | ネツトワークによる共有メモリ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756647B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109403A (ja) * | 1987-10-09 | 1989-04-26 | Instron Corp | 複数の制御要素の相互作用的制御を行なうための回路 |
| JPH02123453A (ja) * | 1988-11-02 | 1990-05-10 | Mitsubishi Electric Corp | ネットワーク・システムのデータ転送方式 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4937537A (ja) * | 1972-08-07 | 1974-04-08 | ||
| JPS5387647A (en) * | 1977-01-13 | 1978-08-02 | Toshiba Corp | Multi-computer system |
| JPS53133343A (en) * | 1977-04-27 | 1978-11-21 | Hitachi Ltd | Loop-type calculator network |
| JPS5860851A (ja) * | 1981-10-08 | 1983-04-11 | Toshiba Corp | デ−タ伝送方式 |
-
1986
- 1986-03-04 JP JP61047086A patent/JPH0756647B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4937537A (ja) * | 1972-08-07 | 1974-04-08 | ||
| JPS5387647A (en) * | 1977-01-13 | 1978-08-02 | Toshiba Corp | Multi-computer system |
| JPS53133343A (en) * | 1977-04-27 | 1978-11-21 | Hitachi Ltd | Loop-type calculator network |
| JPS5860851A (ja) * | 1981-10-08 | 1983-04-11 | Toshiba Corp | デ−タ伝送方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109403A (ja) * | 1987-10-09 | 1989-04-26 | Instron Corp | 複数の制御要素の相互作用的制御を行なうための回路 |
| JPH02123453A (ja) * | 1988-11-02 | 1990-05-10 | Mitsubishi Electric Corp | ネットワーク・システムのデータ転送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756647B2 (ja) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613071A (en) | Method and apparatus for providing remote memory access in a distributed memory multiprocessor system | |
| US6971098B2 (en) | Method and apparatus for managing transaction requests in a multi-node architecture | |
| US4562539A (en) | Data processing system | |
| US4205373A (en) | System and method for accessing memory connected to different bus and requesting subsystem | |
| CA2170458C (en) | Multi-cluster computer system | |
| EP0427250B1 (en) | Method and apparatus for exploiting communications bandwidth as for providing shared memory | |
| US8051325B2 (en) | Multiprocessor system and failure recovering system | |
| KR970029014A (ko) | 데이타 프로세싱 시스템 및 방법 | |
| KR20180071967A (ko) | 데이터 처리 | |
| JPH114279A (ja) | 先進的システム間送信方法および機構 | |
| EP0489583A2 (en) | Multiple processor cache control system | |
| JPS62204362A (ja) | ネツトワ−クによる共有メモリ方式 | |
| JP2002366427A (ja) | プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 | |
| JPS6054549A (ja) | デ−タ伝送方法および装置 | |
| US6741602B1 (en) | Work queue alias system and method allowing fabric management packets on all ports of a cluster adapter | |
| JPH0323026B2 (ja) | ||
| JP2824110B2 (ja) | 情報システムのバス通信制御方式 | |
| JPS60237566A (ja) | プロセツサ間通信方式 | |
| KR100498909B1 (ko) | 교환시스템의 프로세서간 통신 이중화 장치 | |
| JPS6031668A (ja) | 分散形情報処理システムの制御方式 | |
| JPH01129548A (ja) | 通信制御装置 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPS6160042A (ja) | ノ−ドの配列順序識別方式 | |
| KR20000042908A (ko) | 멀티프로세서 통신시스템에서 에이티엠 스위치 패브릭을이용한 데이터 전송 장치 및 방법 |