JPS6031668A - 分散形情報処理システムの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、情報処理システム、特に、広域に分散した複
数の計算機で情報を処理する場合に好適全敗形情報処理
システムの制御方式に関する。

〔発明の背景〕

従来の情報処理システムは、次の３つに大きく分類され
る。

（１）　単一コンピュータシステム （２）　マルチコンピュータシステム （３）　コンピュータネットワークシステムこのうち、
（１）と（２）は、同一フロア程度の狭い範囲に設置さ
れ、通常プロセッサとメモリの間は、尚速のアクセスが
可能である。一方、（３）は、遠く離れた位置にコンピ
ュータ（プロセッサとメモリ）を分散設置してそれらの
間を比較的低速の通信回線によって疎に結合したもので
あって、あるコンピュータから別のコンピュータのメモ
リを直接アクセスすることはできない。このため、各コ
ンピュータに共通に必要となるデータがあっても、それ
らを共有メモリの形で蓄えて各コンピュータからアクセ
スすることは不可能であった。

〔発明の目的〕

本発明の目的は、超高速伝送路？有効に使って、広範囲
に分散設置された複数のコンピュータが共通にアクセス
できる共有メモリを仮想的に実現する分散形情報処理シ
ステムの制御方式を提供するにとにある。

、ｌｃ’発明の概要〕 ・１上記目的を達成するため、本発明では、各コンピュ
ータのメモリの少くとも一部分を、ある一定時間内に相
互に超高速で伝送し合い、相互のメモリの内容を一致さ
せることによって、物理的には、分散して設置されてい
るメモリをシステムに１つおかれた共有メモリであるか
のように動作させることに特徴がある。

〔発明の実施例〕

以下、本発明の一実施例全図面を参照しつつ説明する。

第１図は、本発明の１つの適用システムである広域分散
処理システムの一実施例の構成である。

第１図において、ｌはコンピュータ、又はコンビ。

ユータ１を構成するプロセッサ、３はコンピユー。

り１を構成するメモリ、４は通信制御装置、５は伝送路
である。

第２図は、本発明に係る通信制御装置の一実施例の構成
を示す図である。第２図において、６はコンピュータ１
のメモリ３をアクセスするためのインタフェース部、７
は通信制御装置全体の制御を行う制御部、８は、伝送路
とのインタフェース回路（リピータ）、９Ｕ、伝送路５
とメモリ３の、間のデータ転送２’ｘムーズに行うため
の一時バツＪＩ、２ 不ア・（フレームメモリ）である。

：’第３図は、第１番目のコンピュータｌのメモリ、３
．０１部をなす仮想共有メモリセグメント１０の例を示
すもので、＃ｌで示す部分は、仮想共有メモリセグメン
ト１００１部を成し、ブロックと呼ばれて専ら、コンピ
ュータ１−１（第１番目のコンピュータ）が誓き込む場
所として確保されたメモリエリアである。また、＃２〜
＃４で示すブロックは、仮想共有メモリセグメントｌＯ
の１部を成シ、他のコンピュータ１−２〜１−４から送
られて来るデータをそれぞれ保持し、コンピュータ１−
１のプロセッサ２が読み出すエリアである。

なお、他のコンピュータ１−２〜１−４にも同僚の構造
の仮想共有メモリセグメント１０があるものとする。

第４図は、伝送路５を送受信されるフレームの１形式を
示すものである。

第４図のフレーム１１において、１１−１は伝送路の同
期をとるための特殊パターン５ＹＮＣ。

１１−２および１１−８はフレームの区切りを示す別の
特殊パターンＦ、１１−３は、送り先を示す目的地アド
レスＤＡ、１１−４は、送信元アドレスＳＡ、１１−５
は各種制御用の制御バイトＣ１１１−６はユーザデータ
ＤＡＴＡ、１１−７はエラ４を検出するため゛のフレー
ムチェックシーケンス１ｃｓである。

ここで目的地アドレス１１−３は、通常特定の通信制御
装置を指定するものであるが、これを特殊なパターン、
例えば、オール″１″にすることによって、すべての通
信制御装置に受けとらせるようにすることもできる。

第５図および第６図はそれぞれ通信制御装置４での送信
動作および受信動作の一例の７０−を示すものである。

昼下、通信制御装置の送信動作および受信動作につき詳
細に説明する。

送信動作 コンピュータｌの通信制御装置４は、仮想共有メモリセ
グメントｌＯのブロックの内容を、周期的にフレームメ
モリ９に取り込み（第５図のブロック２１）、フレーム
１１の部分１１−３〜１１−５に相当する伝送制御ヘッ
ダを付加しく第５図のブロック２２）伝送路５へ送出す
る（第５図のブロック２３）。送出されたデータは、受
信動作の項で詳しく述べるように、他のすべての通信制
御装置１−１〜１−４に受けとられる。

以下更に詳しく、上記動作を説明する。

、、５通信制御装置４の制御部７は、一定時間間隔で、
／！１１１ンヒュータ１の仮想共有メモリセグメントｌ
。

茅゛レロツク内のデータをフレームメモリ９に続出５号
。ここで複数ブロックのうち、この通信制御装置４にあ
らかじめ割）つけられたステーションアドレスに相当す
る番号のブロックをよみとる、例えば、ステーションア
ドレスが２ならばブロック＃２を読む。

フレームメモリ９に読み出されたデータは、第４図に示
す形のフレーム１１に仕立てられて、伝送路５にリピー
タ８経由で送られる。

伝送路に送出されたフレーム１１は、−巡して送信した
通信制御装置４のリピータ８に戻ってきたとき伝送路か
らとり除かれる（第５図のブロック２４）。

受信動作 通信制御装置４のリピータ８は、伝送路５を流れている
フレーム１１をフレームメモリ９に取込むと共に、伝送
路５に再度送出する（第６図のブロック３１）。

フレームメモリ９にストアさレタフレーム１１は、通信
制御装置４の制御部７によって、下記の処理が行われる
。

フレームチェックシーケンス（Ｆｅ２）１１−７を用い
て目的地アドレス（ＤＡ）１１−３、送信元アドレス（
８Ａ）１１−４、データ（ＤＡＴＡ）１１−６のエラー
の有無をチェックする（第６図のブロック３２）。エラ
ーがあれば、このフレームの以降の処理は行わず捨てて
しまう。

ｔｉｌｌｌ＋’Ｒ信元７　トレｘ　（Ｓ　Ａ　）　１　
ｉ　−４ヲ用いて仮想改−有メモリセグメント１０のブ
ロックを決定するＪ第６図のブロック３３）。例えば５
Ａ＝３であればブロック＃３といった具合に行う。受信
したフレームのデータ１１−６を、決定されたブロック
に誓き込む（第６図のブロック３４）。

上述した実施例に限らず、本発明では次のような変形が
考えられる。

（１）本発明は、リング形の伝送路に限られるものでな
く、バス形、スター形などであっても、ある局からの送
信データが他のすべての局に送られることが保証されて
いるものであれば何でもよい。

（２）フレーム受信時に、仮想共有メモリセグメント内
のどのブロックに受信フレームをストアするかの方法に
ついては、上述した送信元アドレスによる方法の他、デ
ータ部にセットされたブロック番号を用いても′よい。

（３）仮想共有メモリセグメントの開始アドレスについ
てハ、固定的にセットしておく方法の他、計算機からン
７トウエア的に設定する方法でもよい。

（４）本発明では、周期的にメモリを読み出すようにし
ているが、これをプロセッサからのトリガによって（例
えば内接を変更したとき）行うこともできる。

発明の効果〕 以上述べたように、本発明によれば、ある計算機のメモ
リにセットされた情報は、ある有限時間内に、他のすべ
ての計算機のメモリに自動的に転写されるので、計算機
のプログラムからみれば、あたかも、全計算機から共通
にアクセスできる共有メモリが存在するかの如く扱える
。これによって、計算機から計算機への情報転送は、伝
送制御のための計算機ソフトウェア・オーバヘッドなし
に行われる。

【図面の簡単な説明】

第１図は本発明を適用する広域分散処理システムの一実
施例の構成を示す図、第２図は本発明に係る通信制御装
置の一実施例の構成を示す図、第３図は仮想共有メモリ
セグメントの一例の構造を示す図、第４図は、伝送情報
のフォーマットの一例を示す図、第５図は通信制御装置
の送信動作の一例を示す流れ図、第６図は通信制御装置
の受信動作の一例を示す流れ図である。 １・・・コンピュータ、２・・・プロセッサ、３・・・
メモ１ハ４・・・通信制御装置、５・・・伝送路、９・
・・フレームメモリ。 特許出願人　工業技術院長　川田裕部 ｆ　１　図 第　Ｚｉ 亨　３　図 、３ ＶＪ４　図 １ 第　５　図 Ｉ　ｔ　図

Claims (1)

【特許請求の範囲】
1. それぞれ処理装置とメモリからなる複数個の計算機を分
   散して配置し、該計算機を通信制御装置を介して伝送路
   によって相互に結合してなる分散形情報処理−システム
   において、上記通信制御装置によって、周期的または所
   定時間に、上記計算機やメモリに格納されている情報を
   読み出し、該情°報金上記計算機のメモリ上に書き込み
   、各計算機：のメモリを共有メモリとして使えるように
   したことを特徴とする分散形情報処理システムの制御方
   式。