JPS633351B2 - - Google Patents

Info

Publication number
JPS633351B2
JPS633351B2 JP53083813A JP8381378A JPS633351B2 JP S633351 B2 JPS633351 B2 JP S633351B2 JP 53083813 A JP53083813 A JP 53083813A JP 8381378 A JP8381378 A JP 8381378A JP S633351 B2 JPS633351 B2 JP S633351B2
Authority
JP
Japan
Prior art keywords
message
message output
computer
computers
control word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53083813A
Other languages
English (en)
Other versions
JPS5523504A (en
Inventor
Shigeru Yamamoto
Hiroo Sugyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOKOKAWA DENKI KK
Original Assignee
YOKOKAWA DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOKOKAWA DENKI KK filed Critical YOKOKAWA DENKI KK
Priority to JP8381378A priority Critical patent/JPS5523504A/ja
Publication of JPS5523504A publication Critical patent/JPS5523504A/ja
Publication of JPS633351B2 publication Critical patent/JPS633351B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明はマルチプロセツサ・システムにおける
メツセージ通信方式に関するものである。
マルチプロセツサ・システムの1つの形態とし
て、ある特定の小型な多数の計算機と、それに通
信線によつて接続された1台または複数の上位計
算機とからなるシステムがある。このようなシス
テムにおいて、計算機間でメツセージ通信を行う
場合、各計算機の持つ通信機能によつてそれぞれ
相手の計算機とメツセージ通信を行うようにする
のが普通である。したがつて特定の計算機から上
位の計算機にそれぞれメツセージを送信するとき
は、特定の計算機のメツセージ送信機能によつて
行われる。しかし専用目的に使われる特定の計算
機が複数の計算機に対して下位の関係にあるよう
なマルチプロセツサ・システムにおいては、下位
の計算機はできるだけ通信にかかわることが少な
く、専ら本来の下位データ処理にかかわるように
するのが能率的である。何故なら下位の特定計算
機は通常小規模で低速なものが1システムに多数
使用されるからである。
マルチプロセツサ・システムにおいて、各計算
機間で相互にデータを授受する手段としては、特
開昭50−115732号公報記載の発明のようなものが
知られている。
この発明は、マルチプロセツサ・システムを構
成する複数の計算機間で1つのメモリを共有し、
この共有メモリに各計算機ごとの専用領域を設け
て、データ出力側の計算機が所望のデータ受信側
計算機用の専用領域にデータを書込むと、共有メ
モリから対応する受信側計算機に割り込みをかけ
て、書込まれたデータを読み取らせるようにした
ものである。このような発明においては、各専用
領域には一時には1つの計算機しかデータの書込
みができないので、各計算機のデータ出力動作
は、その前にデータを出力した他の計算機によつ
て制約される。
本発明の目的は、複数の下位の特定計算機と複
数の上位の計算機とが通信線によつて接続された
マルチプロセツサ・システムにおいて、各特定計
算機が通信にかかわることが少なく、しかも、各
特定計算機のメツセージ出力動作が、互いに他の
特定計算機の動作によつて制約されないメツセー
ジ通信方式を提供することにある。
本発明は、複数の特定の計算機のメイン・メモ
リ中にそれぞれ、複数の上位計算機ごとの専用領
域を設けて、これら専用領域に特定の計算機によ
つて複数の上位計算機に対する通信制御語をそれ
ぞれ書込み、複数の上位計算機はそれぞれの通信
機能と特定計算機に対するダイレクト・メモリ・
アクセス(DMA)機能によつてこのメイン・メ
モリに定期的にアクセスし、それぞれの専用領域
内の通信制御語に基づいてメイン・メモリからメ
ツセージ情報を読出すようにしたものである。
以下図面によつて本発明を説明する。図は本発
明実施例の概念的構成図である。図において、A
は特定の計算機、1,2,…nは複数の計算機
で、これらは適宜の通信線(図略)によつて結ば
れている。なお矢印は情報の伝達関係を表わすも
のである。
なお、図では、複数の計算機1,2,…nに対
して、1つの特定の計算機Aの結合関係だけを代
表的に示してあるが、その他の複数の特定計算機
も全て同様にして計算機1,2,…nに結合され
ている。
計算機Aはメイン・メモリ内にメツセージ出力
要求プログラムと、メツセージ出力制御語領域
C1,C2,…Coと、データ領域Dを持つている。
メツセージ出力要求プログラムはメツセージ出力
制御語領域C1,C2,…Coにそれぞれメツセージ
出力制御語を書込む。メツセージ出力制御語には
メツセージ・データ、フオーマツト番号、メツセ
ージ出力機番等の情報の所在を示すアドレスが含
まれる。メツセージ出力制御語領域C1,C2,…
Coはそれぞれ計算機1,2,…nのための専用
領域である。データ領域Dにはメツセージ・デー
タ、フオーマツト番号、メツセージ出力機番等が
含まれる。メイン・メモリはダイレクト・メモ
リ・アクセス(DMA)が可能な構造である。
複数の上位計算機1〜nはそれぞれメツセージ
通信処理プログラムを持つている。各計算機のメ
ツセージ通信処理プログラムは計算機Aのメイ
ン・メモリに対しDMAによつてアクセスし、そ
れぞれ該当するメツセージ出力制御語領域の制御
語を読込み、それに基づいてデータ領域Dから該
当するメツセージ・データ、フオーマツト番号、
メツセージ出力機番等を読出し、フオーマツト番
号に従つてメツセージを編集し、それをメツセー
ジ出力機番に従つてCRTデイスプレイ装置やタ
イプライタ等に出力し、その後メツセージ出力制
御語領域の内容をメツセージ出力終了信号(例え
ばオールゼロ等)に書替え、次いで計算機Aにメ
ツセージ出力終了割込みをかける。メツセージ通
信処理プログラムは定期的に起動され、メツセー
ジ出力制御語領域の内容に従つた通信処理が行わ
れる。
このように構成された装置の動作は次のとおり
である。計算機Aはメツセージ出力の必要が生じ
たとき、メツセージ出力要求プログラムによつて
所望のメツセージ出力制御語領域Ci(i=1〜n)
につき、前回のメツセージ出力が正常に終了して
いるか否かを点検し、正常に終了していればメツ
セージ出力制御語を書込み、次いでその領域に
対応するタイマを起動する。
メツセージ出力制御語領域Ciはそれと対をなす
計算機iのメツセージ通信処理プログラムによつ
て定期的に読取られているので、メツセージ出力
制御語はやがて計算機iによつて読取られ、そ
れに従つてメツセージ・データ、フオーマツト番
号、メツセージ出力機番等の読出し、メツセー
ジの編集、メツセージの出力、終了信号の書込
み、および計算機Aへの割込み等の動作が行わ
れる。
計算機Aは割込みに従つてメツセージ出力制御
語領域Ciの内容を見て、メツセージ出力が正常に
行われたか否かを判断し、正常に行われたときは
先に起動したタイマをリセツトする。割込みの到
来以前にタイマがタイム・アツプしたときはメツ
セージ出力制御語領域Ciの内容に従つて正常か異
常かを判断する。領域Ciの内容がメツセージ出力
終了信号になつていれば正常とみなし、そうでな
ければ異常とみなす。計算機Aが1つのメツセー
ジを複数の上位計算機に出力している場合、必要
な全上位計算機がメツセージ出力処理を終るまで
計算機Aは次のメツセージは出さないようにして
いるが、上位計算機の1つが故障してもこのタイ
マ監視機能によつて異常な上位計算機の切離しが
出来る。この場合、故障発生直後のメツセージ出
力はタイマの設定時間だけ遅れるが、それ以降の
メツセージは全て正常状態のときの処理速度で処
理される。一旦異常とみなされたものでも、その
後に到来した割込みに従つて領域Ciを見たとき、
そこがメツセージ出力終了信号になつていれば正
常とみなす。このように単純な手段で通信の異常
検出と異常からの自動回復が行われる。
このような動作の繰返しによつて計算機Aから
計算機1〜nへのメツセージ送信が行われる。計
算機Aは通信ブロツクを一切持たず、通信は計算
機1〜n側の通信処理プログラムによつて行われ
る。
同様な動作が、複数の特定計算機の全てについ
て行なわれる。その際、各特定計算機におけるメ
ツセージ出力制御語領域の書込みは、それぞれ他
の特定計算機の動作に無関係に独立に行なわれ
る。そして、1つの上位計算機jに複数の特定計
算機が同時にメツセージを出力したときは、各特
定計算機における同じメツセージ出力制御語領域
Cjに、メツセージ出力制御語が同時に書込まれ
る。メツセージ出力制御語は、上位計算機1〜n
のおのおのによつて順番に読み取られる。
以上のように本発明は、複数の特定の計算機の
メイン・メモリ中に、それぞれ、複数の上位計算
機ごとの専用領域を設けて、これら専用領域に特
定の計算機によつて複数の計算機に対する通信制
御語をそれぞれ書込み複数の上位計算機はそれぞ
れの通信機能とDMA機能によつてこのメイン・
メモリに定期的にアクセスし、それぞれの専用領
域内の通信制御語に基づいてメイン・メモリのデ
ータ領域からメツセージ情報を読出すようにし
た。このため、特定の計算機が通信にかかわるこ
とが少なく、しかも各特定計算機のメツセージ出
力が、互いに他の特定計算機の動作によつて制約
されないマルチプロセツサにおけるメツセージ通
信方式が得られる。
このように、複数の特定計算機が、通信にかか
わることが少なく、かつ互いに他の特定計算機に
制約されずにメツセージの出力ができることか
ら、各特定計算機は、その持てる能力のほとんど
全部を本来のデータ処理に向けることができる。
これは、特定計算機として小規模で低速なものを
用いるマルチプロセツサ・システムにおいては、
きわめて好都合なことである。
【図面の簡単な説明】
図は本発明実施例の概念的構成図である。 A……特定の計算機、1〜n……複数の計算
機。

Claims (1)

  1. 【特許請求の範囲】 1 複数の下位の計算機と複数の上位の計算機と
    が通信線によつて接続されたマルチプロセツサ・
    システムにおいて、 複数の下位の計算機のおのおのには、メツセー
    ジ・データ、フオーマツト番号、メツセージ出力
    機番等が記憶されたデータ領域と上位の計算機の
    おのおのに対応して専用に設けられたメツセージ
    出力制御語領域とを有するダイレクト・メモリ・
    アクセス可能なメイン・メモリと、このメイン・
    メモリのメツセージ出力制御語領域に、メツセー
    ジ・データ、フオーマツト番号、メツセージ出力
    機番等の情報の所在を示すアドレスを含むメツセ
    ージ出力制御語を書込むメツセージ出力要求書込
    み手段とを設け、 複数の上位の計算機のおのおのには、下位の各
    計算機のメイン・メモリにダイレクト・メモリ・
    アクセスによつてアクセスし各自の専用のメツセ
    ージ出力制御語領域の制御語を読込みそれに基づ
    いてデータ領域から該当するメツセージ・デー
    タ、フオーマツト番号、メツセージ出力機番等を
    読出し、その後各自用のメツセージ出力制御語領
    域の内容をメツセージ出力終了信号に書替えて下
    位の計算機に割込みをかける定周期で起動される
    メツセージ通信処理手段をそれぞれ設けたことを
    特徴とするマルチプロセツサにおけるメツセージ
    通信方式。
JP8381378A 1978-07-10 1978-07-10 Message communication system in multi-processor Granted JPS5523504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8381378A JPS5523504A (en) 1978-07-10 1978-07-10 Message communication system in multi-processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8381378A JPS5523504A (en) 1978-07-10 1978-07-10 Message communication system in multi-processor

Publications (2)

Publication Number Publication Date
JPS5523504A JPS5523504A (en) 1980-02-20
JPS633351B2 true JPS633351B2 (ja) 1988-01-22

Family

ID=13813107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8381378A Granted JPS5523504A (en) 1978-07-10 1978-07-10 Message communication system in multi-processor

Country Status (1)

Country Link
JP (1) JPS5523504A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0573567U (ja) * 1992-03-09 1993-10-08 株式会社タニタ 携帯型簡易塩分計

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848158A (ja) * 1981-09-16 1983-03-22 Nec Corp マルチプロセツサシステム
JPS5848159A (ja) * 1981-09-16 1983-03-22 Nec Corp マルチプロセツサシステム
JPS5848160A (ja) * 1981-09-16 1983-03-22 Nec Corp マルチプロセツサシステム
JPS5864558A (ja) * 1981-10-14 1983-04-16 Hitachi Ltd 計算機システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50113148A (ja) * 1974-02-15 1975-09-05
JPS50115732A (ja) * 1974-02-22 1975-09-10

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50113148A (ja) * 1974-02-15 1975-09-05
JPS50115732A (ja) * 1974-02-22 1975-09-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0573567U (ja) * 1992-03-09 1993-10-08 株式会社タニタ 携帯型簡易塩分計

Also Published As

Publication number Publication date
JPS5523504A (en) 1980-02-20

Similar Documents

Publication Publication Date Title
US4975838A (en) Duplex data processing system with programmable bus configuration
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
JPS633351B2 (ja)
CA1252573A (en) Dual bus system
JPS6052458B2 (ja) 二重化した計算機制御システム
JPH0340417B2 (ja)
JPH0140432B2 (ja)
JPS6326421B2 (ja)
JP2600376B2 (ja) メモリ制御装置
JPH0448306B2 (ja)
JPS59133623A (ja) バス情報履歴格納方式
JP2888405B2 (ja) サイクリックデータ制御方法
JPS6367702B2 (ja)
JPH0143336B2 (ja)
JP3057754B2 (ja) メモリ回路および分散処理システム
JP2853607B2 (ja) ジョブ間通信システム
RU1835551C (ru) Устройство дл обработки данных
JP3012402B2 (ja) 情報処理システム
JPH0527146B2 (ja)
JPS6191755A (ja) デ−タ伝送制御方式
JPS6124742B2 (ja)
JPH0573509A (ja) プロセツサ間通信方式
JPS61153770A (ja) 画像処理装置
JPH01234962A (ja) バス制御方式
JPS5940796A (ja) 集中監視方式