JPH0527146B2 - - Google Patents

Info

Publication number
JPH0527146B2
JPH0527146B2 JP59198970A JP19897084A JPH0527146B2 JP H0527146 B2 JPH0527146 B2 JP H0527146B2 JP 59198970 A JP59198970 A JP 59198970A JP 19897084 A JP19897084 A JP 19897084A JP H0527146 B2 JPH0527146 B2 JP H0527146B2
Authority
JP
Japan
Prior art keywords
central processing
processing unit
offline
main storage
online
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59198970A
Other languages
English (en)
Other versions
JPS6175934A (ja
Inventor
Yoshiichi Tanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59198970A priority Critical patent/JPS6175934A/ja
Publication of JPS6175934A publication Critical patent/JPS6175934A/ja
Publication of JPH0527146B2 publication Critical patent/JPH0527146B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、二重化された蓄積プログラム制御方
式における中央処理装置間の情報の転送方法に関
する。
(従来の技術) 従来、二重化システムにおける中央処理装置間
の通信方式には、第1に相互に相手側のバツフ
ア、あるいは主記憶装置に直接データを書込む
か、または主記憶装置からデータを読取る方式、
第2に両方の中央処理装置に共通して使用される
共通記憶装置を設置して、この共通記憶装置を介
して通信する方式、第3に中央処理装置間に設置
されたデータ転送装置を介して通信する方式が公
知である。
(発明が解決しようとする問題点) 従つて、上記第1の方式では相互に相手側の装
置へアクセスされるため、いつぽうの中央処理装
置が暴走した時には相手側に悪影響を与える危険
性がある。第2および第3の方式では、個別にハ
ードウエアを必要とするため、装置が高価になる
と共に両中央処理装置が同時にアクセスされた時
の競合対策が複雑になると云う欠点があつた。
本発明の目的は、二重化中央処理装置のオフラ
イン側の主記憶装置のみを両中央処理装置間で通
信情報の授受に共用すると共に、オフライン側の
中央処理装置からオンライン側の中央処理装置へ
の転送要求をオフライン側の中央処理装置の停止
によつて表示し、オフライン側の中央処理装置の
停止をオンライン側の中央処理装置で周期的に監
視することにより上記欠点を除去し、オフライン
側の中央処理装置の暴走によるオンライン側の中
央処理装置への悪影響を除去し、複雑な転送専用
装置の設置が不要であるように構成した二重化シ
ステムにおける中央処理装置間通信方法を提供す
ることにある。
(問題点を解決するための手段) 本発明の二重化システムにおける中央処理装置
間通信方法は、オンライン側中央処理装置ならび
にオフライン側中央処理装置より成る二重化され
た一対の中央処理装置と、前記オンライン側中央
処理装置に対応するオンライン側主記憶装置なら
びに前記オフライン側中央処理装置に対応するオ
フライン側主記憶装置より成る二重化された一対
の主記憶装置とを具備し、且つ、前記オンライン
側中央処理装置は前記オフライン側主記憶装置に
直接的に情報を書込み、特定番地から前記オフラ
イン側中央処理装置を起動させ、その後、周期的
に前記オフライン側中央処理装置の停止を監視し
続け、前記オフライン側中央処理装置が動作を停
止したならば前記オフライン側中央処理装置から
のデータ転送要求であると判定し、前記オフライ
ン側主記憶装置の内容を読取ることにより前記オ
フライン側中央処理装置からの情報を受信し、前
記オフライン側中央処理装置は前記オンライン側
中央処理装置からの指示により起動した直後に前
記オフライン側主記憶装置の内容を読取ることに
より前記オンライン側中央処理装置からの情報を
受信し、送信情報を前記オフライン側主記憶装置
に書込んだ後に動作を停止することにより前記オ
ンライン側中央処理装置への転送要求であると表
示するように構成されている。
(実施例) 次に、本発明による二重化システムにおける中
央処理装置間通信方法の一実施例について詳細に
説明する。
第1図は、本発明による二重化システムにおけ
る中央処理装置間通信方法を実施するための構成
を示すブロツク図である。第1図において、1は
二重化された中央処理装置、10,11はそれぞ
れ0系および1系の中央処理装置、2は主記憶装
置、20,21はそれぞれ0系および1系の主記
憶装置である。100,101,110,111
はそれぞれ0系の中央処理装置10と0系の主記
憶装置20との間のメモリバス信号線、0系の中
央処理装置10と1系の主記憶装置21との間の
メモリバス信号線、1系の中央処理装置11と0
系の主記憶装置20との間のメモリバス信号線、
1系の中央処理装置11と1系の主記憶装置21
との間のメモリバス信号線である。12は中央処
理装置1の走行/停止、ならびにスタートアドレ
スを相互に設定するための連絡信号線である。
第2図は、本発明による二重化システムにおけ
る中央処理装置間通信方法を実現する具体的な実
施例である。第2図に示すフローチヤートにおい
て、3はオンラインプログラムの動作を示し、3
0〜33はそれぞれ処理内容を示すステツプであ
る。4はオンラインプログラムの内部の周期起動
プログラムであり、オフライン側の中央処理装置
を監視する機能を有する。40〜42はそれぞれ
処理内容を示すステツプである。5はオフライン
プログラムの動作を示し、50〜54はそれぞれ
処理内容を示すステツプである。
次に、本実施例の動作においては、0系の中央
処理装置10と0系の主記憶装置20とがオンラ
イン側であり、1系の中央処理装置11と1系の
主記憶装置21とがオフライン側であるものとし
て説明する。まず、ステツプ30でオンライン側
の中央処理装置10はオフライン側の主記憶装置
21に転送データを書込む。書込み時には、バス
101を接続して動作を行い、この時にオフライ
ン側の中央処理装置11は停止している。次に、
ステツプ31でオフライン側の中央処理装置11
のスタートアドレスを連絡信号線12を経由して
設定してステツプ32で起動する。その後、ステ
ツプ33においてオンラインプログラムの内部で
オフライン側の中央処理装置11の監視プログラ
ムを周期的に起動し、オフライン側の中央処理装
置11からの報告を待つ状態に入る。ステツプ3
3で起動されたオフライン側の中央処理装置11
の監視プログラムは、ステツプ40でオフライン
側の中央処理装置11の動作が停止したか否かを
チエツクし、起動中であれば次の周期に再度同一
の処理を行う。もし、上記動作が停止していれ
ば、ステツプ41に進み、オフライン側の主記憶
装置21よりデータを読取り、ステツプ42でオ
フライン側の中央処理装置11から転送終了を報
告して実行が終了する。いつぽう、オフライン側
の中央処理装置11はオンライン側のステツプ3
2により起動されると、直ちにオフライン側の主
記憶装置21をステツプ50で読取り、ステツプ
51でオンライン側の中央処理装置11からの情
報を分析し、ステツプ52でジヨブの実行へと進
み、ジヨブの実行が完了すればステツプ53で完
了情報をオフライン側の主記憶装置21の内部に
書込み、ステツプ54でオフライン側の中央処理
装置10を停止させて実行を終了する。
従つて、オフライン側の中央処理装置11はオ
ンライン側の主記憶装置20へ直接アクセスしな
くても通信でき、且つ、転送専用の装置を設置し
なくても済むことになる。
(発明の効果) 本発明は以上説明したように、オンライン側の
中央処理装置は、動作を停止しているオフライン
側の中央処理装置に対応する主記憶装置に直接、
情報を書込み、特定番地からオフライン側の中央
処理装置を起動し、その後でオフライン側の中央
処理装置の動作の停止を周期的に監視し、停止し
たならばオフライン側の中央処理装置に対応する
主記憶装置の内容を読取ると共に、オフライン側
の中央処理装置は起動されると、直ちに対応する
主記憶装置の内容を読取つてオンライン側の中央
処理装置から情報を受信し、送信情報を対応する
主記憶装置に書込んだ後、オフライン側の中央処
理装置を停止することにより、オフライン側の中
央処理装置からオンライン側の主記憶装置に直接
アクセスすることがないので、オフライン側の中
央処理装置が実行中に暴走した場合でも悪影響を
与えることなく、専用の転送装置を設ける必要が
ないと云う効果がある。
【図面の簡単な説明】
第1図は、本発明による二重化システムにおけ
る中央処理装置間通信方法を実現するための一実
施例を示すブロツク図である。第2図は、第1図
に示す装置においてプログラムを実行するための
フロー図である。 1……二重化された中央処理装置、2……二重
化された主記憶装置、10,11……中央処理装
置、20,21……主記憶装置、12,100,
111,110,101……信号線、3,30〜
34,4,40〜42,5,50〜54……プロ
グラムステツプ。

Claims (1)

  1. 【特許請求の範囲】 1 オンライン側中央処理装置ならびにオフライ
    ン側中央処理装置より成る二重化された一対の中
    央処理装置と、前記オンライン側中央処理装置に
    対応するオンライン側主記憶装置ならびに前記オ
    フライン側中央処理装置に対応するオフライン側
    主記憶装置より成る二重化された一対の主記憶装
    置とを具備し、 且つ、前記オンライン側中央処理装置は前記オ
    フライン側主記憶装置に直接的に情報を書込み、
    特定番地から前記オフライン側中央処理装置を起
    動させ、その後、周期的に前記オフライン側中央
    処理装置の停止を監視し続け、前記オフライン側
    中央処理装置が動作を停止したならば前記オフラ
    イン側中央処理装置からのデータ転送要求である
    と判定し、前記オフライン側主記憶装置の内容を
    読取ることにより前記オフライン側中央処理装置
    からの情報を受信し、 前記オフライン側中央処理装置は前記オンライ
    ン側中央処理装置からの指示により起動した直後
    に前記オフライン側主記憶装置の内容を読取るこ
    とにより前記オンライン側中央処理装置からの情
    報を受信し、送信情報を前記オフライン側主記憶
    装置に書込んだ後に動作を停止することにより前
    記オンライン側中央処理装置への転送要求である
    と表示することを特徴とする二重化システムにお
    ける中央処理装置間通信方法。
JP59198970A 1984-09-21 1984-09-21 二重化システムにおける中央処理装置間通信方法 Granted JPS6175934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59198970A JPS6175934A (ja) 1984-09-21 1984-09-21 二重化システムにおける中央処理装置間通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59198970A JPS6175934A (ja) 1984-09-21 1984-09-21 二重化システムにおける中央処理装置間通信方法

Publications (2)

Publication Number Publication Date
JPS6175934A JPS6175934A (ja) 1986-04-18
JPH0527146B2 true JPH0527146B2 (ja) 1993-04-20

Family

ID=16399949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59198970A Granted JPS6175934A (ja) 1984-09-21 1984-09-21 二重化システムにおける中央処理装置間通信方法

Country Status (1)

Country Link
JP (1) JPS6175934A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778644B2 (ja) * 2001-08-30 2011-09-21 東芝機械株式会社 立旋盤
JP4643075B2 (ja) * 2001-08-30 2011-03-02 東芝機械株式会社 立旋盤

Also Published As

Publication number Publication date
JPS6175934A (ja) 1986-04-18

Similar Documents

Publication Publication Date Title
JPH09128305A (ja) 外部記憶装置
JPH0527146B2 (ja)
JP2846760B2 (ja) プログラマブルコントローラ
JPS633351B2 (ja)
JP2626127B2 (ja) 予備系ルート試験方式
JP3012402B2 (ja) 情報処理システム
JP2906197B2 (ja) 二重化バス装置
JPS597971B2 (ja) 入出力装置の制御方式
JP2737480B2 (ja) 二重化通信制御装置の切り替え方法及び装置
JP2679440B2 (ja) 情報処理装置
JPH08137738A (ja) Cpu調停回路
JPS61206044A (ja) 情報処理システム
KR100380328B1 (ko) 교환기 시스템의 보드 탈장시 다운 방지장치
JP2876676B2 (ja) プロセッサ間通信制御方法
JP3771118B2 (ja) 通信システムの監視制御装置及び監視制御方法
JP2877188B2 (ja) データ通信監視システム
JPH01316840A (ja) 診断制御方式
JPS61206045A (ja) 情報処理システム
JPS6229830B2 (ja)
JPS63228338A (ja) 二重化システムのデ−タ変更方式
JPS63273155A (ja) 共有記憶装置の制御方式
JPS6378257A (ja) 入出力制御装置
JPH08125751A (ja) 系切替制御方式
JPS6037062A (ja) メモリ読出し方法
JPH02277142A (ja) 二重系計算機システム