JP2876676B2

JP2876676B2 - プロセッサ間通信制御方法

Info

Publication number: JP2876676B2
Application number: JP997690A
Authority: JP
Inventors: 道宏青木; 修次三木; 久岡本
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1990-01-19
Filing date: 1990-01-19
Publication date: 1999-03-31
Anticipated expiration: 2014-03-31
Also published as: JPH03214346A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、並列処理システムやマルチプロセッサシス
テム等、共通伝送媒体を介して複数のプロセッサ（以
下、CPUと記載;Contral Proces sing Unit）を接続し、
一連の処理を行なうシステムにおける各CPU間の通信方
法に係り、特に、CPUのオフライン化時等の対処に好適
なCPU間通信制御方法に関するものである。

〔従来の技術〕

計算機システムの処理性能、および、信頼性の向上を
目的とした、様々なシステム構成がある。例えば、その
１つに、並列処理のシステム構成がある。

並列処理を行なうコンピュータでは、数個から数百、
あるいは、それ以上のCPUを持ち、この多数のCPUを並列
に用いて、大量のデータを同時に処理する。演算可能な
状態のデータを待たずに実行するため、処理時間を短縮
することが可能である。

並列処理においては、CPUの配置や処理の方法によ
り、SIMD方式（Single Instruction stream Multiple D
atastream:単一命令、単一データ方式）と、MIMD方式
（Multiple Instructionstream Multiple Datastream:
複数命令、複数データ方式）とがある。

SIMD方式の並列処理においては、中央の制御装置から
与えられた同一命令で、複数のCPUが、複数のデータを
同期的に実行する。各CPUは、結合ネットワークで結ば
れている。

MIMD方式の並列処理においては、各CPUが独立して働
き、異なる複数の命令に従って、複数のデータを非同期
的に実行する。各CPUは、独立して動作するために、内
部に制御機能を持っている。SIMD方式と同じように、各
CPU間で、情報交換を行なうための通信回路網を持って
いる。

このように、並列処理においては、それぞれのCPUが
処理を実行する途中で、必ずCPU間で情報を交換する必
要が出てくる。

以上、並列処理に関しては、「月刊情報処理試験
1989年４月号」（（株）日本ソフトバンク出版事業部発
行）のPP.2〜５に記載されている。

また、複数のCPUを用いて、処理性能を向上させるシ
ステムとして、マルチプロセッサシステムがある。

マルチプロセッサシステムには、複数台のCPUで、共
通の主記憶装置とチャネルを共用する密結合マルチプロ
セッサシステムと、高速チャネルを用いて複数個のCPU
を結合し、かつ、主記憶装置もCPU毎に独立して接続す
る疎結合マルチプロセッサシステムがある。

マルチプロセッサシステムにおいて、いづれかのCPU
が故障した場合は、その故障したCPUを切り離して、残
りのCPUで処理を継続する。

密結合マルチプロセッサシステムの各CPU間の結合に
は、バス結合やマルチポート結合があり、疎結合マルチ
プロセッサシステムでは、CPU間通信もチャネルにより
行なわれる。

このような、マルチプロセッサシステムに関しては、
「合格情報処理1989年２月号」（（株）学習研究社発
行）のPP.15〜17に記載されている。

マルチプロセッサシステムにおけるプロセッサ間通信
方法の従来例を、以下に説明する。

第３図は、従来技術のマルチプロセッサシステムにお
けるプロセッサ間通信に係るCPUの内部構成を示すブロ
ック図である。

尚、本例では、２台のCPUのプロセッサ間通信につい
て説明しているが、３台以上のCPUのプロセッサ間通信
の場合でも同様である。

CPU31とCPU32は、互いに、通信を行なうための通信路
（図中SBUS）33を持つ。

CPU31は、CPU31自体の主な制御を行なう中央制御部
（図中MPU）3101と、この中央制御部3101の動作を記述
したプログラムや、各種データを保存する主記憶（図中
MM）3110、そして、プロセッサ間通信の送信動作を行な
うプロセッサ間通信送信部（図中SBLK）3120、および、
プロセッサ間通信の受信動作を行なうプロセッサ間通信
受信部（図中RBLK）3130から構成されている。

図示していないが、CPU32も、CPU31と全く同様の構成
となっている。

中央制御部3101と、プロセッサ間通信送信部3120およ
びプロセッサ間通信受信部3130との間で、通信データを
引き継ぐ方法としては、（ｉ）主記憶3110上にバッファ
領域を確保する方法、または、（ii）プロセッサ間通信
送信部3120、および、プロセッサ間通信受信部3130にレ
ジスタを置く方法がある。この部分は、本発明の範囲外
であり、本例では、（ii）のプロセッサ間通信送信部31
20、および、プロセッサ間通信受信部3130にレジスタを
置く方法で説明する。

プロセッサ間通信送信部3120は、通信パケット（図中
CPKT）の組み立てと、送信を行なう送信制御部（図中SS
CTL）3121、送信すべき通信データを保持する送信デー
タバッファ（図中SBUF）3122、この送信データバッファ
3122への書き込みを行なう送信書き込み制御部（図中SW
CTL）3123から構成されている。

プロセッサ間通信受信部3130は、受信した通信パケッ
ト内の通信データを保持する受信データバッファ（図中
RBUF）3132、通信パケット内の受信、および、受信デー
タバッファ3132への書き込み、さらに、応答パケット
（図中APKT）の送信を行なう受信書き込み制御部（図中
RWCTL）3133、受信データバッファ3132からの読みだし
を行なう受信読みだし制御部（図中RRCTL）3131から構
成されている。

CPU31からCPU32に対する１回のプロセッサ間通信は、
CPU31が、通信パケットを通信路33を介してCPU32に転送
し、これに対して、CPU32が、応答パケットをCPU31に転
送することで終了する。

応答パケットの内容には、正常終了と異常終了とがあ
る。通信パケットが正常にCPU32の受信データバッファ
（CPU31内の3132に相当）に書き込めた場合に正常終了
とし、CPU32の受信データバッファが、満杯等の原因
で、書き込みが失敗した場合には、異常終了とする。

送信動作は、まず、CPU31の中央制御部3101による受
信側CPU32の状態確認、そして、送信データの準備とプ
ロセッサ間通信送信部3120に対する送信指示、さらに、
プロセッサ間通信送信部3120による通信パケットの組立
と送信で実現する。

送信側CPU31による受信側CPU32の通信状態確認は、中
央制御部3101が、主記憶3101上のプロセッサ通信状態表
（図中PCSTBL）3111を参照することで行なう。このプロ
セッサ通信状態表3111は、CPU31に接続されている他のC
PUを識別するプロセッサ識別番号欄（図中PID）3112
と、プロセッサ識別番号欄3112上で対応するCPUの通信
状態を格納するプロセッサ通信状態欄（図中PST）3113
により構成されている。

プロセッサ通信状態欄3113は、「０」で受信停止中状
態、「１」で受信可能状態を示す。

中央制御部3101は、通信相手のCPUに対応するプロセ
ッサ通信状態欄3113が「１」であれば、送信処理を行な
い、「０」であれば、送信処理を中止する。第３図にお
いては、CPU32に対応するプロセッサ通信状態欄3113が
「１」であり、中央制御部3101は、CPU32に対して、送
信処理を行なう。

次に、CPU31が、受信動作を行なう場合に関して説明
する。

受信動作は、まず、プロセッサ間通信受信部3130によ
る受信可否の確認、そして、受信データバッファ3132へ
の登録と応答パケットの送信、さらに、プロセッサ間通
信受信部3130から中央制御部3101への通信パケット受信
の報告、そして、中央制御部3101によるプロセッサ間通
信受信部3130からのデータの読みだして実現される。

受信可否の確認は、受信書き込み制御部3133が、受信
データバッファ3132の空きを確認することで行なう。受
信データバッファ3132に空きが無い場合には、受信書き
込み制御部3133は、送信側であるCPU、例えば、CPU32に
対して、異常終了の応答パケットを転送して、受信動作
を終了する。受信データバッファ3132に空きがあり、受
信可能であれば、受信書き込み制御部3133は、通信パケ
ット内のデータを受信データバッファ3132に登録し、受
信動作を継続する。

次に、例えば、CPU32のプロセッサ間通信の受信停止
を行なう場合には、CPU32が、CPU31に対して、CPU31の
プロセッサ識別番号欄3112におけるCPU32に対応するプ
ロセッサ通信状態欄3113に「０」を書き込むための依頼
を行なう。

依頼を受けたCPU31では、中央制御部3101が、ソフト
ウェアにより、プロセッサ通信状態表3111への書き込み
を行なう。CPU32は、この操作を、システム内に存在す
る自分以外の、全てのCPUに対して実行する必要があ
る。

受信の停止解除は、同様にして、該当するCPUに対応
するプロセッサ通信状態欄3113に「１」を書き込むこと
で行なわれる。

〔発明が解決しようとする課題〕

コンピュータの処理能力の向上に対する要求は近年益
々高くなり、多数のCPUを用いて、一連の処理を行なう
システムが、実現されている。これらのシステムでは、
接続されたCPUの故障等に伴うユニットの分離技術が問
題となってきている。すなわち、システム全体の処理性
能を落さないために、速やかな、故障CPUのオフライン
化が必要となっている。

例えば、マルチプロセッサシステムにおいて、任意の
CPUを停止、または、システム内の処理から切り離し
て、オフライン化する場合がある。この場合には、シス
テムの動作を補償するために、CPUをオフライン化する
前に、このCPUの受信バッファ内の通信を全て処理する
必要がある。

この処理期間中に、他のCPUから新たな通信が行なわ
れると、CPUの受信バッファ内の通信が増えてしまい、C
PUを速やかに停止して、オフライン化することが出来な
くなる。そのため、このCPUに対する、他のCPUからの通
信を速やかに停止する必要がある。

しかし、従来のプロセッサ間通信制御方法では、受信
停止の通知を行なってから、他のCPUの全てが、受信停
止通知を認知するまでの期間に、このCPUに対する通信
が発生する可能性が高い。そのため、CPUの停止が引き
延ばされ、このCPUを速やかに停止して、オフライン化
出来なくなる等の問題があった。

本発明の目的は、これら従来技術の課題を解決し、複
数のCPUを接続して一連の処理を行なうコンピュータシ
ステムにおいて、任意のCPUの停止、または、システム
内の処理からの切り離しを、簡単な手順で、かつ、シス
テム内のCPU台数や、システムバスの状態に依存せず
に、速やかに実現し、システムの処理能力を向上するプ
ロセッサ間通信方法を提供することである。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のプロセッサ間通信
制御方法は、任意のプロセッサをオフライン化する際、
オフライン対象のプロセッサでは、他プロセッサから送
信されてくる新たなデータの受信を停止し、他プロセッ
サから、登録手段（プロセッサ通信状態管理表）の登録
内容の変更前に新たなデータが送信されてきた場合に
は、受信停止中状態を、新たなデータの送信元のプロセ
ッサに通知し、受信停止状態前に受信してバッファに保
持したデータのみをオフライン化前の処理対象とするこ
とを特徴とする。

〔作用〕

本発明において、あるCPUをオフライン化する場合に
は、プロセッサ問通信の受信停止を行なうために、プロ
セッサ間通信受信部は、オフライン化するCPU自体を、
他のCPUからの新たな通信を受け付けない状態にする。

すなわち、従来技術により、接続された他の全CPUに
対して、通信状態の停止通知を行なうと共に、オフライ
ン化するCPU内において、自プロセッサ通信状態書き換
え部により、自プロセッサ通信状態保持部に「０」を書
き込む。

この状態で、他のCPUからの通信が入力されると、プ
ロセッサ間通信受信部は、自プロセッサ通信状態保持部
の「０」に基づき、受信停止中状態異常終了を通信先の
CPUに返送する。

このようにして、このCPUは、他のCPUからの新たな通
信を受け付けない状態となる。

そして、任意のCPUの停止、または、システム内の処
理からの切り離しを、簡単な手順で、速やかに実現する
ことが出来る。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明す
る。

第１図は、本発明のプロセッサ間通信方法に係るCPU
の処理動作の１実施例を示すフローチャートである。

本実施例においては、データの受信動作を停止するか
否かの状態を保持するものとしては、自プロセッサ間通
信状態フラグ（CSFLG）を、また、この自プロセッサ間
通信状態フラグ（CSFLG）の登録内容を書き換えるもの
として、フラグ制御部（CSFCTL）を、共に、プロセッサ
間通信受信部（RBLK）内に施したものとして説明してい
る。

CPUが、プロセッサ間通信の受信停止を行なう場合に
は（ステップ101）、受信停止を行なうCPU自体におい
て、まず、CPU内部の中央制御部（MPU）から、プロセッ
サ間通信受信部（RBLK）内のフラグ制御部（CSFCTL）に
対して、受信停止状態への変更指示を行なう（ステップ
102）。この指示を受けたフラグ制御部（CSFCTL）は、
自CPU通信状態フラグ（CSFLG）に「０」を書き込み（ス
テップ103）、さらに、CPU2等の、自分以外の全CPUに対
して通信状態の停止通知を行ない（ステップ104）、処
理を終了する。

このように、プロセッサ間通信を行なう複数個のCPU
からなるシステムにおいて、通信動作の停止を行なうCP
U自体に、通信停止中を示す状態表示を持たせることに
より、他のCPUからの、新たな通信を受付けないで済
む。そのために、CPUのオフライン化が、速やかに実行
される。

第２図は、第１図における処理動作を実施するCPUの
内部構成の１実施例を示すブロック図である。

本実施例では、CPUが２台の場合に関して説明する
が、３台以上の場合でも同様である。

その構成は、第３図における従来例とほぼ同様であ
る。相違点は、第３図におけるプロセッサ間通信状態表
3111を、主記憶3110ではなく、プロセッサ間通信送信部
3120に置いたことと、本発明に係る状態フラグをプロセ
ッサ間通信受信部に設けたことである。

プロセッサ間通信状態表111の、主記憶110からプロセ
ッサ間通信送信部120への移動は、その管理をソフトウ
ェアからハードウェアによる管理にして、処理速度等の
性能を良くするためのものである。

また、本実施例では、本発明に係る状態フラグを、デ
ータの受信を停止するか否かの状態を保持する自プロセ
ッサ通信状態保持部として、また、この自プロセッサ通
信状態フラグの変更を行なうフラグ制御部（図中CSFCT
L）を、自プロセッサ通信状態書き換え部として、共
に、プロセッサ間通信受信部に設けている。

しかし、その構成は、本実施例に限るものではない。
例えば、本発明に係る状態フラグを、主記憶上に持ち、
ソフトウェアで管理する方法等でも良い。要は、データ
の受信を停止するか否かの状態を保持する自プロセッサ
通信状態保持部と、この自プロセッサ通信状態保持部の
保持状態を変更する自プロセッサ通信状態書き換え部
が、同一CPUで制御されていれば良い。

以下、第２図に基づき、本発明に係るCPU内部の構成
と動作を詳しく説明する。

CPU1とCPU2は、互いに、通信を行なうための通信路
（図中SBUS）３を持つ。

CPU1は、CPU1自体における主な制御を行なう中央制御
部（図中MPU）101、この中央制御部101の動作を記述し
たプログラムや、各種データを保存する主記憶（図中M
M）110、そして、プロセッサ間通信の送信動作を行なう
プロセッサ間通信送信部（図中SBLK）120、プロセッサ
間通信の受信動作を行なうプロセッサ間通信受信部（図
中RBLK）130から構成されている。

中央制御部101と、プロセッサ間通信送信部120および
プロセッサ間通信受信部130間で、通信データを引き継
ぐ方法としては、（ｉ）主記憶110上にバッファ領域を
確保する方法や、（ii）プロセッサ間通信送信部120、
および、プロセッサ間通信受信部130にレジスタを置く
方法等が考えられる。この部分は、本発明に関連が無い
ため、本実施例では、（ii）のプロセッサ間通信送信部
120、および、プロセッサ間通信受信部130にレジスタを
置く方法を仮定して説明する。

プロセッサ間通信送信部120は、通信パケッ卜（図中C
PKT）の組立と送信を行なう送信制御部（図中SSCTL）12
1、送信すべき通信データを保持する送信データバッフ
ァ（図中SBUF）122、この送信データバッファ122への書
き込みを行なう送信データ書き込み制御部（図中SWCT
L）123、接続されている他のCPUの通信状態を保持する
プロセッサ通信状態管理表（図中PCSTBL）111、このプ
ロセッサ通信状態管理表111の変更を行なう通信状態制
御部（図中SPCTL）10から構成されている。

プロセッサ間通信受信部130は、受信した通信パケッ
ト内の通信データを保持する受信データバッファ（図中
RBUF）132、通信パケットの受信や、この受信データバ
ッファ132への書き込み、および、応答パケット（図中A
PKT）の送信を行なう受信書き込み制御部（図中RWCTL）
133、そして、受信データバッファ132からの読みだしを
行なう受信データ読みだし制御部（図中RRCTL）131、さ
らに、CPU1自体の通信状態を保持する自CPU通信状態フ
ラグ（図中CSFLG）20と、この自CPU通信状態フラグ20の
変更を行なうフラグ制御部（図中CSFCTL）30から構成さ
れている。

例えば、CPU1からCPU2に対する１回のプロセッサ間通
信は、CPU1が、通信パケットを通信路３を介してCPU2に
転送し、これに対して、CPU2が、応答パケットをCPU1に
転送することで終了する。

応答パケットの内容には、正常終了と、受信バッファ
フル異常終了、および、受信停止中異常終了がある。通
信パケットが、正常にCPU2の受信データバッファ（CPU1
の受信データバッファ132に相当）に書き込めた場合に
正常終了とする。CPU2が受信停止中であれば、受信停止
中異常終了とし、CPU2の受信データバッファが満杯等の
原因で、書き込みが失敗した場合には、受信バッファフ
ル異常終了とする。

CPU1における送信動作は、（ｉ）中央制御部101によ
る、送信データの準備と、プロセッサ間通信送信部120
に対する送信指示、（ii）プロセッサ間通信送信部120
による受信側CPUの状態確認、（iii）プロセッサ間通信
送信部120による通信パケットの組立と送信により実現
される。

受信側CPUの通信状態を確認するためには、中央制御
部101からプロセッサ間通信送信部120への送信指示に基
づき、通信状態制御部10が、プロセッサ通信状態管理表
111を参照して行う。受信側CPUの通信状態が受信可能で
あると確認されれば、プロセッサ間通信送信部120は送
信動作を継続する。また、受信側CPUの通信状態が受信
停止中であれば、プロセッサ間通信送信部120は、送信
動作を終了し、その旨を中央制御部101に通知する。

このプロセッサ通信状態管理表111は、接続されてい
る各CPUを識別するプロセッサ識別番号欄（図中PID）11
2と、このプロセッサ識別番号欄112上で対応するCPUの
通信状態を格納するプロセッサ通信状態欄（図中PST）1
13から構成されている。

プロセッサ通信状態欄113は、「０」で受信停止中状
態、「１」で受信可能状態を示す。

中央制御部101は、通信相手のCPUに対応するプロセッ
サ通信状態欄113が「１」であれば、送信処理を行な
い、「０」であれば、送信処理を中止する。第２図にお
いては、CPU2に対応するプロセッサ通信状態欄113が
「１」であり、中央制御部101は、CPU2に対して、送信
処理を行なう。

CPU1における受信動作は、まず、プロセッサ間通信受
信部130による受信可否の確認、次に、プロセッサ間通
信受信部130による受信データバッファ132への登録、さ
らに、プロセッサ間通信受信部130による応答パケット
の送信、そして、プロセッサ間通信受信部130から中央
制御部への通信パケット受信の報告と、中央制御部101
による受信データバッファからのデータの読みだして実
現される。

受信可否の確認は、（ｉ）受信書き込み制御部133に
よる受信データバッファ132の空きを確認することと、
本発明である（ii）受信書き込み制御部133による自CPU
通信状態フラグ20の確認で行なわれる。

（ｉ）の確認動作で、受信データバッファ132に空き
が無い場合には、受信書き込み制御部133は、相手のCP
U、例えば、CPU2に対して、受信バッファフル異常終了
の応答パケットを転送する。

（ii）の確認動作で、自CPU通信状態フラグ20が
「０」であれば、自CPU、ここでは、CPU1は、受信停止
中状態であり、受信書き込み制御部133は、相手CPU、例
えば、CPU2に対して、受信停止中異常終了の応答パケッ
トを転送する。

受信可否の確認で、受信可能であれば、受信書き込み
制御部133は、通信パケット内のデータを受信データバ
ッファ132に登録し、受信動作を継続する。

CPU1が、プロセッサ間通信の受信停止を行なう場合に
は、中央制御部101から、プロセッサ間通信受信部130内
のフラグ制御部30に対して、受信停止状態への変更指示
を行なう。この指示を受けたフラグ制御部30は、自CPU
通信状態フラグ20に「０」を書き込み、さらに、CPU2等
の、自分以外の全CPUに対して通信状態の停止通知を行
なう。そして、この停止通知を受けた各CPUでは、各CPU
のプロセッサ間通信送信部（CPU1のプロセッサ間通信送
信部120に相当）内の通信状態制御部（CPU1の通信状態
制御部10に相当）が、この通知を受理し、各CPUのプロ
セッサ通信状態管理表（CPU1の通信状態管理表111に相
当）内におけるプロセッサ識別番号欄（CPU1のプロセッ
サ識別番号欄112に相当）のCPU1に対応するプロセッサ
通信状態欄（CPU1のプロセッサ通信状態欄113に相当）
に「０」を書き込む。

CPU1が、プロセッサ間通信の受信停止解除を行なう場
合には、中央制御部101からフラグ制御部30に対して、
受信可能止状態への変更指示を行なう。この指示を受け
たフラグ制御部30は、自CPU通信状態フラグ20に「１」
を書き込み、さらに、CPU2等の、CPU1以外の全てのCPU
に対して通信状態の停止解除通知を行なう。

そして、この停止通知を受けた各CPUでは、各プロセ
ッサ間通信送信部（CPU1のプロセッサ間通信送信部120
に相当）の通信状態制御部（CPU1の通信状態制御部10に
相当）が、この通知を受理し、プロセッサ通信状態管理
表（CPU1のプロセッサ通信状態管理表111に相当）内に
おけるプロセッサ識別番号欄（CPU1のプロセッサ識別番
号欄112に相当）のCPU1に対応するプロセッサ通信状態
欄（CPU1のプロセッサ通信状態欄113に相当）に「１」
を書き込む。

尚、前述したように、本実施例では、送信側、例え
ば、CPU1のプロセッサ通信状態管理表111の管理をハー
ドウェアで行なう方法を示したが、処理速度等におい
て、それほど、高度な性能を必要としない場合には、第
３図における従来例と同様に、プロセッサ通信状態管理
表111を主記憶110に置き、ソフトウェアで行なうことも
可能である。

以上説明したように、本実施例では、CPU1を、オフラ
イン化する場合には、プロセッサ間通信の受信停止を行
なうために、CPU1は、CPU2等の、自分以外の全CPUに対
して通信状態の停止通知を行なうと共に、CPU1自体を、
他のCPUからの新たな通信を受け付けない状態にする。

すなわち、CPU1内において、中央制御部101から、プ
ロセッサ間通信受信部130内のフラグ制御部30に対し
て、受信停止中状態への変更指示を行なう。そして、こ
の指示を受けたフラグ制御部30は、自CPU通信状態フラ
グ20に「０」を書き込む。このことにより、CPU1は、他
のCPUからの新たな通信を受け付けない状態となり、そ
れまでに保持していた通信を終了するだけで、速やか
に、オフライン化することが出来る。

このように、本実施例によれば、マルチプロセッサシ
ステムにおいて、任意のCPUの停止、または、システム
内の処理からの切り離しを、簡単な手順で行なうことが
出来る。さらに、システム内のプロセッサ台数や、シス
テムバスの状態に依存せずに、速やかに実現することが
出来る。

〔発明の効果〕

本発明によれば、プロセッサ間通信を行なう複数個の
CPUからなるシステムにおいて、CPUのオフライン化を速
やかに実行することが可能となり、システムの処理能力
を向上することが出来る。

【図面の簡単な説明】

第１図は本発明のプロセッサ間通信方法に係るCPUの処
理動作の１実施例を示すフローチャート、第２図は第１
図における処理動作を実施するCPUの内部構成の１実施
例を示すブロック図、第３図は従来のマルチプロセッサ
システムにおけるプロセッサ間通信に係るCPUの内部構
成を示すブロック図である。１、2:CPU,3:通信路（SBUS）,10:通信状態制御部（SPCT
L）,20:自CPU通信状態フラグ（CSFLG）,30:フラグ制御
部（CSFCTL）,31、32:CPU,33:通信路（SBUS）,101:中央
制御部（MPU）,110:主記憶（MM）,111:プロセッサ通信
状態管理表（PCSTBL）,112:プロセッサ識別番号欄（PI
D）,113:プロセッサ通信状態欄（PST）,120:プロセッサ
間通信送信部（SBLK）,121:送信制御部（SSCTL）,122:
送信データバッファ（SBUF）,123:送信データ書き込み
制御部（SWCTL）,130:プロセッサ間通信受信部（RBL
K）,131:受信データ読みだし制御部（RRCTL）,132:受信
データバッファ（RBUF）,133:受信書き込み制御部（RWC
TL）,3101:中央制御部（MPU）,3110:主記憶（MM）,311
1:プロセッサ通信状態管理表（PCSTBL）,3112:プロセッ
サ識別番号欄（PID）,3113:プロセッサ通信状態欄（PS
T）,3120:プロセッサ間通信送信部（SBLK）,3121:送信
制御部（SSCTL）,3122:送信データバッファ（SBUF）,31
23:送信データ書き込み制御部（SWCTL）,3130:プロセッ
サ間通信受信部（RBLK）,3131:受信データ読みだし制御
部（RRCTL）,3132:受信データバッファ（RBUF）,3133:
受信書き込み制御部（RWCTL）。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−313240（ＪＰ，Ａ) 特開平１−224848（ＪＰ，Ａ) 特開昭64−88677（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 15/16

Claims

(57)【特許請求の範囲】

【請求項１】共通伝送媒体を介して接続された任意のプ
ロセッサにデータを送信する送信手段と、任意のプロセ
ッサから送信されたデータを受信し、該データを送信し
たプロセッサにデータ受信完了応答を返却する受信手段
と、該受信手段で受信したデータを保持するバッファ
と、上記データの送信可否をプロセッサ毎に登録する登
録手段とを有するプロセッサを、上記共通伝送媒体を介
して２個以上接続し、上記登録手段でデータ送信可とな
っているプロセッサ間でデータの送受信を行い、一連の
処理を実行すると共に、任意のプロセッサをシステムか
ら切り離してオフライン化する際、オフライン対象のプ
ロセッサ以外の全ての他プロセッサに、上記登録手段の
上記オフライン対象のプロセッサに対応する登録内容を
送信不可に変更するよう依頼し、依頼に基づき上記他プ
ロセッサの全てが上記登録手段の登録内容を変更してオ
フライン対象のプロセッサへの新たなデータの送信を停
止した後、および、上記オフライン対象のプロセッサが
上記バッファに保持したデータを全て処理した後、上記
オフライン対象のプロセッサのオフライン化を行なうコ
ンピュータシステムのプロセッサ間通信制御方法であっ
て、上記任意のプロセッサをオフライン化する際、オフライン対象のプロセッサでは、上記他プロセッサか
ら送信されてくる新たなデータの上記受信手段での受信
を停止し、上記他プロセッサから上記依頼に基づく上記登録手段の
登録内容の変更前に新たなデータが送信されてきた場合
には、上記受信手段の受信停止中状態を上記新たなデー
タの送信元のプロセッサに返送し、上記受信手段の受信停止状態前に受信して上記バッファ
に保持したデータのみをオフライン化前の処理対象とす
ることを特徴とするプロセッサ間通信制御方法。