JPH0346034A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH0346034A
JPH0346034A JP1180516A JP18051689A JPH0346034A JP H0346034 A JPH0346034 A JP H0346034A JP 1180516 A JP1180516 A JP 1180516A JP 18051689 A JP18051689 A JP 18051689A JP H0346034 A JPH0346034 A JP H0346034A
Authority
JP
Japan
Prior art keywords
information
information processing
control
storage
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1180516A
Other languages
English (en)
Other versions
JP2504836B2 (ja
Inventor
Kazuto Oguchi
和人 小口
Shinichi Nomiyama
野見山 眞一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Software Shikoku Ltd
Original Assignee
NEC Corp
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Software Shikoku Ltd filed Critical NEC Corp
Priority to JP1180516A priority Critical patent/JP2504836B2/ja
Priority to FR9008331A priority patent/FR2649224B1/fr
Priority to US07/547,005 priority patent/US5202980A/en
Publication of JPH0346034A publication Critical patent/JPH0346034A/ja
Application granted granted Critical
Publication of JP2504836B2 publication Critical patent/JP2504836B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は情報処理システムに関し、特に複数の情報処理
装置を結合して構成される高信頼度システム又は耐故障
システムにおける。記憶機構に格納された制御テーブル
情報の保全方式に関する。
[従来の技術] 近年、情報処理システムの役割はますます重要性を増し
ており、情報処理システムの停止は大きな社会的影響を
及ぼすようになっている。このような背景から情報処理
システムの信頼性、耐故障性への社会的要求が更に強く
なりつつある。
情報処理システムの信頼性を向上させるためには1種々
の方法がある。その1つの方法として。
複数の情報処理装置を結合してシステムを構築し。
1つの情報処理装置が故障した場合においても。
他の情報処理装置で処理を代替することにより。
システム全体の稼動を継続する方法が用いられている。
従来のこの種の情報処理システムとして、第2図に示す
ような構成が実施されている。第2図のシステムでは、
2つの情報処理装置3,4が外部記憶装置9を共用して
結合されている。情報処理装置3,4は、それぞれ、演
算処理機構20,21、記憶機構30,31.バス管理
機構40,41、外部記憶制御機構7,8.及びこれら
の機構を接続するバス100で構成されている。このシ
ステムでは、情報処理装置3,4の各々に外部記憶制御
機構7,8が付加されており、外部記憶制御機構7,8
を用いて情報処理装置3.4が外部記憶装置9を介して
接続される。
この情報処理システムでは、情報処理装置3と情報処理
装置4とは通常独立しており、それぞれ別々に処理を行
っている。情報処理装置3においては、演算制御処理機
構20が記憶機構30に格納された制御プログラムを読
出し、制御プログラムで規定された手順に従って各種の
処理を実施し。
記憶機構30内の各種の制御情報、テーブル情報を更新
している。演算制御処理機構20は、一つの単位での処
理を実施し、記憶機構30内の一プル情報更新を完了す
ると、テーブル情報の保全を図るため、外部記憶装置7
に指令を発行し、記憶機構30の更新されたテーブル情
報を外部記憶装置9に格納している。
この動作は情報処理装置4でも同様に実施されている。
この情報処理システムで情報処理装置3が障害により停
止したと仮定しよう。この場合、情報処理装置4は外部
記憶装置9から情報処理装置3が更新していたテーブル
情報を記憶機構31に読出し、演算制御処理機構21は
記憶機構31に格納された情報処理装置3のテーブル情
報に基いて。
情報処理装置3の処理を代替して継続している。
第3図は第2図中の外部記憶制御機構7の構成をブロッ
ク図により示している。
指令制御部71は、バス100と接続されており、演算
制御処理機構20の指令に基いて外部記憶制御機構7全
体の制御動作を行う。メモリ転送制御部72は、バス1
00に接続され、記憶機構30との間でのデータ転送を
行う。制御記憶部73は指令制御部71に接続され、指
令制御部71で実行される制御手順、あるいは各種の作
業情報を格納するための制御記憶回路である。接続制御
部74は、外部記憶装置9とのインタフェース制御を行
う送受信回路である。
第6図は第2図中の記憶機構30.31におけるメモリ
構成を示す一例である。
記憶機構30.31の各々は、基本的に4つの領域に区
分され1制御プログラム領域、制御情報領域、自系テー
ブル領域、他系テーブル領域から構成される。
制御プログラム領域は演算制御処理機構20゜21が処
理を行うための処理手順を規定する制御プログラムが格
納されている。制御情報領域は演算制御処理機構20.
21が制御プログラムを実行する際に生成する各種の制
御情報を格納する。
外部記憶装置9へ指令を発行する場合に必要なポインタ
300.リスト情報301などはこの領域に格納されて
いる。自系テーブル領域は、演算制御処理機構20.2
1が処理対象とするテーブル情報を格納する領域で、こ
の領域の情報は、外部記憶装置9に退避されて保全が必
要となるものである。この自系テーブル領域には一連の
処理単位で更新されるテーブルa401.テーブルb4
02、テーブル0403などが含まれる。他系テーブル
領域は、他系の情報処理装置が障害の場合。
外部記憶装置9から読出す他系のテーブル情報を格納す
る領域である。
演算制御処理機構20.21は、制御プログラムに基い
て処理を行い、自系テーブル領域のテーブルa、テーブ
ルb、テーブルCを更新する。更新したアドレス情報及
び情報量は、リスト情報301として生成される。リス
トの格納位置を示すためのポインタ300が表示される
第7図は、演算制御処理機構20.21がそれぞれ外部
記憶制御機構7,8に対して発行する指令形式を示して
いる。指令及び属性は、外部記憶制御機構7.8に対す
る動作指示を示す。カウントはリストの情報量を示す。
リスト情報はリストの格納されている記憶機構内のアド
レスを示している。
リストの内容は、情報量とアドレス情報からなり、更新
されたテーブルa40−1.テーブルb402、テーブ
ルC403の位置を示している。
外部記憶制御機構7,8の指令制御部71は。
それぞれ演算制御処理機構20.21から上記指令を受
信すると、リストの内容を解析し、記憶機構30.31
より更新されたテーブル情報を読出し、外部記憶装置9
に転送する。あるいは、指令制御部71は外部記憶装置
9から他系テーブル情報を読出し記憶機構30.31の
他系テーブル領域へ転送する。
[発明が解決しようとする課題] 上述した従来の情報処理システムは1 システムの耐故
障性を向上させる目的は達成しているが。
外部記憶装置を必要とするため、高価であり装置自体が
大きくなる問題に加えて、外部記憶装置を接続して制御
するために、入出力指令を実施することから演算制御処
理機構で実行される制御プログラム量が多く、外部記憶
装置の接続により処理性能が大きく低下してしまう欠点
があった。
本発明の目的は、高信頼性を損うことなく上記欠点を改
善し、より簡易に、かつより高性能に記憶機構の記憶情
報の保全を図ることが可能な情報処理システムを提供す
ることにある。
[課題を解決するための手段] このため2本発明による情報処理システムでは。
複数の情報処理装置の各々を構成する演算制御処理機構
、記憶機構、及びこれらの機構を接続するバスに加えて
、バスとの接続制御を行うバス制御部と、バス制御部か
らの信号に基づき、アドレス情報又は制御データの転送
制御を行う処理制御部と、処理制御部の指示により、出
力伝送路のインタフェース制御を行う出力転送制御部と
、入力伝送路のインタフェース制御部を経由して入力転
送されたアドレス情報又は制御データを格納する情報格
納部とを有する情報転送機構を具備し、複数の情報処理
装置を情報転送機構を用いて結合する構成を採用してい
る。
[実施例] 次に本発明について図面を参照して説明する。
第4図は本発明の情報転送機構を用いて構成した情報処
理システムの構成を示すブロック図である。
この情報処理システムは2つの情報処理装置5゜6を有
し、情報処理装置5,6は、それぞれ、成算制御処理機
構20,21.記憶機構30.31バス管理機構40,
41.及び本発明の特徴である情報転送機構1,2で構
成され、これらの各機構は情報処理装置内の内部バス1
00で接続されている。2つの情報処理装置5.6は、
情報転送機構1,2を用いて相互に接続されている。
この情報処理システムの記憶機構30.31は第8図に
示す構成をしている。記憶領域は 8つの領域に区分さ
れている。制御プログラム領域。
制御情報領域、自系テーブル領域、及び他系テーブル領
域の役割は、従来の情報処理システムの場合と基本的に
は同じである。本発明の情報処理システムでの制御情報
領域では1演算制御処理機構2’0.21と情報転送機
構1.2との間での情報伝達のため、データ情報302
.ステータス情報303が新しく設けられている。
記憶機構には、新しく、口糸作業領域、他系作業領域、
自系退避領域、他系退避領域の4つの領域が設けられて
いる。自系退避領域、他系退避領域は、従来の情報処理
システムでは外部記憶装置に設置していた格納部であり
、テーブル情報の保全を行う領域である。白糸作業領域
、他糸作業領域はテーブル情報をテーブル領域と退避領
域との間で移動する場合に使用する作業領域である。
第9図は記、憶機構30と記憶機構31での記憶情報の
相関を示す概念図を示している。記憶機構30の制御プ
ログラムを演算制御処理装置20が実行し、自系のテー
ブル(0系テーブル)内のテーブルa、テーブルし、テ
ーブルCを更新する。
演算制御処理機構20は自系テーブルの更新を完了する
と、少なくとも1つのメモリ移送命令を実行し、自系テ
ーブルの作業エリア(0系作業エリア)にテーブルa、
テーブルb、テーブルCの更新した内容を移送する。そ
の後、演算制御処理機構20は制御情報領域のデータ情
報302に情報転送機構1に対する指示を書込む。
情報転送機構1は、?fjL算制御処理機構20からの
指示をデータ情報302で検出すると、状態情報を生成
してステータス情報303に応答したあと、更新された
テーブルa、テーブルb、テーブルCのテーブル情報を
記憶機構31の0系退避領域に転送している。
同様にして、記憶機構31の1系テーブル情報も、演算
制御処理機構21が実行するメモリ移送命令で1系作業
エリアへ移送され、情報転送機構2の動作により記憶機
構30の1系退避領域に格納される。
この様にして、記憶機構30と記憶機構31における0
系及び1系のテーブル情報が相互に他系の記憶機構に退
避されている。
この情報処理システムの一方の情報処理装置、例えば情
報処理装置5が障害となったと仮定しよう。この場合、
情報処理装置6の演算制御処理機構21は、記憶機構3
1の自系退避領域から0系テーブル領域へテーブル情報
を再移送することにより、情報処理装置5の処理を代替
することが可能となっている。
この実施例では、退避領域のテーブル情報を正規のテー
ブル領域へ再移送する方式をとっているが、退避領域を
そのまま使用することも可能である。
第10図は情報処理装置で行われる処理、特に演算制御
処理機構20.21と情報転送機構1゜2の動作概念を
示す流れ図である。
演算制御処理機構20.21は、自系テーブルのテーブ
ルa、テーブルb、テーブルCを更新し。
作業領域へメモリ移送命令を使用して移送する(ステッ
プS1及びS2)。その後、情報転送機構1.2へ指示
を行うためデータ情報302へ指示情報を書込み(ステ
ップS3)、情報転送機構1.2からのステータス応答
を待っている(ステップS4)。
従来の外部記憶制御機構7.8に対する入出力命令処理
と異なり、演算制御処理機構20.21はメモリ移送情
報の書込みを実行するだけで良く8記憶機構30.31
の処理のため高速に処理可能である。入出力命令の場合
、命令実行の為の手順や管理情報が多く必要であるため
オーバヘッドが大きくなったが1ネガ式では大巾な性能
改善が図れている。
情報転送機構1は、演算制御処理機構20,21が自系
テーブル情報を作業領域へメモリ移送命令で転送する処
理を作業領域のアドレス情報により監視している(ステ
ップS5)。作業領域への転送処理を検出すると、情報
転送機構1,2はバス100上のアドレス情報及びテー
ブル情報を演算制御処理機構20.21の指示がない状
態においても自動的に検出し、他系の情報転送機構へ転
送しくステップS6)、他系情報転送機構内の情報格納
部に一時的に格納している(ステップS7)。その後、
記憶機構30.31の制御情報領域のデータ情報302
を検索し、演算制御処理機構20.21より転送許可が
正式に指示されると(ステップS8)、情報転送機構1
,2は他系の情報転送機構内の情報格納部へテーブル情
報が転送障害なく格納されていることを確認した後、ス
テータスを生成し、(ステップS9)、演算制御処理機
構にステータス情報303として応答する。その後、他
系情報転送機構に指示を発光しくステップ510)、情
報格納部のテーブル情報を記憶機構30.31の退避領
域への転送を行っている(ステップ511)。
この様な機能を有する情報転送機構の構成を第1図に示
す。
第1図を参照すると、情報転送機構1は、情報処理装置
5内の内部バス100とバス制御部11を経由して接続
される。情報転送機構1全体の動作は、処理制御部12
により制御される。処理制御部12は、バス制御部11
に指示を出し、記憶機構30内の作業領域のアドレス情
報、テーブル情報を検出すると、出力転送制御部14を
駆動し出力伝送路200を使用して他系の情報転送機構
2へアドレス情報及びテーブル情報を送信する。
他系の情報転送機構2から送信されたアドレス情報、テ
ーブル情報は、入力伝送路210を経て入力転送制御部
15で受信され、情報格納部13に一時的に格納される
。処理制御部12は、入力転送制御部15で他系の情報
転送機構からの指示を受信すると、情報格納部13に格
納されているアドレス情報に基いて、バス制御部11を
制御し。
バス100を経由して、情報格納部13内のテーブル情
報を記憶機構30の退避領域への書込み動作を実施する
第5図は2つの情報処理装置5.6が情報転送機構1.
2を用いて結合された場合の接続関係を示すブロック図
である。
情報転送機構1の出力転送制御部14は、伝送路200
を経由して情報転送機構2の入力転送制御部15に接続
される。同様に、情報転送機構2の出力転送制御部14
は、伝送路210を経由して情報転送機構1の入力転送
制御部15に接続されている。
[発明の効果] 以上説明したように本発明の情報処理システムでは、情
報処理装置の各々に新しい情報転送機構を付加し、かつ
2つの情報処理装置を情報転送機構を用いて結合するよ
うに構成し、一方の情報処理装置の一連の処理単位にお
いて更新された記憶機構の内容を、情報転送機構を経由
して他方の情報処理装置の記憶機構に格納可能とするこ
とにより、従来の情報処理システムで付加していたよう
な外部記憶装置を必要とすることなく、記憶機構に格納
された制御テーブル情報を退避する機能を提供する。こ
の機能により、一方の情報処理装置に障害が発生した場
合においても、システム動作を停止することなく、処理
を継続することが可能であり、信頼性と性能を改善した
情報処理システムを構築できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による情報処理システムを特
徴づける情報転送機構の構成を示すブロック図、第2図
は外部記憶装置を用いて2つの情報処理装置が結合され
た従来の情報処理システムの構成を示すブロック図、第
3図は従来の情報処理システムの外部記憶1り御機構の
ブロック図、第4図は本発明による情報転送機構を用い
て構成した情報処理システムの構成を示すブロック図、
第5図は2つの情報転送機構の接続関係を示すブロック
図、第6図は従来の情報処理システムにおける記憶機構
の構成を示す図、第7図は従来の情報処理システムで発
行される入出力指令形式の構成を示す図、第8図は本発
明の情報処理システムにおける記憶機構の構成を示す図
、第9図は2つの記憶機構の相関状況を示す概念図、第
10図は本発明の情報処理システムにおける処理の流れ
を示す流れ図である。 1.2・・・情報転送機構、3.4.5.6・・・情報
処理装置、7,8・・・外部記憶制御機構、9・・・外
部記憶装置、11・・・バス制御部、12・・・処理制
御部。 13・・・情報格納部、14・・・出力転送制御部、1
5・・・入力転送制御部、20.21・・・演算制御処
理機構、30.31・・・記憶機構、40.41・・・
バス管理機構、71・・・指令制御部172・・・メモ
リ転送制洞部、73・・・$−17御記憶部、74・・
・接続制御部、100・・・バス、200・・・出力伝
送路、210・・・入力伝送路、300・・・ポインタ
、301・・・リスト、302・・・指示データ、30
3・・・ステータス、401・・・テーブルa、402
・・・テーブルb、403・・・テーブルC0 第 図 2へ 2bら 第3図 第5図 第6図 第7図 第8図

Claims (1)

  1. 【特許請求の範囲】 1、複数の情報処理装置が互いに接続され、該複数の情
    報処理装置のうちの1つが障害により処理不能となった
    場合においても、前記複数の情報処理装置の残りの1つ
    が該障害の発生した情報処理装置の処理を引継いで処理
    を実行し、情報処理システム全体としてのシステム動作
    を停止させないように構成された、高信頼性を有する情
    報処理システムであって、前記複数の情報処理装置の各
    各は、制御プログラム、制御情報、及びテーブル情報を
    格納する記憶機構と、該記憶機構に格納された制御プロ
    グラムを読出し、該読出された制御プログラムで規定さ
    れた手順に従って処理を実行し、前記記憶機構内の制御
    情報及びテーブル情報を更新する演算制御処理機構と、
    前記記憶機構及び前記演算制御処理機構を接続するため
    のバスとを有する情報処理システムに於て、 前記複数の情報処理装置の各々は、他系の情報処理装置
    と出力伝送路及び入力伝送路を介して結合された情報転
    送機構を有し、 該情報転送機構は、前記バスとの接続制御を行うバス制
    御手段と、該バス制御手段からの信号に基づき、アドレ
    ス情報又は制御データの転送制御を行なう処理制御手段
    と、該処理制御手段の指示により前記出力伝送路のイン
    タフェース制御を行なう出力転送制御手段と、前記入力
    伝送路のインタフェース制御を行なう入力転送制御手段
    と、該入力転送制御手段を経由して前記他系の情報処理
    装置から入力転送されたアドレス情報又は制御データを
    格納する情報格納手段とを有し、 前記複数の情報処理装置を前記情報転送機構を用いて結
    合することにより、各情報処理装置の記憶機構の記憶情
    報をそれぞれ他系の情報処理装置の記憶機構にも格納し
    、記憶機構内の記憶情報の保全を図ったことを特徴とす
    る情報処理システム。
JP1180516A 1989-06-30 1989-07-14 情報処理システム Expired - Lifetime JP2504836B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1180516A JP2504836B2 (ja) 1989-07-14 1989-07-14 情報処理システム
FR9008331A FR2649224B1 (fr) 1989-06-30 1990-07-02 Systeme de traitement de l'information capable de prendre facilement en charge le traitement d'un processeur defaillant
US07/547,005 US5202980A (en) 1989-06-30 1990-07-02 Information processing system capable of readily taking over processing of a faulty processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1180516A JP2504836B2 (ja) 1989-07-14 1989-07-14 情報処理システム

Publications (2)

Publication Number Publication Date
JPH0346034A true JPH0346034A (ja) 1991-02-27
JP2504836B2 JP2504836B2 (ja) 1996-06-05

Family

ID=16084627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1180516A Expired - Lifetime JP2504836B2 (ja) 1989-06-30 1989-07-14 情報処理システム

Country Status (1)

Country Link
JP (1) JP2504836B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066043A (ko) * 1999-12-31 2001-07-11 이계안 스프링 상수 가변형 엔진 마운트
US6482523B1 (en) 1997-10-28 2002-11-19 Nippon Polyurethane Industry Co., Ltd. Adhesive for lamination
JP2004115681A (ja) * 2002-09-27 2004-04-15 Toyo Ink Mfg Co Ltd 無溶剤型接着剤組成物及びその利用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189047A (ja) * 1984-03-07 1985-09-26 Hitachi Ltd デ−タ処理装置
JPS61170895A (ja) * 1985-01-25 1986-08-01 松下電工株式会社 アナログ式火災判定回路
JPS61206047A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp コンピユ−タのバツクアツプシステム
JPS6273362A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd デマンド転送回路
JPS62158566U (ja) * 1986-03-31 1987-10-08
JPS63213053A (ja) * 1987-03-02 1988-09-05 Fujitsu Ltd デ−タ転送方式

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189047A (ja) * 1984-03-07 1985-09-26 Hitachi Ltd デ−タ処理装置
JPS61170895A (ja) * 1985-01-25 1986-08-01 松下電工株式会社 アナログ式火災判定回路
JPS61206047A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp コンピユ−タのバツクアツプシステム
JPS6273362A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd デマンド転送回路
JPS62158566U (ja) * 1986-03-31 1987-10-08
JPS63213053A (ja) * 1987-03-02 1988-09-05 Fujitsu Ltd デ−タ転送方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482523B1 (en) 1997-10-28 2002-11-19 Nippon Polyurethane Industry Co., Ltd. Adhesive for lamination
KR20010066043A (ko) * 1999-12-31 2001-07-11 이계안 스프링 상수 가변형 엔진 마운트
JP2004115681A (ja) * 2002-09-27 2004-04-15 Toyo Ink Mfg Co Ltd 無溶剤型接着剤組成物及びその利用

Also Published As

Publication number Publication date
JP2504836B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
US5202980A (en) Information processing system capable of readily taking over processing of a faulty processor
JPH01216459A (ja) 構成変更制御方式
JPH0346034A (ja) 情報処理システム
JP2774675B2 (ja) バスコントローラ
JPS59161743A (ja) 構成切替方式
JPH0430245A (ja) マルチプロセッサ制御方式
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JPS6095663A (ja) 2重化磁気デイスク装置の自動切換装置
JPH0520107A (ja) 二重化制御装置
JP2876676B2 (ja) プロセッサ間通信制御方法
JPS61206045A (ja) 情報処理システム
JP3033586B2 (ja) 情報処理システム
JP2645175B2 (ja) プラント制御システム
JPH02289020A (ja) 情報処理装置のタイムアウト処理方式
JP3012402B2 (ja) 情報処理システム
JPH05204689A (ja) 制御装置
JPH04158457A (ja) 二重化システム
JP2762453B2 (ja) 入出力構成変更方法
JPH02277142A (ja) 二重系計算機システム
JPS6231438A (ja) 仮想計算機システム
JP2000242317A (ja) プログラマブルコントローラ
JPH05736B2 (ja)
JPH03206528A (ja) 情報処理システム
JPH07287694A (ja) 多重化処理システムおよびメモリ同期制御方法
JPH0212558A (ja) プロセッサ間通信制御方式