JPH03206528A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH03206528A
JPH03206528A JP1309272A JP30927289A JPH03206528A JP H03206528 A JPH03206528 A JP H03206528A JP 1309272 A JP1309272 A JP 1309272A JP 30927289 A JP30927289 A JP 30927289A JP H03206528 A JPH03206528 A JP H03206528A
Authority
JP
Japan
Prior art keywords
control
control data
information processing
transfer
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1309272A
Other languages
English (en)
Other versions
JP2511542B2 (ja
Inventor
Yoshiaki Sugiyama
良秋 杉山
Shinichi Nomiyama
野見山 眞一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Software Shikoku Ltd
Original Assignee
NEC Corp
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Software Shikoku Ltd filed Critical NEC Corp
Priority to JP1309272A priority Critical patent/JP2511542B2/ja
Priority to FR9008331A priority patent/FR2649224B1/fr
Priority to US07/547,005 priority patent/US5202980A/en
Publication of JPH03206528A publication Critical patent/JPH03206528A/ja
Application granted granted Critical
Publication of JP2511542B2 publication Critical patent/JP2511542B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は情報処理システムに関し.特に2つの情報処理
装置で構成される耐故障システムを備える情報処理シス
テムに関する。
[従来の技術] 近年,情報処理装置の役割はますます重要性を増してお
り,情報処理システムに対する信頼性.耐故障性への要
求は更に強くなりつつある。
情報処理システムの信頼性を向上させる一つの方法とし
て,複数の情報処理装置を用いてシステムを構築し.1
つの情報処理装置が故障した場合においても,他の情報
処理装置で処理を代替することにより,システムとして
の稼動を継続する方法が用いられている。
従来のこの種の情報システムは以下の様な方式がとられ
ていた。
第2図は従来のシステムの一例のブロック構成図を示し
,2つの情報処理装置2及び3が通信伝送路200によ
り結合されている。各々の情報処理装置2,3は制御処
理機構20,21,記憶機構30,31,バス管理機構
40.41通信処理機構50.51及びこれらの機構を
接続するバス100,101で構威されている。
このシステムにおい七,制御処理機構20は記憶機構3
0より制御プログラム及び制御データをバス100を経
由して読出し,制御プログラムで規定された各種の処理
を行い,処理結果に従って記憶機構30の更新を実施し
ている。バス管理機構40はバス100の使用管理を行
っている。
このシステムでは.情報処理装置2.3の各々に通信処
理機構50.51が付加されており,各々の通信処理機
構50.51の間は通信伝送路200で接続が行われて
いる。
この情報処理システムでは,情報処理装置2と情報処理
装置3とが通常から一体となって動作を行っており,一
方の情報処理装置2にて障害発生の場合,他方の情報処
理装置3は処理継続゛が可能となっている。この処理に
ついて詳細を説明する。
情報処理装置2では上述した様に制御処理機構20が記
憶機構30の参照あるいは更新を行って処理を実行して
いる。制御処理機構20は,制御プログラム及び制御デ
ータの一連の処理項目に基づいて,自己の記憶機構30
の更新を完了すると,記憶機構30内に通信メッセージ
及び更新データ情報を生成する。次に,制御処理機構2
0は通信処理機構50に対し転送指示を行う。通信処理
機構50は記憶機構30に登録された通信メッセジ及び
更新データを読出し,通信伝送路200を経由して情報
処理装置3の通信処理機構51に転送する。
通信処理機構51は通信伝送路200からの信号を受信
すると,記憶機構31へ書込み後,制御処理機構21へ
通信が行なわれたことを報告する。
制御処理機構21は,記憶機構31の通信メッセージ及
び更新データ情報を用いて,記憶機構31内の制御デー
タの更新を行ない.記憶機構30内の制御データと記憶
機構31内の制御データの一致を図っている。制御処理
機構21は記憶機構31内に応答メッセージを生威し,
通信処理機構51に対して応答メッセージの転送を指示
する。通信処理機構51は,通信伝送路200を経由し
て,通信処理機構50へ応答メッセージを転送する。
通信処理機構50は受信したメッセージを記憶機構30
に格納し,制御処理機構20へメッセージ受信を通知す
る。制御処理機構20は制御処理機構21からの応答メ
ッセージを待って次の一連の処理を開始する。
この情報処理システムでは,2つの情報処理装5 置が制御データを相互に保持しているため,一方の情報
処理装置2が障害の場合にも情報処理装置3で処理継続
が可能となっている。
第3図は従来のシステムの他の例を示すブロック構成図
である。
第3図のシステムでは,2つの情報処理装置4及び5が
共有メモリ8装置により結合されている。
各々の情報処理装置4,5は制御処理機構20,21,
記憶機構30.31,バス管理機構40;41共有メモ
リ制御機構60,61及びこれらの機構を接続するバス
100,101で構威されている。
このシステムでは,情報処理装置4.5の各々に共有メ
モリ制御機構60.61が付加されており,各々の共有
メモリ制御機構60.61はメモリ伝送路210.21
1を経由して共有メモリ装置8に接続される。
この情報処理システムでは,情報処理装置4と情報処理
装置5が通常は独立に動作を行っているが,一方の情報
処理装置4にて障害発生の場合,6 他方の情報処理装置5は共有メモリ装置8の制御データ
を参照することにより処理継続が可能となっている。
これは,情報処理装置4.5で制御処理機構20.21
が記憶機構30.31の更新を行った場合,制御処理機
構20.21は一連の処理項目に関して共有メモリ制御
機構60、61に指示を行い,記憶機構30.31の制
御データの情報を共有メモリ装置8にも常に格納して制
御データの保持を図っているため,各々の情報処理装置
4,5の障害時に共有メモリ装置8より制御データを復
元することが可能となることにより実現されている。
[発明が解決しようとする課題コ 上述した従来の情報処理システムは,システムの耐故障
性を向上させる目的は達成しているが,制御処理装置間
で通信処理を行ったり,共有メモリへの2重書きを行う
様に構或されているため,制御処理装置におけるオーバ
ヘッドが大きくなり,処理性能が低下する欠点があった
本発明の課題は,上記欠点を除去し,一方の情報処理装
置の障害発生時においても,システム動作を停止するこ
となく,高性能で高信頼度を持つ情報処理システムを提
供することにある。
[課題を解決するための手段] 本発明によれば,情報処理装置において処理される制御
プログラム及び制御データを格納する記憶機構と,記憶
機構から制御プログラムを読出し制御プログラムに基づ
いて規定された動作を実行する制御処理機構と,制御プ
ログラムあるいは制御データの転送を行うための接続バ
スと,接続バスの使用管理を行うバス管理機構を有する
情報処理装置において,前記接続バスとの接続制御を行
うバス制御手段と,バス制御手段からの信号に基づき制
御データの転送制御を行う処理制御手段と,処理制御手
段の指示により入力転送制御あるいは出力転送制御を行
う転送制御手段と,前記接続バス上の制御データを監視
し必要な制御データを抽出する制御データ抽出手段と,
制御データ抽出手段により抽出された制御データを一時
的に格納する出力バッフ7手段と,伝送路を経由して転
送された制御データを受信する入力バッファ手段と,前
記転送制御手段からの信号により出力バッファ手段及び
入力バッファ手段の転送制御をそれぞれ実行する出力転
送制御手段,及び入力転送制御手段とを含む情報転送機
構を付加し,2つの情報処理装置を情報転送機構を用い
て結合して,情報処理装置相互で制御データを共通に保
持するようにしたことを特徴とする情報処理システムが
得られる。
[実施例] 次に,本発明について図面を参照して説明する。
第1図(a) , (b)は本発明の情報処理システム
の一実施例のブロック構成図およびその情報転送機構の
一実施例を示すブロック構或図である。
第1図(b)において情報転送機構1は情報処理装置の
バス100に接続されている。バス制御部12はバス1
00との接続制御を行っている。情報転送機構1に関す
る各種動作は処理制御部13が行っている。処理制御部
13はバス制御部129 の信号を監視し転送制御部14に指示を行い,出力転送
制御部16又は入力転送制御部17の制御を行っている
。出力転送制御部16はバス100上の制御データを監
視し,必要な制御データを抽出する制御データ抽出部1
1にて抽出された制御データを出力バッファ部15に格
納し,出力バッファ部15から伝送路130への転送制
御を行う。
また伝送路160により他の情報転送機構から送信され
た制御データを受信し,格納する入力バッファ部18の
制御は入力転送制御部17からの転送制御により実行さ
れる。
この情報転送機構を用いて2つの情報処理装置の結合を
実施している。
第1図(a)において2つの情報処理装置6及び7は情
報転送装置1間の伝送路を用いて接続されている。各々
の情報処理装置6,7は制御処理機構20,21,記憶
機構30.31,バス管理機構40.41情報転送機構
1及びこれらの機構を接続するバス100,101で構
成されている。
この情報処理システムでは情報処理装置6と情1 0 報処理装置7は通常,独立に動作を行っているが,情報
転送機構1の作用で,相互の記憶機構30,31への書
込みが実施されている。このため一方の情報処理装置6
にて障害発生の場合,他方の情報処理装置7は記憶機構
31を読出し,記憶機構31の制御データの再編成を行
うことにより,処理継続が可能となっている。この処理
を第4図を参照して説明する。
第4図は記憶機構30及び31の一例の一構成図を示し
ている。
制御処理機構20は通常,自己の記憶機構30の制御デ
ータ301を参照あるいは更新している。
同様に制御処理機構21は通常,自己の記憶機構31の
制御データ312を参照あるいは更新している。本発明
の情報処理システムにおいては,制御処理機構20が制
御データ301の更新を完了した場合,制御処理機構2
1は制御データ301を制御データ321に複写する処
理を常に実施する。情報転送機構1の処理制御部13は
制御データ抽出部11に指示して,バス100を監視し
,11 制御データ301が制御データ321に複写される情報
を抽出して一時的に出力バッフ7部15を経由して伝送
路130に送り出す。伝送路130は情報処理装置7の
情報転送機構1の伝送路160に接続されており,入力
バッファ部18に受信データが自動的に格納されている
。制御処理機構20は制御データ301を制御データ3
21に複写が正常に完了すると.情報転送機構1に対し
て書込み指令を発行する。この指令は情報処理装置6の
処理制御部13にて受信され,転送制御部14及び出力
転送制御部16に対して制御信号が出され,更に伝送路
140を介して情報処理装置7の情報転送機構1に送信
される。情報処理装置7の情報転送機構1は伝送路15
0にて制御信号を受信すると,処理制御部13の作用に
より転送制御部14,入力転送制御部17が駆動され入
力バッファ部18に格納されている制御データをバス制
御部12を介してバス101に送出し記憶機構31の制
御データ331として書込みが行われる。
同様に記憶機構31の制御データ312は制御1 2 データ332に複写され,その制御データは記憶機構3
0の制御データ322として格納されており記憶機構3
0の制御データ301と記憶機構31の制御データ31
2はそれぞれ制御データ331,制御データ322とし
て2つの情報処理装置で保持されている。このため例え
ば情報処理装置6で障害が発生し,記憶機構30の制御
データ301が使用出来なくなった場合でも情報処理装
置7は記憶機構31の制御データ331を制御データ3
01と同一として使用することが出来るため,自己の記
憶機構31の制御データ311に制御デタ331を複写
して使用することにより情報処理装置7は情報処理装置
6の処理を代替することが可能となる。
[発明の効果] 以上説明したように本発明は,情報処理装置に情報転送
機構を付加し2つの情報処理装置を情報転送機構を用い
て結合し,情報処理装置相互での制御データの保持を行
うことにより,一方の情報処理装置の障害発生時におい
ても,システム動作1 3 を停止することなく処理継続することが可能であり信頼
性と性能を改善した情報処理システムを提供できる効果
がある。
【図面の簡単な説明】
第1図(a)は本発明の情報処理システムの一実施例の
ブロック図,第1図(b)は第1図(a)の情報転送機
構の一例のブロック図,第2図は通信伝送路にて結合さ
れた従来の情報処理システムのブロック図,第3図は共
有メモリ装置にて結合された従来の情報処理システムの
ブロック図,第4図は第1図の実施例において各情報処
理装置の記憶機構の利用状況を示す概念図である。 1・・・情報転送機構,2,3,4,5,6.7・・・
情報処理装置.8・・・共有メモリ装置,11・・・制
御データ抽出部,12・・・バス制御部,13・・・処
理制御部,14・・・転送制御部,15・・・出力バッ
ファ部,16・・・出力転送制御部,17・・・入力転
送制御部,18・・・入力バッファ部.20.21・・
・制御処理機構,30.31・・・記憶機構,40.4
1・・・バス管1 4 理機構,50.51・・・通信処理機構,60.61・
・・共有メモリ制御機構,100,101・・・バス,
110,120,130,140,150,160・・
・伝送路,200・・・通信伝送路,210,211・
・・共有メモリ伝送路,301,302,311,31
2,321,322,331,332・・・制御データ
。 1 5

Claims (1)

    【特許請求の範囲】
  1. 1、情報処理装置において処理される制御プログラム及
    び制御データを格納する記憶機構と、記憶機構から制御
    プログラムを読出し制御プログラムに基づいて規定され
    た動作を実行する制御処理機構と、制御プログラムある
    いは制御データの転送を行うための接続バスと、接続バ
    スの使用管理を行うバス管理機構を有する情報処理装置
    において、前記接続バスとの接続制御を行うバス制御手
    段と、バス制御手段からの信号に基づき制御データの転
    送制御を行う処理制御手段と、処理制御手段の指示によ
    り入力転送制御あるいは出力転送制御を行う転送制御手
    段と、前記接続バス上の制御データを監視し必要な制御
    データを抽出する制御データ抽出手段と、制御データ抽
    出手段により抽出された制御データを一時的に格納する
    出力バッファ手段と、伝送路を経由して転送された制御
    データを受信する入力バッファ手段と、前記転送制御手
    段からの信号により出力バッファ手段及び入力バッファ
    手段の転送制御をそれぞれ実行する出力転送制御手段、
    及び入力転送制御手段とを含む情報転送機構を付加し、
    2つの情報処理装置を情報転送機構を用いて結合して、
    情報処理装置相互で制御データを共通に保持するように
    したことを特徴とする情報処理システム。
JP1309272A 1989-06-30 1989-11-30 情報処理システム Expired - Lifetime JP2511542B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1309272A JP2511542B2 (ja) 1989-11-30 1989-11-30 情報処理システム
FR9008331A FR2649224B1 (fr) 1989-06-30 1990-07-02 Systeme de traitement de l'information capable de prendre facilement en charge le traitement d'un processeur defaillant
US07/547,005 US5202980A (en) 1989-06-30 1990-07-02 Information processing system capable of readily taking over processing of a faulty processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309272A JP2511542B2 (ja) 1989-11-30 1989-11-30 情報処理システム

Publications (2)

Publication Number Publication Date
JPH03206528A true JPH03206528A (ja) 1991-09-09
JP2511542B2 JP2511542B2 (ja) 1996-06-26

Family

ID=17990997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309272A Expired - Lifetime JP2511542B2 (ja) 1989-06-30 1989-11-30 情報処理システム

Country Status (1)

Country Link
JP (1) JP2511542B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100431A (ja) * 2009-11-09 2011-05-19 Inst For Information Industry 仮想マシン制御装置及び仮想マシン制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189047A (ja) * 1984-03-07 1985-09-26 Hitachi Ltd デ−タ処理装置
JPS61170895A (ja) * 1985-01-25 1986-08-01 松下電工株式会社 アナログ式火災判定回路
JPS61206047A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp コンピユ−タのバツクアツプシステム
JPS6273362A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd デマンド転送回路
JPS62158566U (ja) * 1986-03-31 1987-10-08
JPS63213053A (ja) * 1987-03-02 1988-09-05 Fujitsu Ltd デ−タ転送方式
JPH01180516A (ja) * 1988-01-13 1989-07-18 Nec Corp 光変調器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189047A (ja) * 1984-03-07 1985-09-26 Hitachi Ltd デ−タ処理装置
JPS61170895A (ja) * 1985-01-25 1986-08-01 松下電工株式会社 アナログ式火災判定回路
JPS61206047A (ja) * 1985-03-08 1986-09-12 Mitsubishi Electric Corp コンピユ−タのバツクアツプシステム
JPS6273362A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd デマンド転送回路
JPS62158566U (ja) * 1986-03-31 1987-10-08
JPS63213053A (ja) * 1987-03-02 1988-09-05 Fujitsu Ltd デ−タ転送方式
JPH01180516A (ja) * 1988-01-13 1989-07-18 Nec Corp 光変調器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100431A (ja) * 2009-11-09 2011-05-19 Inst For Information Industry 仮想マシン制御装置及び仮想マシン制御方法

Also Published As

Publication number Publication date
JP2511542B2 (ja) 1996-06-26

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
JP2505928B2 (ja) フォ―ルト・トレラント・システムのためのチェックポイント機構
US5742792A (en) Remote data mirroring
US5901327A (en) Bundling of write data from channel commands in a command chain for transmission over a data link between data storage systems for remote data mirroring
US6052797A (en) Remotely mirrored data storage system with a count indicative of data consistency
US6640291B2 (en) Apparatus and method for online data migration with remote copy
US8396830B2 (en) Data control method for duplicating data between computer systems
US6959400B2 (en) System and method for establishing consistent memory contents in redundant systems
JPH0689241A (ja) データ処理システム
JPH03206528A (ja) 情報処理システム
JP2953639B2 (ja) バックアップ装置及びその方法
JP3026350B2 (ja) 二重化システムの系切り替え方法
JP3266956B2 (ja) システム記憶装置
JPS59161743A (ja) 構成切替方式
JP2504836B2 (ja) 情報処理システム
JPS60222945A (ja) 異常時等のバツクアツプシステム
JPS59146362A (ja) インタフエ−ス切換え制御方式
JP2876676B2 (ja) プロセッサ間通信制御方法
JPH03259347A (ja) 情報処理システム
JPH02162430A (ja) 二重化システムのデータ同期方式
JPH02277142A (ja) 二重系計算機システム
JPS63128839A (ja) 二重化制御方式
JPS62296264A (ja) デ−タ処理システムの構成制御方式
JPS5938872A (ja) 多重系電子計算機装置
JPH07146849A (ja) コンピュータ間通信のバックアップシステム