JPS59161743A - 構成切替方式 - Google Patents

構成切替方式

Info

Publication number
JPS59161743A
JPS59161743A JP58034513A JP3451383A JPS59161743A JP S59161743 A JPS59161743 A JP S59161743A JP 58034513 A JP58034513 A JP 58034513A JP 3451383 A JP3451383 A JP 3451383A JP S59161743 A JPS59161743 A JP S59161743A
Authority
JP
Japan
Prior art keywords
processing
input
switching
processing device
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58034513A
Other languages
English (en)
Inventor
Sadao Kojima
小島 貞雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58034513A priority Critical patent/JPS59161743A/ja
Publication of JPS59161743A publication Critical patent/JPS59161743A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、情報処理システムの構成切替方式π係り、特
に複数台の処理装置を有するシステムに好適な構成切替
方式に関する。
〔従来技術〕
オンラインリアルタイムシステム等の高信頼性を要求さ
れる情報処理システムでは、システムの稼動率を向上さ
せる目的で処理装置をはじめとするシステムの各構成機
器を多重化し、機器障害時に予備機器に切り替えて処理
を継続できるように設計されている場合が多い。
またこのような場合、機器の切り替えに時間がかかって
は意味がないので、オペレータによる切替操作を介さず
に、処理装置の指令により切り替えを制御する切替制御
装置等を用いてあらかじめ決められた手順に従って自動
的に切り替えを行う方式も使用されている。
従来のこの種の情報処理システムとしては、例えば処理
装置2台をそれぞれ現用機と予備機とし、監視装置を設
けて各処理装置の稼動を一定時間間隔で監視させ、現用
機が障害になったときこれを検知して予備機に連絡させ
ることにより、障害となった現用機に接続されている周
辺装置および端末装置等の入出力装置を別に設けた切替
制御装置を介して正常な予備機へ接続変更し、予備機に
現用機の処理を引継いて続行させるシステムがある。
このようなシステムでは、現用機となる処理装置で業務
処理を実行する一方、予備機となる処理装置では現用機
の作動状態を常に監視し、現用機障害時にはすぐにバッ
クアップできる状態にしておくため、通常予備機は待機
予備専用機となる他、業務処理機能を縮退させないため
に、現用機と同等の処理能力および機能を有する処理装
置を予備機とするのが一般的である。
また上記監視装置と切替制御装置は、一体となっており
1台の装置で両機能をもつ場合が多い。
また処理装置を′上記のように現用機と予備機に固定せ
ず、いずれの処理装置も同時に業務を処理し、いずれの
処理装置も他の処理装置の業務を相互にバックアップで
きるよ5に構成し、いずれかの処理装置が障害となった
とき他の処理装置がその障害処理装置で実行中の業務を
引き継いで処理を続行するという方式も使われている。
これらの従来方式のシステムにおいては、す・ずれもあ
る処理装置に障害が発生したとき、その処理装置に接続
されていた入出力装置をオペレータの切替操作を介さず
に他の処理装置に接続替えするために、あらかじめ対象
となる入出力装置の切替手順を固定的に決めておく必要
があった。このため、たとえば端末装置から入力される
トランザクションの要求により業務処理途中で新たに必
要となったファイル装置をその業務を処理中の処理装置
へ接続するということは困難であり、オペレータの介入
なしには行えなかった。またある処理装置で実行する予
定のない業務をその日の都合により処理することになる
など処理業務の変更があった場合、そのような変更は一
般にその処理装置へ接続される入出力装置の接続変更を
伴うが、このような場合も必要な入出力装置をその処理
装置へ接続切替することが困難であるばかりでなく、そ
の処理装置をバックアップする他の処理装置も同様にこ
のようなシステム構成の変更に対して動的に追随するこ
とはできなかった。
一方上記のような入出力装置の処理装置に対する接続替
えをせずに同一の入出力装置をハードウーア的にはすべ
ての処理装置に常時接続しておき、ソフトウェアによっ
て必要な処理装置に対して接続・切離しを行うことは可
能であるが、処理装置の誤動作やソフトウェアのバグ等
により、アクセスすべきでない処理装置が当該入出力装
置をアクセスし、その入出力装置が保持しているファイ
ルを破壊するなどの悪影響を寿えることがあるため、高
信頼性システムの構築には限界がある。
〔発明の目的〕
本発明の目的は、複数の入出力装置と該入出力装置を共
用する複数の処理装置との間の切り替えを動的に行う構
成切替方式を提供することにある。
〔発明の概要〕
本発明は、処理装置からの要求により入出力装置を該要
求元処理装置に接続する構成切替手段と、上記処理装置
間に設けられ該処理装置が他の処理装置に対して入出ガ
装置接続変更についての情報を連絡するための情報連絡
手段とを有し、上記処理装置の各々は白糸処理装置に接
続されている入出力装置についての情報と少くとも1台
の他糸処理装置に接続されている入出力装置についての
情報とを保持し、上記いずれかの処理装置が上記入出力
装置についての情報を保持している他糸処理装置の障害
を検知したとき、該情報に基づいて上記構成切替手段に
対し入出力装置の接続切替を要求する構成切替方式を特
徴とする。
〔発明の実施例〕
以下本発明の一実施例を第1図および第2図により説明
する。第1図はシステム構成図の例である。処理装置(
C″PIJ)+および/、” P U 2は中央処理装
置であり、インタフー−ス12は6“PU+と(−’ 
/’ U 2との間で情報を受は渡しするためのインタ
フェース、たとえばチャネル間結合装置などを含む処理
装置間連絡通路である。
512+s、c゛P U 1 オヨび(:、” P U
 2 ノイずれにも接続可能な入出力装置(1/U )
であり、特に51 、52は通信制御装置((、’CU
>であり、56〜55ばたとえば磁気ディスク記憶装置
や磁気チー硬    プ装置のようなファイル装置゛(
F)である。端末装f灯6+゛よ、s+ 、 5.2の
(−’ C″Uに接続される端末装置である。インタフ
ー−ス14,24は、入出力インタフー、−スであり、
それぞれ(、’ P U 1およびCPU2が51〜5
5の各110と情報を受は渡しするためのインタフェー
スである。切替スイッチ41〜45ば、それぞれ51〜
55の入出力装置なC’PU1−f、たはCP U 2
に接続替えするためのスイッチであり、手動によってC
’PUを切り替えることもできるし、あるいは外部から
の信号によって自動的に切替えることもできるものであ
る。
なお切替スイッチ41〜45には、いずれの6’pHに
も接続されない二3−トラル(中立)の状態が存在する
。切替制御装置3は、オペレータの介入t、Hして自動
的にI/′C)51〜55をC’ P U 1 オよび
C″PU2に接続替えするための装置であり、インタフ
ー−ス13 、25はそれぞれC’P(M、2と情報を
受は渡しするためのインタフー−ス、インタフェース3
4は切替スイッチ41〜45に対して切替信号を送るた
めのインタフェースである。。
ここで切替制御装置3は、下肥の動作を行う。
(σ) インタフー−ス15 、25を通じてそ6れぞ
れCPU1,2から一定時間間隔で送出される情報をチ
ェックすること゛により、(、’ P U 1およびc
 p U2が動作状態にあるが、どぅぶを常時監視する
(bl  いずれかのC’ p gに異常を検出すると
、稼動中の他の正常なC″pOに他糸CPU異常を連絡
する。
(CI  インタフェース13 、25を通じてC′l
′U1またはC’ /’ U 2からの各]/(/ 5
1〜550) C’ P U 1またはC″PU2への
切替指令を受ける。
(dl  上記(C1に基づき、インタフー−ス64を
通じ各//(,151〜55どとにそれぞれ切替スイッ
チ41〜45に対しC]’U1またはC” /’ U 
2への接続替えを指示し、インタフー−ス14またはイ
ンタフェース24と11051〜55との間に切り替え
を行う。
(gl  上記(alの切り替えが光子したとき、切替
指令のあったC″PUに対し、インタノェース16また
はインタフー−ス26を通して切看兇了報告を送る。
なお各CP UのI P L (イーソヤル°プ0グ6
ム・ローディング)起動は、切替制御装置6が行うか、
または他の装置あるいはそのこ°PUから行っ又もよい
。切替制御装置ろは、IPL起動によっであるいは他の
装置からの/ P L起動光子の報告を受けた後、その
C’ P Uについて上記(alの監視体制に入る。
次にCPU1および(、’ P U 2において記憶さ
れているI10構成テーブルについて説明する。
第2図(α)は、各CPUがもつI/Q構成テーブルの
例を示すもので、CPU1には自系の構成テーブル71
と他糸の構成テーブル72とをもち、CPU2には自系
の構成テーブル82と他系の構成テーブル81とをもつ
。構成テーブル72は構成テーブル82の写しであり、
構成テーブル81は構成テーブル71の写しである。た
とえば構成テーブル71にはF55とC’CU3102
つのエントリが示されているが、これはC’ P U 
1で実行中の業務には、すなわちC’ P U 1には
、56のファイル装置と51のC″C″Uとが接続され
ており、他のIloは接続されていないという状態を示
している。
ここで構成テーブル71.72,81.82の各エント
リは、単にそのl/Qが接続されているか否かの状態の
みを示している。しかし必要であれば、各エントリはそ
のIloのもつ固有の属性、たとえば装置アドレス、装
置の記号名称、および実行中の業務に関わる情報、たと
えばその装置にマウントされる記憶ボリュームのボリュ
ーム番号、使用中のデータセントの名称なとを含んでい
てもよい。なおこれらのI/Q構成テーブルは、各c’
 p uの業務プログラムとは別にオペレーティング・
システムまたは所定の監視プログラムによって管理され
る。
次に上記構成を基にして、本実施例の動作について説明
するが、まず前提として、正常な稼動状態においては、
CPU1は業務Aを処理し、CPU2は別の業務Bを処
理するものとする。
さらにいずれかのCPUが障害を起こしたときには、他
のCPUは相互に予備機となり得ろものとする。すなわ
ち、(、’P Ulが障害時にはC゛Pl)2が業務A
とBとを、C″PU2が障害時にに一!、C’PU1が
業務ΔとBとを処理するだけの充分な処理能力、主記憶
装置の記憶容量を備えているものとする。またIloに
ついては、業務Aはp°55とC’CU31とを常時使
用し、業務BはF54とC’ CU 52とを常時使用
し、Fssは業務処理中の必要に□応じて動的に業務l
または業務Bに割り当てられるIloとする。
第2図は、C″PU1およびC’PU2のI10構成テ
ーブルの内容の遷移、すなわち各J/C) 5’1〜5
5の各C″P //への接続状態の遷移を示すものであ
る。
以下第1図および第2図により本実施例の動作につし・
て説明する。まずCPU1が1 /’ L起動された後
、業務lを開始する。ここでCPU1は、インタフェー
ス16を通じて切替制御装置5に対し、/”53とC’
(、’U51のC’PU1への切替指令を送る。切替制
御装置3は、インタフー−ス54を通じF53とCCU
31とをニュートラルの状態からインタフェース14に
接続する。この接続が完了したとき、切替制御装置5は
インタフェース13を通じC/’ U 1に切替完了報
告を送る。
次゛にC″PU1の監視プログラムは、構成テーブル7
1にp°56とC″C″U51とを登録し、業務Aが実
行開始される。このときCPU1の監視プログラムは、
CPU2が稼動中であれは、インタフー−ス12を通じ
てCPU2にp°53とc’c’UsiがC’ P U
 1に接続されたことを連絡する。こ)連絡を受けた(
、’ P U 2の監視プログラムは、構成テーブル8
1にFssとCC’U”Aとを登録する。C1′U2が
稼動中でなければ、C″PU2の稼動を待って」二記動
作が行われる。同様にしてc’pu2も/ /’L起動
後、業務Bが開始され、構成テーブル82にはF54と
C’ C’ U 52とが登録され、C゛PU2からC
″PU’Iへの接続報告により、CPU1の構成テーブ
ル72にはp゛54とC“C’U52とが登録され、両
C’PUのI/(J構成テーブルは第2図(a)で示す
ものとなる。
次に上記のようにして、C″PU1が業務Aをまたこ/
’ U 2が業務Bを実行中に、6’CU31に接続さ
れた端末装置6からの要求により、業務Δが新たにファ
イル装置、Fssを使用する必要が生じたものとする。
そこでC’ P U 1は、インタフ=−ス15を通じ
切替制御装置5に対しp゛55の(、’ P U 1へ
の切替指令を送る。以下上記と同様に動作し、p°55
はインタフー−ス14に接続され、切替完了報告を受け
たCPU1の監視プログラムは構成テーブル71にp゛
55を追加し、この接続報告を受けたCPU2は構成テ
ーブル81に1“55を追加する。ここで両c: p 
tyの110構成テーブルは、第2図(AIで示すもの
となり、業務Aはp゛55を使用することができる。な
お業務Aがp゛55を使用後、切替制御装置ろに対しイ
ンタフ=−ス15を通じFssのC″PU1への接続を
切り離す指令を送ってよい。CPUからのI10切り離
し指令が切替制御装置乙に送られると、当該110はそ
のC/’ Uから切り離されてニュートラルの状態に戻
り、結果として構成テーブル71と構成テーブル81と
からFssが削除される。
次に第2図(AIで示す状態でシステムが稼動中にC″
PU1に障害が発生したとする。この障害を検出した切
替制御装R3は、インタフー−ス23を通じてCPU2
にC″PU”+の障害を報告する。IC:FU2の監視
プログラムは、構成デープル81を参照してCPU 1
にはFss、/”55およびC’ C’ U 51が接
続されていたことを知ると、切替制御装置3に対しこれ
らの110の切替指令を送ろ。切替制御装置6は、イン
タフー−ス34を通じてそれぞれ切替スイッチ43 、
45およびΔ1に対し、指示し、これらのIloを(、
’ P U 2 tc切り替える。切替完了報告を受け
たC″p/J2の監視プログラムは、構成テーブル82
に155./”55およびC’ Cl/ 51を追加し
、構成テーブル81からそのすべてのエントリを削除す
る。ここでCP U 2は新たに業務Δを開始し、その
l/(〕構構成テープは第2図(clで示すものとなる
上記のように本実施例によれば、各業務で使用するI/
(Jの切替手順をあらかじめ固定的に決めておく必要は
なく、業務処理途中で任意の6゛/’ U K動的に切
り替えたりそのCPUがら動的に切り離したりできるた
め、業務中の処理の流れに従っであるいは予定外の業務
σン飛び込入に対12てシステム構成を自動的にかつ短
時間で変更でき、極めて融通性のあるシステムとなる。
また各1/QはそのIloを使用する(、’PUにのみ
接続されるため、他系C’ P Uのハードウニアート
の誤動作やソフトウェアのバグ等偶発的あるいは故意に
よるファイル破壊等から保護され、信頼性の高いシステ
ムが実現できる。
また(、’Pl)1およびCPU2がそれぞれの業務を
実行中に、と、”PUlに障害が発生[7たとき、OP
 U 2はCP U 1の予備機となり、こ’PU+で
処理中で、あった業務Aの処理途中で追加されf、ニー
 Ilo、すtcわち/’55も含め、C″PU1に接
続されていた全1/Qは確実にかつ自動的にC’ P 
U2に切り替えられ、cP U 2で業務Aの処理を継
続することができる。このようにオペレータの介入なし
、でシステム構成を切り替えることができるので、その
切替時間は極めて短かく、稼動率の高いシステムが得ら
れ、特に24時間連続運転を行うシステム等を経済的に
実現することができる1、 なお上記実施例をcpuが3台以北のシステムに拡張す
ることは容易である。この場合には、1台のCPUで他
のすべてのC”PUのバックアンプを行うとすると、各
/、’ p Uは第2図に示したようなl/Q構成テー
ブルを(、’ P Uの台数分必要となり、これらの1
10構成テーブル更新のオーバヘッドが太キくなる。そ
こでこのような場合には、各C″l′Uでバックアップ
する他のcpriを1台だけ決めておけば、各(、’ 
P Uは2つの110構成テーブルの更新だけで済み、
また予備機としての処理能力確保分が小さくて済むこと
になる。
ところで上記実施例の説明においては、たとえば業務A
の必要によりファイル装置、F55がC’PU1に接続
されたときのp′55の業務Aへのソフトウェアによる
割当て動作については1及しなかった。またc p u
 1に障害が発生し、CPU2が業務Δの処理を引き継
ぐときのCP(J2における業&Aのリスタートについ
ては言及しなかった。前者については、システムで使用
するオペレーティング・システムに従い、業務実行途中
でF 55を新たに業務Aへ割当て、F55をc、’ 
p Ulから切り離す前にp゛55を業務Δから割当解
除してよ(・。また後者については、そのオペレーティ
ング・システムおよび業務プログラムが備えているチェ
ックポイント/リスタートの機能を使用すればよいので
、これについては詳細な説明を省略する。
発明の効果〕 本発明によれば、複数台の処理装置と入出力装置との間
の切り替え、すなわち構成切替を動的に行えるという効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例におけるシステム構成を示す
ブロック図、第2図は各処理装置がもつI/Q構成テー
ブルとその内容の変遷を示す図である。 1.2・・・処理装置、6中切替制御装置、41〜45
・・切替スイッチ、51〜55・・・入出力装置、6・
・・端末装置、12 、13 、14 、25 、24
 、34・・・インタフェース、71 、72 、81
 、82・・・構成テーブル。 7  第1口 6     6                  
              乙     6芥 2図

Claims (1)

  1. 【特許請求の範囲】 複数の入出力装置と該入出力装置を共用する複数の処理
    装置との間の切り替えを制御する構成切替方式において
    、 前記処理装置からの要求により前記入出力装置を該要求
    元処理装置に接続する構成切替手段と、 前記処理装置間に設けられ該処理装置が他の処理装置に
    対して入出力装置接続変更についての情報を連絡するた
    めの情報連絡手段とを有し、前記処理装置の各々は自系
    処理装置に接続されている入出力装置についての情報と
    少くとも1台の前記他糸処理装置に接続されている入出
    力装置についての情報とを保持し、 前記いずれかの処理装置が前記入出力装置についての情
    報を保持し7ている他系処理装置の障害を検知したとき
    、該情報に基ついて前記構成切替手段に対し前記入出力
    装置の接続切替を要求することを特徴とする構成切替方
    式。
JP58034513A 1983-03-04 1983-03-04 構成切替方式 Pending JPS59161743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58034513A JPS59161743A (ja) 1983-03-04 1983-03-04 構成切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58034513A JPS59161743A (ja) 1983-03-04 1983-03-04 構成切替方式

Publications (1)

Publication Number Publication Date
JPS59161743A true JPS59161743A (ja) 1984-09-12

Family

ID=12416338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58034513A Pending JPS59161743A (ja) 1983-03-04 1983-03-04 構成切替方式

Country Status (1)

Country Link
JP (1) JPS59161743A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268038A (ja) * 1987-04-22 1988-11-04 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 制御装置
JPS6470836A (en) * 1987-09-11 1989-03-16 Fujitsu Ltd Duplicated constitution setting system
JPH03266134A (ja) * 1990-03-16 1991-11-27 Nec Corp ホットスタンバイデュプレックスシステム
JPH0553848A (ja) * 1991-08-26 1993-03-05 Mitsubishi Electric Corp フオールトトレラントシステム
JPH06348520A (ja) * 1993-06-03 1994-12-22 Nec Corp 情報処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113228A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Component switching control system
JPS5587262A (en) * 1978-12-25 1980-07-01 Fujitsu Ltd Asynchronous doubled operation system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113228A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Component switching control system
JPS5587262A (en) * 1978-12-25 1980-07-01 Fujitsu Ltd Asynchronous doubled operation system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268038A (ja) * 1987-04-22 1988-11-04 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 制御装置
JPS6470836A (en) * 1987-09-11 1989-03-16 Fujitsu Ltd Duplicated constitution setting system
JPH03266134A (ja) * 1990-03-16 1991-11-27 Nec Corp ホットスタンバイデュプレックスシステム
JPH0553848A (ja) * 1991-08-26 1993-03-05 Mitsubishi Electric Corp フオールトトレラントシステム
JPH06348520A (ja) * 1993-06-03 1994-12-22 Nec Corp 情報処理システム

Similar Documents

Publication Publication Date Title
US11755435B2 (en) Cluster availability management
KR100557399B1 (ko) 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JPS59161743A (ja) 構成切替方式
JPS6048773B2 (ja) 複数計算機間の相互監視方式
JPH02132528A (ja) 二重化処理装置におけるチェック方法
JPS60101665A (ja) 構成切替方式
JPH0534877B2 (ja)
JPH0427239A (ja) Lan接続装置の制御方法
JPH0430245A (ja) マルチプロセッサ制御方式
JPS59206973A (ja) ジョブのバックアップ方法
JPH06175868A (ja) 二重化計算機故障監視方法
JPS59146362A (ja) インタフエ−ス切換え制御方式
JPS6343771B2 (ja)
JPH0458636A (ja) 通信パス二重化制御方式
JPS6061850A (ja) コンピユ−タシステム
JPS6385939A (ja) 情報処理システム
JPS6252907B2 (ja)
JPS6113627B2 (ja)
JP2876676B2 (ja) プロセッサ間通信制御方法
JPS62296264A (ja) デ−タ処理システムの構成制御方式
JPH09146853A (ja) 二重化計算機及びその障害系復旧方法
JPH0460750A (ja) クラスタ停止装置
JPH0916425A (ja) 情報処理システム
JPH03206528A (ja) 情報処理システム