JPH09146853A - 二重化計算機及びその障害系復旧方法 - Google Patents

二重化計算機及びその障害系復旧方法

Info

Publication number
JPH09146853A
JPH09146853A JP7300934A JP30093495A JPH09146853A JP H09146853 A JPH09146853 A JP H09146853A JP 7300934 A JP7300934 A JP 7300934A JP 30093495 A JP30093495 A JP 30093495A JP H09146853 A JPH09146853 A JP H09146853A
Authority
JP
Japan
Prior art keywords
cpu
state
self
diagnosis
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7300934A
Other languages
English (en)
Inventor
Kazuhiro Hiuga
一弘 日向
Yoshihiro Miyazaki
義弘 宮崎
Soichi Takatani
壮一 高谷
Shinichiro Yamaguchi
伸一朗 山口
Naoto Miyazaki
直人 宮崎
Hiroshi Oguro
浩 大黒
Nobuo Akeura
伸夫 明浦
Satoru Kayukawa
悟 粥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Information and Control Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Information and Control Systems Inc filed Critical Hitachi Ltd
Priority to JP7300934A priority Critical patent/JPH09146853A/ja
Publication of JPH09146853A publication Critical patent/JPH09146853A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、二重化計算機のオンライン稼
働時の片系保守における信頼性を向上させると共に、簡
潔な構成のI/O装置の使用を可能とすることである。 【解決手段】二重化計算機であり、各系は自系の状態を
記憶する状態記憶回路、自系のCPUと自系又は他系のI
/Oとの接続を選択するためのI/Oバス接続選択回路
を有し、二重化計算機のオンライン稼働時の片系保守に
おいて復旧系CPUが復旧系のI/Oの自己診断まで行
う。 【効果】保守時の信頼性を向上させることができる。
又、I/O装置自身による自己診断機能が不要となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は二重化計算機及びそ
の障害系復旧方法に係り、特に、一方の系がオンライン
稼働状態で、もう他方の系の保守交換を可能とした二重
化計算機及びその障害系復旧方法に関する。
【0002】
【従来の技術】近年、情報通信システムの24時間利用
が求められるようになり、信頼性の高い二重化計算機の
利用が高まりつつある。二重化計算機の主要技術として
は、ハードウェアの冗長化,障害系の切離し、及び保守
交換後の復旧等が挙げられる。障害系の復旧に関して言
えば、特開昭58−137057号公報に記載のように、二重化
されたシステムバスの両方に接続される二重化されたモ
ジュールの一方に障害が発生した場合、該モジュールの
みを二重化されたシステムバスより切離し、交換復旧さ
せる方法が提案されている。
【0003】
【発明が解決しようとする課題】従来、障害系の保守交
換後の復旧、特にI/O装置の場合はオンライン稼働中
のCPUが自己診断を行うか、I/O装置自身に自己診
断機能を持たせる方法がとられていた。しかし、これに
よると交換するI/O装置をオンライン稼働中のシステ
ムに接続することになり、該I/O装置の初期不良がシ
ステムに悪影響を与えることが考えられる。又、自己診
断機能を持たないI/O装置の場合はCPUによる診断が
必要でありオンライン稼働中のCPUの負荷を増大さ
せ、処理性能を低下させる。一方、自己診断機能を有す
るI/O装置ではCPUによる診断は不要だが、該機能
のため高価となり、システム全体のコストアップにつな
がることが考えられる。
【0004】本発明の目的は、二重化計算機のオンライ
ン稼働時の片系保守における信頼性を向上させると共
に、簡潔な構成のI/O装置の使用を可能とする二重化
計算機及びその障害系復旧方法を提供することである。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するために、各系の状態を記憶する状態記憶手段と、
自系のCPUと自系又は他系のI/Oとの接続を選択す
るためのI/Oバス接続選択回路を持ち、復旧系にて復
旧系CPUと復旧系I/Oを接続する動作状態を設ける
ことにより、I/O装置の保守交換後、復旧系CPUが
復旧系のI/Oの自己診断まで行うことで保守時の信頼
性を向上させると共に、I/O装置自身による自己診断
機能が不要となるためそのような機能を持たない簡潔な
構成のI/O装置の使用を可能とした。
【0006】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。図中同一部には同一符号を付してある。
【0007】図2に、本発明の実施例の復旧処理の一例
のフローチャートを示す。まず、復旧処理が開始される
と(200)、復旧系のCPUをシステムより切離し(2
10)、障害が発生したI/O装置を交換する(22
0)。I/O装置の交換後CPUの自己診断処理が開始
される(230)。自己診断の結果が正常であれば交換
した自系のI/O装置を接続する(240,250)。
一方、自己診断の結果が異常であれば再びシステムより
切離される。自系のI/O装置を接続した後復旧系のC
PUは該I/O装置の診断処理を開始する(260)。
診断の結果が正常であれば復旧系は組込み待ちとなり
(270,280)、診断の結果が異常であれば再びシ
ステムより切離される。この後復旧系の組込み処理が行
われ(290)、二重化オンライン稼働状態となり復旧処
理を終了する(295)。
【0008】図1に、本発明を適用する二重化計算機の
全体構成図の一例を示す。この計算機は各々の系にそれ
ぞれCPU100A ,CPU100B 、自系の状態を記憶する自系状
態記憶回路110A,110B、CPUに接続されるシ
ステムバス310A,310B、CPUとI/O装置の
接続を選択するためのI/Oバス接続選択回路340
A,340B,I/O装置350A,350B,360
A,360B、及びI/O装置に接続されるI/Oバス
370A,370Bを有している。
【0009】CPU100A と100Bは自己診断が正常もし
くは異常終了したことを他系のCPUに通知するためのC
PU間インタフェース信号380A,380B及び2つ
のCPUを同期化する際にCPU内のリソースの情報を
転送するためのCPU間バス390を介して接続され
る。
【0010】自系状態記憶回路110A,110Bはそ
れぞれ、自系のCPU100A ,他系のCPU100B に状態遷移指
示信号320A,320Bを介して接続されており、CP
U100A ,CPU100B のどちらからも状態の読み出し,書き
込みが可能である。
【0011】I/Oバス接続選択回路340A,340
Bはそれぞれ自系状態信号330A,330Bを介して
自系状態記憶回路110A,110Bに接続され、33
0A,330Bの信号パターンの組み合わせによりシス
テムバス310A,310BとI/Oバス370A,3
70Bの接続を選択する。
【0012】図3に、自系状態記憶回路110A,11
0Bのパターン定義を示す。自系状態記憶回路110
A,110Bは4ビットのレジスタであり、自系の状態
をそのビットパターンで定義する。自系の状態としてオ
ンライン稼働状態,自系I/O接続状態,組込み待ち状
態,切離し状態のそれぞれのパターン定義はオンライン
稼働状態が0001、自系I/O接続状態が0010、
組込み待ち状態が0100、切離し状態が1000と定義さ
れている。自系状態信号330A,330Bはそれぞれ
自系状態記憶回路110A,110Bの出力に接続され
る4ビットのレベル信号である。
【0013】図4に、CPU間インタフェース信号38
0A,380Bのパターン定義を示す。CPU間インタ
フェース信号は3ビットのレベル信号であり、自己診断
の結果をそのビットパターンで定義する。パターン定義
はCPUの自己診断が正常に完了した場合001、I/
O装置の自己診断が正常に完了した場合010、自己診
断でエラーが検出され異常終了した場合100と定義さ
れている。
【0014】図5に、I/Oバス接続選択回路340A
の回路構成を示す。ここでは340Aを例示しているが、3
40Bも同様である。I/Oバス接続選択回路340A
はシステムバス310Aに接続される入出力ゲート34
5A,I/Oバス370Aに接続される入出力ゲート3
46A,I/Oバス370Bに接続される入出力ゲート
347A、及びこれらを制御するための制御回路341
Aからなる。入出力ゲート345A,346A,347
Aの出力側はトライステートゲートであり、それぞれ出
力許可信号341−1A,341−2A,341−3A
(図5中左下ポイントAから右上ポイントAへ接続され
ている。)がオンしている場合出力が許可され、オフし
ている場合出力は抑止される。制御回路341Aは自系
状態信号330A,他系状態信号330B,システムバ
ス310A上のCPUから自系I/Oに対する送信であ
ることを示すファンクション信号342A,システムバ
ス310A上のCPUから他系I/Oに対する送信であ
ることを示すファンクション信号348A,自系I/O
バス370A上のI/Oからの受信であることを表すフ
ァンクション信号344A,他系I/Oバス370B上
のI/Oからの受信であることを表すファンクション信
号343Aを入力信号とし、出力信号341−1A,3
41−2A,341−3Aのオン,オフを決定するプロ
グラム可能な論理回路である。
【0015】図6に、I/Oバス接続選択回路340A
の動作の概要を示す。自他系CPU100A ,100Bが共にオン
ライン稼働状態であるときには、自系I/Oへの送信は
許可され他系I/Oへの送信は抑止され、自他系I/O
からの受信はそれぞれ許可される。自系CPU100A がオン
ライン稼働状態、他系CPU100B が切離し状態であるとき
には、自他系I/Oへの送信及び自他系I/Oからの受
信が許可される。自系CPU100A がオンライン稼働状態、
他系CPU100B が自系I/O接続状態であるときには、自
系I/Oとの送受信のみが許可される。自系CPU100A が
オンライン稼働状態、他系CPU100B が組込み待ち状態で
あるときには、自他系I/Oへの送信及び自他系I/O
からの受信が許可される。自系CPU100A が切離し状態、
他系CPU100B がオンライン稼働状態であるときには、自
他系I/Oへの送信及び自他系I/Oからの受信が全て
抑止される。自系CPU100A が自系I/O接続状態、他系
CPU100B がオンライン稼働状態であるときには、自系I
/Oとの送受信のみが許可される。自系CPU100A が組込
み待ち状態、他系CPU100B がオンライン稼働状態である
ときには、自他系I/Oへの送信及び自他系I/Oから
の受信が全て抑止される。
【0016】図8は、図5に示すI/Oバス接続選択回
路340Aに含まれる制御回路341Aの入力信号330
A,330B,342A,348A,343A,344
Aに対する出力信号341−1A,341−2A,34
1−3Aを決定する組み合わせ論理を表にしたものであ
る。
【0017】図7は、復旧処理の詳細手順を示すフロー
チャートである。図7に図1,図5を参照する。CPU100
A の系を復旧系とし、CPU100B 系をオンライン稼働系と
した場合の復旧処理の手順を説明する。I/O装置35
0Aに障害が発生し交換復旧する場合、まず、オンライ
ン稼働系のCPU100B は復旧系の自系状態記憶回路110Aに
“1000”を書き込み、切離し状態とする(21
0)。I/Oバス接続選択回路340Aは自系の状態が
切離し状態であり、他系がオンライン稼働状態であるた
め、図5においてトライステートゲートの出力許可信号
341−1A,341−2A,341−3Aをオフとし、
自他系I/O装置との送受信を抑止する。
【0018】ここで復旧系のI/O装置350Aを交換
する(220)。交換が完了した後、CPU100B は自己診
断処理を行う(230)。CPU100A は自己診断が完了した
ならば診断の結果をCPU間インタフェース信号380
Aを介しオンライン稼働系のCPU100B に通知する。CPU1
00B はCPU間インタフェース信号380AがCPU自
己診断完了を示す“001”であれば、復旧系の自系状
態記憶回路110Aに“0010”を書き込み、自系I
/O接続状態とする(250)。この時、I/Oバス接
続選択回路340Aは自系が自系I/O接続状態であ
り、他系がオンライン稼働状態であるため図5において
トライステートゲートの出力許可信号341−1A,34
1−3Aをオンとし、自系I/O装置との送受信のみを
許可する。一方、CPU間インタフェース信号380A
が“100”であれば、自己診断においてエラーがあっ
たことを示し、再び復旧系の自系状態記憶回路110A
に“1000”を書き込み、切離し状態とする。
【0019】自系I/O接続状態となった復旧系CPU100
A はI/O装置350Aの診断処理を行う(260)。
この状態では他系I/O装置との送受信はI/Oバス接
続選択回路340Aにより抑止されているため交換した
I/O装置に初期不良があった場合や診断処理に誤りが
あったとしても他系であるオンライン稼働系に悪影響を
及ぼすことはない。CPU100B はI/O装置の診断が完了
したならば診断の結果をCPU間インタフェース信号3
80Aを介しオンライン稼働系のCPU100A に通知する。
CPU100B はCPU間インタフェース信号380AがI/
O装置診断完了を示す“010”であれば、復旧系の自
系状態記憶回路110Aに“0100”を書き込み、組
込み待ち状態とする(280)。一方、CPU間インタ
フェース信号380Aが“100”であれば、I/O装
置の診断においてエラーがあったことを示し、再び復旧
系の自系状態記憶回路110Aに“1000”を書き込
み、切離し状態とする。復旧系のI/O装置の診断が完
了したならば、CPU100B は復旧系の自系状態記憶回路1
10Aに“0100”を書き込み、組込み待ち状態とし
(280)、復旧系の組込みを行う(290)。
【0020】組込み処理ではまず、両系のCPU内のリ
ソースの一致化を行うためにオンライン稼働系CPU100B
より復旧系CPU100A にCPU間バス390を介してCP
U内のリソースの情報を転送する。組込み待ち状態では
上記のようにCPU内のリソースの一致化を行うため復
旧系のCPU内のリソースの情報が更新されないように
I/Oバス接続選択回路340Aにてトライステートゲ
ートの出力許可信号341−1A,341−2A,34
1−3Aをオフとし、自他系I/O装置との送受信を抑
止する。両系のCPU内のリソースの一致化が完了した
ならば同期化信号によりCPU100A ,100Bの処理を同時に
開始させ、二重化オンライン稼働させる。これにより復
旧処理が終了する。
【0021】図7中のI/O装置の診断処理を図9,図
10及び図11を用いて説明する。図9は自系I/O接
続状態にあるA系のCPU及びI/O装置を示したもの
である。CPU100A はプロセッサ101A及びメモリ10
2Aを持つ、メモリ102Aに対してはプロセッサ10
1Aからのライト/リード及びシステムバス310A及
びI/Oバス370Aを介したI/O装置350Aから
のDMA(ダイレクトメモリアクセス)によるライト/
リードが可能である。又、I/O装置350Aはシステ
ムバス310A及びI/Oバス370Aを介したプロセ
ッサ101Aからのライト/リードが可能なレジスタ3
51Aを持つ。
【0022】図10に、診断処理のフローチャートを示
す。まず、診断処理を開始すると(400)、プロセッ
サ101Aはレジスタ351Aに対してテストデータを
ライトする(401)。次にプロセッサ101Aはレジ
スタ351Aをリードし(402)、リード値と先にラ
イトしたテストデータとを比較する(403)。比較結
果が一致すれば診断結果は正常と判定され(404)、
一方不一致であれば異常と判定され(405)、診断処
理が終了する(406)。これによりI/O装置及びC
PUとI/O装置間のシステムバス及びI/Oバスの健
全性が確認できる。さらにDMAを行うI/O装置の場
合はDMA動作の診断を行う。
【0023】図11は、DMA動作の診断処理を示すフ
ローチャートである。まず、DMA動作の診断を開始す
ると(409)、処理プロセッサ101AはI/O装置
350AのDMAを起動する(410)。これによりI/O
装置350AはDMAによりメモリ102Aのテストア
ドレスに対してテストデータをライトする。プロセッサ
101Aはメモリ102Aのテストアドレスをリードし
(420)、リード値と期待値との比較を行う(43
0)。ここで期待値とはI/O装置350Aがメモリ1
02Aにライトするテストデータである。比較の結果が
一致した場合DMAが正常に行われたと判定され(46
0)、不一致の場合には再度メモリ102Aのテストア
ドレスをリードする(440)。メモリリードを繰返し
一定時間が経過した場合にはDMAが正常に行われなか
ったと判定され(450)、診断を終了する(46
5)。これによりI/O装置のDMA動作の健全性が確
認できる。以上に示すように、保守交換後の復旧処理に
おいて復旧系にて復旧系CPUと復旧系I/Oを接続す
る動作状態を設け、オンライン稼働系と分離し、復旧系
CPUが復旧系のI/Oの診断まで行うことで該I/O
装置の初期不良により引き起こされる障害が両系に波及
してシステムダウンに至ることを防ぐことが出来る。復
旧系CPUによる診断処理はオンライン稼働中のCPU
によるものとなんら変わらないため復旧系のI/Oに対
する診断率が低下することはない。又、これによりオン
ライン稼働中のCPUによる診断は不要となり、該CP
Uの負荷増大による処理性能の低下も防ぐことが出来
る。
【0024】以上のように、二重化計算機のオンライン
稼働時の片系保守において復旧系CPUが復旧系のI/
Oの自己診断まで行うことで保守時の信頼性を向上させ
ることができる。又、I/O装置自身による自己診断機
能が不要となるためそのような機能を持たない簡潔な構
成のI/O装置の使用が可能となる。よって、高信頼か
つ低価格な二重化計算機を実現できる。
【0025】
【発明の効果】本発明によれば、二重化計算機のオンラ
イン稼働時の片系保守における信頼性を向上させると共
に、簡潔な構成のI/O装置の使用を可能にできる二重
化計算機及びその障害系復旧方法が得られる。
【図面の簡単な説明】
【図1】本発明の実施例の二重化計算機の全体構成を示
す図。
【図2】本発明の実施例の障害系復旧方式のフローチャ
ートを示す図。
【図3】本発明の実施例の自系状態記憶回路のパターン
定義を示す図。
【図4】本発明の実施例のCPU間インタフェース信号
のパターン定義を示す図。
【図5】本発明の実施例のI/Oバス接続選択回路の詳
細を示す図。
【図6】本発明の実施例の自系状態及び他系状態とI/
Oバス接続選択回路の動作の関係を示す図。
【図7】本発明の実施例の復旧処理の詳細手順のフロー
チャートを示す図。
【図8】本発明の実施例のI/Oバス接続選択回路内制
御回路の組み合わせ論理を示す図。
【図9】本発明の実施例のA系のCPU及びI/O装置
を示す図。
【図10】本発明の実施例の診断処理のフローチャート
を示す図。
【図11】本発明の実施例のDMA動作の診断処理のフ
ローチャートを示す図。
【符号の説明】
100…CPU、110…自系状態記憶回路、310…
システムバス、340…I/Oバス接続選択回路、35
0…I/O装置、370…I/Oバス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高谷 壮一 茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内 (72)発明者 山口 伸一朗 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 宮崎 直人 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 大黒 浩 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 明浦 伸夫 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 粥川 悟 茨城県日立市大みか町五丁目2番1号 株 式会社日立情報制御システム内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】二重化した処理装置(以下CPUと言う)
    と、二重化した入出力装置(以下I/Oと言う)及びこ
    れらを互いに接続する二重化したシステムバス,I/O
    バスからなり、二重化したCPUは同期動作し、二重化
    したI/Oは各々非同期に動作し、一方の系のCPU又
    はI/Oに障害が発生した時は他系のCPU及びI/O
    が稼働状態を継続し、障害が発生した系のCPU及びI
    /Oの保守交換,再組込みが可能な二重化計算機におい
    て、 二重化計算機のそれぞれの系が自系の状態を記憶する状
    態記憶手段と、自系CPUと自系I/O又は他系I/O
    との接続を選択するI/Oバス接続選択手段を備え、保
    守交換時は各系において自系CPUと自系I/Oのみの
    接続が選択されることを特徴とする二重化計算機。
  2. 【請求項2】請求項1記載の二重化計算機において、 自系の状態記憶手段は、少なくともオンライン稼働状
    態,切離し状態,自系I/O接続状態,組込み待ち状態
    の各状態を持ち、自系の状態は正常かつオンライン稼働
    状態であるCPUからの指示により遷移することを特徴
    とする二重化計算機の障害系復旧方法。
  3. 【請求項3】請求項1において、 I/Oバス接続選択手段は、各系の自系状態記憶手段に
    接続され、自系の状態と他系の状態の組み合わせから一
    意に自系CPUと自系I/O又は他系I/Oとの接続を
    選択することを特徴とする二重化計算機。
  4. 【請求項4】請求項1記載の二重化計算機において、 一方の系がオンライン稼働状態で、保守交換時の他方の
    系(以下復旧系と言う)の場合、復旧系CPUが自系I/
    Oの自己診断を行うことを特徴とする二重化計算機の障
    害系復旧方法。
  5. 【請求項5】請求項1記載の二重化計算機において、 保守交換時、復旧系は切離し状態から自系I/O接続状
    態となるが、自系I/Oの自己診断が異常終了した場合
    は再び切離し状態となることを特徴とする二重化計算機
    の障害系復旧方法。
  6. 【請求項6】請求項1記載の二重化計算機において、 自己診断はオンライン稼働系の処理とは無関係に行われ
    ることを特徴とする二重化計算機の障害系復旧方法。
JP7300934A 1995-11-20 1995-11-20 二重化計算機及びその障害系復旧方法 Pending JPH09146853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7300934A JPH09146853A (ja) 1995-11-20 1995-11-20 二重化計算機及びその障害系復旧方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7300934A JPH09146853A (ja) 1995-11-20 1995-11-20 二重化計算機及びその障害系復旧方法

Publications (1)

Publication Number Publication Date
JPH09146853A true JPH09146853A (ja) 1997-06-06

Family

ID=17890874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7300934A Pending JPH09146853A (ja) 1995-11-20 1995-11-20 二重化計算機及びその障害系復旧方法

Country Status (1)

Country Link
JP (1) JPH09146853A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668837B2 (en) 2004-12-21 2010-02-23 Nec Corporation Multiplex apparatus and method for multiplexing legacy device
US7751310B2 (en) 2004-12-20 2010-07-06 Nec Corporation Fault tolerant duplex computer system and its control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751310B2 (en) 2004-12-20 2010-07-06 Nec Corporation Fault tolerant duplex computer system and its control method
US7668837B2 (en) 2004-12-21 2010-02-23 Nec Corporation Multiplex apparatus and method for multiplexing legacy device

Similar Documents

Publication Publication Date Title
JP2552651B2 (ja) 再構成可能なデュアル・プロセッサ・システム
US4455601A (en) Cross checking among service processors in a multiprocessor system
US20040268037A1 (en) Apparatus method and system for alternate control of a RAID array
JP2996440B2 (ja) データ処理システムの診断方式
JPH0934809A (ja) 高信頼化コンピュータシステム
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
US20040059862A1 (en) Method and apparatus for providing redundant bus control
JPH07306794A (ja) 分散システム及び分散システムの高信頼化方法
JP2002269029A (ja) 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
JPH09146853A (ja) 二重化計算機及びその障害系復旧方法
JP3448197B2 (ja) 情報処理装置
JPH07262033A (ja) 二重化データベースシステムおよびその二重化データベースシステムの運用方法
US7661026B2 (en) Access by distributed computers to a same hardware resource
JPS5917467B2 (ja) 制御用計算機のバツクアツプ方式
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JP3783560B2 (ja) 情報処理システム
JPH06175868A (ja) 二重化計算機故障監視方法
JPS6113627B2 (ja)
JPH11149457A (ja) クラスタ接続マルチcpuシステムのcpuデグレート方式
JPH07182253A (ja) バスアダプタ及びバス多重化方式
JP2630100B2 (ja) プロセッサ間通信用バスの障害処理方式
JP2002007220A (ja) 多重化メモリシステム
JPS6343771B2 (ja)
JPS62296264A (ja) デ−タ処理システムの構成制御方式