JPS63268038A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、複数のアダプタ、または複数の通信制御装置
の回線アダプタ等、または複数のディスク駆動機構、テ
ープ駆動機構等の管理を司る制御装置の構造に関するも
のである。制御装置はデータ処理装置またはネットワー
クの一部であり、管理される装置との間でデータまたは
制御信号あるいはその両方を交換しなければならない。

この制御装置の構造により、その一部分が動作不能にな
った場合にその全体的信頼性を向上させることが可能と
なる。

Ｂ、従来技術 従来の制御装置は、制御プログラム（ＣＰ）を動作させ
る処理装置（ＰＵ）　、処理装置への制御プログラムの
ロード等の種々のタスクを担当するサービス・プロセッ
サ（ＳＰ）、通信バス（以下ではアダプタ・バスと呼ぶ
）、および複数のアダプタから成る。

このような構造の主な欠点は、単一の処理装置がすべて
のアダプタに接続されているので、処理装置ハードウェ
アまたは制御プログラムのいずれかで障害が発生した場
合、制御装置が全く不動作状態になることである。

処理装置が二重になっていて、各部分が集中式切換装置
によりすべてのアダプタに接続されているもう１つの制
御装置構造が知られている。この構造は単一のＰＵまた
はＣＰの障害を除去できるが、バス・スイッチ自体は１
つであり、したがって、それが故障したり切られたりす
ると、制御装置全体に影響が及ぶことになる。したがっ
て、上記欠点はこの第２の制御装置構造によっては解決
されない。

Ｃ９発明が解決しようとする問題点 したがって、本発明の目的は、たとえ制御装置の１つま
たは複数の部分が不動作状態になっても、接続された装
置の連続的制御を可能にする、信頼性の高い制御装置構
造と、前記制御装置を動作させるためのプロトコルを提
供することである。

本発明のもう１つの目的は、制御装置の一部が不動作状
態になったとき、処理能力の大幅な低下なしに制御装置
が装置およびアダプタと通信できるように設計された制
御装置構造を提供することである。

Ｄ８問題点を解決するための手段 本発明によれば、制御装置は分割された処理装置と分割
された切換え手段を備える。処理装置は少なくとも２つ
の独立した処理装置部分がら成る。

処理装置の各部分は専用バスにより別々の１組のアダプ
タまたは装置に接続される。切換え手段は、独立した処
理装置部分と同数のスイッチ部分を含み、それらはサー
ビス・プロセッサの制御下で、故障した処理装置部分か
ら一組のアダプタを切り離し、前記アダプタを健全な処
理装置部分に再接続できるようにする。

本発明はさらに、不動作状態の第１のＰＵ部分から一組
のアダプタを第２のＰＵ部分に切り換えるためのプロト
コルを提供する。このプロトコルは以下のステップを含
む。

一部１のＰＵ部分が不動作状態の場合、−組のアダプタ
を第１のＰＵ部分に接続するバスをクリアする。

一前記第１のＰＵ部分から前記バスを切り離す。

−正常に動作している第２のＰＵ部分に前記バスを再接
続する。

Ｅ、実施例 第１２図に示すように、制御装置（１０）は通常処理装
置（１２）、サービス・プロセッサ（１４）、通信バス
またはアダプタ・バス（２０）および複数のアダプタ（
１８）から構成される。処理装置（１２）は制御プログ
ラムを動作させる。

制御プログラムは、制御バス（１６）によってＰＵ（１
２）に接続されたサービス・プロセッサ（１４）により
ロードされる。さらに、処理装置（１２）はアダプタ・
バス（２０）によってアダプタ（１８）に接続される。

アダプタ・バス（２０）は複数のワイヤから成り、ワイ
ヤ（２２）によってアダプタ（１８）に接続されたディ
スク駆動機構、テープ駆動機構等（図示せず）の周辺装
置と交換されるデータおよび制御信号がこれらワイヤ上
を循環する。すべてのアダプタが単一の処理装置（１２
）に接続されたこのような構造では、処理装置（１２）
のハードウェアまたは制御プログラムのいずれかで障害
が生じた場合には、制御装置（１０）はまったく不動作
状態になる。処理装置（１２）または制御プログラムを
保守のため停止しなければならない場合も同じことがい
え、したがって、制御装置の信頼性が損なわれる。

第１３図にもう１つの既知の制御装置構造（２４）を示
す。処理装置は２つの独立した部分（２６，２８）に分
割されている。それらの独立した部分（２６，２８）は
それぞれ専用電源ををし、アダプタ（１８）はさらに別
の電源によって、個々にまたはアダプタ・グループごと
に電力を供給される。

第１２図の構造と比較したときのこの構造（２４）の利
点は、一方でアダプタ・バス（２０）に接続され、かつ
別々のバス（３２，３４）によって独立な各処理装置（
２６，２８）に接続されたバス切換装置（３０）が存在
することにある。このバス切換装置（３０）は、どちら
かのＰＵ装置（２６，２８）（特定の時点で一方のＰＵ
は活動状態、他方は待機状態にある）がすべてのアダプ
タ（１８）を制御できるようにする。

待機中のＰＵはいつでもアダプタ（１８）の制御を引き
受けられる状態になければならないので、たとえば、制
御バス（１６）によって各ＰＵ部分（２６，２８）に接
続されたサービス・プロセッサ（１４）を介して、両方
のＰＵ（２６，２８）の間に通信リンクが存在しなけれ
ばならない。したがって、５Ｐ（１４）は絶えず両方の
ＰＵ　（２６，２８）の状況を検査し、一方のＰＵが故
障した場合は、バス（３２）または（３４）によってア
ダプタ・バス（２０）を正常に動作しているＰＵ　（２
８，２８）に常に接続させておくために、制御バス（３
６）を介してバス切換装置（３０）を制御する。

したがって、この構造を用いて単一のＰＵまたはＣＰの
障害を取り除くことができる。また制御装置（２４）の
動作に影響を及ぼさずに、特定のＰＵを保守のために停
止させることもできる。

しかし、この既知の構造では、バス切換装置（３０）自
体が単一であり、したがって、それが故障すると制御装
置動作全体に影響が及ぶ。

もう１つの既知の構造では、どちらのＰＵが使用可能か
に応じて特定のアダプタをどちらがのＰＵに接続するた
めに、各アダプタに切換装置を付加することにより、理
論的にはこの欠点が解決できる。しかし、アダプタ・レ
ベルで分散スイッチを増設すると、制御装置が多数のア
ダプタを備えるようになったとき、余りに複雑かつ高価
なものになる。

第１図に示す制御装置構造（５ｏ）は本発明の原理に対
応するもので、前記の両方の構造（１ｏ１２４）の欠点
を解決することができる。

その基本原理は、２つの同じスイッチ部分（３８，４０
）から成るバス切換装置（以下では「スイッチ」と呼ぶ
）を使用することにある。これらのスイッチ部分は論理
的に独立しているが、それぞれ論理的にその関連するＰ
Ｕ　（２６，２８）の一部となっている。

説明の便宜上、スイッチ部分（３８，４０）およびそれ
に関連するＰＵ　（２６，２８）を、それぞれスイッチ
Ａ１Ｂ　（ＳＷ−ＡｌＳＷ−Ｂ）　、および処理装置Ａ
、Ｂ　（ＰＵ−ＡｌＰＵ−Ｂ）とも呼ぶことにする。

第１図に概略的に示すように、本発明による制御装置（
５０）の基本原理は、（少なくとも）２つの独立したＰ
Ｕ部分ＰＵ−Ａ　（２Ｂ）およびＰＵ−Ｂ　（２８）を
含む分割されたＰＵを、（少なくとも）２つの独立した
ＳＷ部分５Ｗ−Ａ　（３８）および５Ｗ−Ｂ　（４０）
を含む分割された切換装置と共に使用することにあり、
前記の分割された切換装置は対応する分割ＰＵに論理的
に関連している。

言い換えると、５Ｗ−ＡはＰＵ−Ａの一部と考えること
ができ、本発明の最良の実施例では、ＰＵ−Ａと同じ電
源から電力を供給される（電源は示さず）。同様に、５
Ｗ−ＢはＰＵ−Ｂの一部と考′えることができ、ＰＵ−
Ｂと同じ電源から電力を供給される。

したがって、ＰＵ−ＡにもＰＵ−Ｂにも関連しないＳＷ
部分は存在しない。

実際には、ＳＷ部分（ＳＷ−Ａまたは５Ｗ−Ｂのいずれ
か）が故障すると、その関連するＰＵが故障した場合と
同じ影響が制御装置の動作に及ぶことになる。すなわち
、１つのＳＷ部分またはＰＵ部分ＡまたはＢあるいは同
時に一方のＳＷ部分および一方のＰＵ部分が不動作状態
になった場合、制御装置は動作を続行することができ、
小さな処理能力でそれを行なわなければならない。

上記制御装置構造（５０）を有利に使用するため、アダ
プタ（１８）は２つの組（５６，５８）にまとめられ、
各組が専用のアダプタ・バス（５２，５４）（主バス）
に接続されている。

しかし、制御装置（５０）が、それぞれ専用アダプタ・
バス（４２，５２）または（４４，５４）に接続された
２つの独立したＰ’Ｕ部分（ＰＵ−ＡｌＰＵ−Ｂ）だけ
を含む場合、あまり有用ではない。

ＳＷ部分５Ｗ−Ａ　（３８）および５Ｗ−Ｂ　（４０）
を設けることの利点は、一方のＰＵ部分（ＰＵ−Ａまた
はＰＵ−Ｂ）が不動作状態になったとき、アダプタ・セ
ット（５６，５８）のデータ・トラフィック全体を１つ
のＰＵ部分に切り換えることができる点である。

したがって、第１図に示すように、各ＰＵ部分は主バス
によってそれ自体のアダプタ・セットに接続され、補助
バスによって他方のアダプタ・セットに接続される。た
とえば、ＰＵ−Ａは主バス（５２）によってアダプタ・
セット（５６）に接続されており、一方、補助バス（４
８）によってアダプタ・セット（５８）に接続されるこ
とができる。同様に、ＰＵ−Ｂは主バス（５４）によっ
てアダプタ・セット（５８）に接続されており、補助バ
ス（４６）によってアダプタ・セット（５６）に接続さ
れる。

事実、ある装置は、特定の時点の各ＰＵ部分（ＡｌＢ）
の状況、すなわち、動作状態にあるかそれとも故障や保
守のために不動作状態にあるかに応じて、切換装置によ
って実行される切換え動作を制御しなければならない。

切換えの制御は５Ｐ（１４）（サービス・プロセッサ）
によって行なわれる。サービス・プロセッサは従来技術
で知られている（ＩＢＭ３７２５通信制御装置のＣＵ参
照）。この５Ｐ（１４）は制御バス（１６）によって各
ＰＵ部分（２６，２８）に接続され、それによって各Ｐ
Ｕ部分を監視できる。さらに、５Ｐ（１４）は制御バス
（３６）によって各ＳＷ部分（３８，４０）に接続され
、必要なとき（ＰＵまたはＳＷ部分の故障、保守等）に
ＰＵ部分（ＡｌＢ）とアダプタ・セット（５６，５８）
の間で接続方式を変更するため、制御バス（３６）を介
して切換えコマンドが各ＳＷ部分に供給される。障害の
存在が５Ｐ（１４）によって検出されない場合、各ＰＵ
部分ＡおよびＢはその専用アダプタ・セット（それぞれ
５６．５８）を制御する。これは制御装置の「二重正常
」動作モードと呼ぶことができる。たとえば、ＰＵ−Ａ
　（２６）が不動作状態になった場合（第２図で破線の
Ｘ印で概略的に示す）、アダプタ・セット（５６）はＳ
Ｐ　（１４）の要求に応じて補助バス（４６）を介して
ＰＵ−Ｂ　（２８）に接続される。これは二重フォール
バックＢモードと呼ぶことができる。前にＰＵ−Ａに接
続されていたアダプタ・セット（５６）はＰＵ−Ｂにフ
ォールパックするので、全てのアダプタは、依然として
正常に動作しているＰＵ、すなわち、ＰＵ−Ｂに接続さ
れる。一方、ＰＵ−Ａが正常に動作している場合、ＰＵ
−Ｂが不動作状態になるとすぐ、対称フォールバックＡ
動作モードが開始される。各フォールパック・モードで
は、主バス（４２，４４）および補助バス（５２）また
は（５４）によってＰＵ部分（２６，２８）に接続され
たアダプタの動作は、アダプタを補助バス（４６，４８
）に接続させるスイッチ再構成によって妨害されないこ
とに留意されたい。

また、前記のフォールパック・モード下の動作では、各
ＰＵ（ＡまたはＢ）によって動作される制御プログラム
を、特定のＰＵ部分が両方のアダプタ・セット（５Ｂ、
５８）を制御できるように構成することが必要なことに
も留意されたい。しかし、制御プログラムの構成がフォ
ールパック・モードで制御装置の性能低下をどの程度許
容するか、あるいは許容しないかは、評価の型層であり
、本発明の対象範囲外である。フォールパックの場合に
性能低下を受は入れるか、または、フォールパック・モ
ードで性能低下が許容されない場合は、二重正常モード
で各ＰＵの負荷を減らす。

次に第３図を参照して、第１図および第２図に示した基
本的な制御装置構造をどのようにすれば一般化してもっ
と多くのＰＵおよび切換装置に拡張することができるか
を説明する。第１図および第２図では、２つのＰＵの場
合を考察した。実際には、上記のスイッチ構造（５０）
は理論的には任意の数のＰＵに一般化することができる
。たとえば、第３図は、各々−組のアダプタ（８２，８
４，８６）を制御する３つのＰＵ（６２，６４、６６）
をどのようにすれば接続できるかを示す。

切換装置はこの場合３つのスイッチ部分５Ｗ−Ａ　（７
０）　、５Ｗ−Ｂ　（７２）　、５Ｗ−Ｃ（７４）から
成る。アダプタ・バス上の３つの信号（ＰｌＳ、Ｓ’）
がＰＵババス７６）の各信号に対応する。したがって、
ＰＵが故障したり、停止しなければならないとき、通常
そのＰＵに接続されているアダプタを依然として正常に
動作しているＰＵの１つに切り換えることができる。た
とえば、ＰＵ−Ａまたは５Ｗ−Ａが不動作状態になった
場合、主バス（７８）によって５Ｗ−Ａに接続されたア
ダプタ・セット（８２）は、ＳＰ　（６８）から制御バ
ス（３６）を介して５Ｗ−ＡｌＳＷ−Ｂおよび５Ｗ−Ｃ
に送られる制御信号に応じて、補助バス（８０）を介し
て５Ｗ−Ｂまたは５Ｗ−Ｃにフォールバックする。しか
し、別のＰＵ部分（ＰＵ−ＢｌＰＵ−Ｃ）またはスイッ
チ部分（ＳＷ−Ｂ、５Ｗ−Ｃ）が不動作状態になった場
合にも、同様なフォールパック動作が行なわれることに
なる。

特定のＰＵ部分が不動作状態になった場合に備えて、そ
のＰＵ部分がフォールバックするＰＵ部分を任意の手段
、たとえば、ＳＰに記憶されたフォールバック・テーブ
ルによって前もって決定しておくことができることに留
意されたい。

この構造は理論的には任意の数のＰＵに一般化すること
ができるが、現実には、ＰＵに接続されるアダプタの数
、および異なるｓｗ部分に指令を与えなければならない
ために５Ｐ（１４）の複雑さが増大することによって制
限される。

本発明による制御装置は、非常に特殊な制御装置、たと
えば、通信制御装置に限定されるものではないことを理
解されたい。そのような応用例では、アダプタは通信制
御装置をホスト・コンピュータに接続する通信制御装置
のチャネル・アダプタ、および通信制御装置をモデムを
介して伝送回線に接続する回線アダプタであり、通信制
御装置の中央制御装置は本明細書におけるＰＵと同等で
ある。

しかし、本発明を通信制御装置の中央制御装置に適用す
ることは非常に有利であるが、本発明の制御装置は、後
述するように、より一般的な表現で十分に記述すること
ができる。

第４図ないし第７図は本発明による基本的な制御装置構
造に関するものであり、前記制御装置は、第１図および
第２図にすでに示したように、２つの二重ＰＵ部分ＰＵ
−Ａ、ＰＵ−Ｂおよび２つの二重ＳＷ部分５Ｗ−Ａ１Ｓ
Ｗ−Ｂから成る。一般的に言うと、切り換えられるバス
（４２，４４，４６，４８，５２，５４）（第５図、第
６図）は、所定の数の両方向データ・ワイヤと比信号ま
たは入り信号を含み、ＰＵからアダプタに向かって進む
信号を信号の「出」方向とする。

ある種の通信制御装置では、対応するバスが１６本のデ
ータ・ワイヤ、およびタグまたはコマンドの伝送用の約
１５本のワイヤを収容していることに留意されたい。し
かし、本発明では、前記バスは任意の数のデータ・ワイ
ヤまたはコマンド・ワイヤを収容することができ、対応
するデータおよびコマンドをより一般的に「信号」と呼
ぶことにする。

ＰＵ部分の故障後に制御装置構成を変更する必要がある
場合、ＳＰ　（１４）（第１図）はスイッチに正しいコ
マンドを送り、それに応じて、ＳＷ部分（３８，４０）
は必要とされるバス（４６，４８，５２，５４）の切換
えを行なう。第４図および第５図は、切換えコマンドが
どのようにして５Ｐ（１４）からスイッチ部分ＰＵ−Ａ
、ＰＵ−Ｂに送られるかを示す。各ＳＷ部分はスイッチ
構成レジスタ５ＷＣＯＮＦ−Ａ　（８８）または５ＷＣ
ＯＮＦ−Ｂ　（９０）を含む。その使い方については後
述する。

第５図は比信号（ＰＵおよびＳＰからアダプタへ）に関
して制御装置の構造をさらに詳細に示す。

各ＰＵ部分（２６，２８）は制御バスによって５Ｐ（１
４）に接続され、ｓｐに各ＰＵの状況（動作状態、不動
作状態）を知らせることができる。

ＰＵ−Ａ　（２６）およびＰＵ−Ｂ　（２８）はそれぞ
れバス（４２，４４）を介して５Ｗ−Ａ　（３８）およ
び５Ｗ−Ｂ　（４０）に接続され、このバス（４２，４
４）上を比信号がスイッチ部分を介してアダプタ・セッ
ト（５２，５４）に向かって送られる。これらの比信号
を受信回路（１００）が受は取る。受信回路（１００）
は論理的機能を何も持たないが、必要な場合にＰＵとア
ダプタの間の技術的調整（電圧レベル等）を行なう。そ
のような受信回路は当技術では周知である。したがって
、本明細書ではそれについてこれ以上説明しない。

各受信回路（１００）の出力は、２つのＡＮＤゲート（
１０４，１０６）または（１０８，１１０）を含む５Ｗ
−Ａ内のゲート回路（１０４，１０６）（または５Ｗ−
Ｂ内の（１０８，１１０））に並列に印加される。各Ａ
ＮＤゲート（１０４，１０６）の第２の入力端は、２つ
のラッチ（９２，９４）（または５Ｗ−Ｂの場合は（９
６，９８））から成るスイッチ構成レジスタ５ＷＣＯＮ
Ｆ−Ａ（または５ＷＣＯＮＦ−Ｂ）から送られたゲート
信号ＰＡおよびＳＡ（またはＰＢおよびＳＢ）を受は取
る。

さらに、ＡＮＤゲート（１０４，１０６，１０８，１１
０）から、出力される信号をアダプタ・セット（５２，
５４）に送るためにドライバ（１０２）が必要であり、
アダプタ・セット（５２，５４）は制御装置のＳＷ部分
５Ｗ−Ａ、５Ｗ−Ｂから数メートルの距離だけ離すこと
ができる。

５ＷＣＯＮＦ−Ａの各ラーｔチ（９２，９４）　に設定
される２進値（０または１）に応じて、ＰＵ−Ａによっ
てワイヤ（９１）上を送られる信号は、５Ｗ−Ａによっ
てワイヤ（１０５）または（１０７）あるいはその両方
上に出力されるように見える。したがって、５ＷＣＯＮ
Ｆ−Ａの内容に応じて、ワイヤ（９１）上の信号は主バ
ス（５２）上をアダプタ・セット（５６）に向かって出
力され（正常動作モード）、または補助バス（４６）上
をアダプタ・セット（５８）に向かって出力され（フォ
ールパックＡモード）、あるいは両方に向かって出力さ
れる。同様に、５ＷＣＯＮＦ−Ｂの内容に応じて、ワイ
ヤ（９５）上の信号は主バス（５４）上をアダプタ・セ
ット（５８）に向かって出力され（正常動作モード）、
または補助バス（４８）上をアダプタ・セット（５６）
に向かって出力され（フォールパックＢモード）、ある
いは両方に向かって出力される。したがって、各比信号
（９１，９５）に対して、スイッチ部分（ＳＷ−ＡｌＳ
Ｗ−Ｂ）によって実行される動作は、前記比信号（９１
，９５）を対応するアダプタ・セット（５６または５８
）に送るか、あるいはフォールパック・モードの場合は
両方に送ることである。

可能なすべての状況を第４図に示す。図には５ＷＣＯＮ
ＦレジスタＡおよびＢのすべての有効な内容を示しであ
る。たとえば、５ＷＣＯＮＦ−Ａのラッチ（９２，９４
）がそれぞれ１および０にセットされた場合は、ＰＵ−
Ａによってワイヤ（９１）上に出力される信号はＡＮＤ
ゲート（１０４）のみによってゲート入力されて、アダ
プタ・セラ１−（５８）の１つ（または幾つか）のアダ
プタに送られる。さらに、５ＷＣＯＮＦ−Ｂのラッチ（
９６，９８）が同様にそれぞれ１およびＯにセントされ
た場合、ＰＵ−Ｂによってワイヤ（９５）上に出力され
る信号はＡＮＤゲート（１０８）のみによってゲート入
力されて、アダプタ・セ・ソ）　（５８）の１つ（また
は幾つか）のアダプタに送られる。

この状況は「正常モード」に相当する。この状況では、
各ＰＵ部分およびＳＷ部分が、それ自体の主バスに接続
されたアダプタ・セットと関連している。その反対に、
たとえば、ＰＵ−Ｂが不動作状態の場合は、ＰＵ−Ａの
みが５Ｗ−Ａを介してアダプタ・セット（５８）にアド
レスできる。

ソレニハ、５ＷＣＯＮＦ−Ａ（Ｄラッｆ　（９２，９４
）が両方共１にセットされて、ＰＵ−Ａによってワイヤ
（９１）上に出力される信号が５Ｗ−Ａによって主バス
（５２）を介してアダプタ・セット（５６）に送られ、
補助バス（４８）を介してアダプタ・セット（５８）に
送られるようになることが必要である。しかし、他方、
５ＷＣＯＮＦ−Ｂのラッチ（９６，９８）は、バス（５
２）と（４６）、または（５４）と（４８）の間の論理
的衝突を避けるため、両方共Ｏにセットされなければな
らない。

第５図は、両方の５ＷＣＯＮＦレジスタのラッチ（９２
，９４，９６，９８）に論理値をセットする動作が、コ
マンド・バス（３６）を介して５Ｐ（１４）によって行
なわれることを示す。実際は、ＳＰは、ＳＰが検出した
各ＰＵ部分の状況に応じて、前記ラッチにセットすべき
正しい値を（ソフトウェアにより）自動的に選択する。

したがって、ＳＰは制御装置を動作状態に維持するため
に最良の動作モード（正常、フォールパック等）を選び
、それに応じてラッチ（９２，９４，９６，９８）をロ
ードする。図には１本のワイヤ（９１）および１つのゲ
ート回路（１０４，１０６）を示しであるが、５Ｗ−Ａ
は、ＰＵ−Ａによって送られる白信号と同数のワイヤお
よびゲート回路を含むことに留意されたい。しかし、５
Ｗ−Ａは、ゲート信号ＰＡ（すなわち、５Ｗ−Ａに接続
された主バスに関連する信号）とＳＡ（すなわち、５Ｗ
−Ａに接続された補助バスに関連する信号）を発生する
２つのラッチ（９２，９４）から成る１つの５ＷＣＯＮ
Ｆレジスタのみを含む。同様のことが５Ｗ−Ｈについて
も当てはまる。

第６図は、アダプタによって発生される入り信号が、Ｐ
Ｕが使用可能かどうかに応じてどのようにしてＰＵ−Ａ
またはＰＵ−Ｂあるいはその両方に送られるかを示す。

本発明の原理によれば、各アダプタ・セットは入り信号
をｓｗ部分ＡおよびＢの両方に並列に送る。各ｓｗ部分
は１本の主入りワイヤ（９９）または補助入りワイヤ（
１０１）ごとに１つの選択回路（１１１，１１５）を有
する。入り信号は受信装置（１０３）を介して選択回路
（ＩＩＬ　１１５）に送られる。受信装置はやはりＰＵ
技術に対する信号の技術的調整を行ない、当技術では周
知である。選択回路（１１１，１１５）によって実行さ
れる動作は、特定のＰＵの５ＷＣＯＮＦレジスタの内容
に応じて、その入り信号を前記特定のＰＵに転送させる
アダプタ・セットを選択することにある。たとえば、ｓ
ｗ−Ａの選択回路（１１１）は、主バス（５２）のワイ
ヤ（９９）上の入り信号がＰＵ−Ａに到着するか、それ
とも補助バス（４８）のワイヤ（１０１）上の入り信号
がＰＵ−Ａに到着するか判断する。

したがって、５Ｗ−Ａの選択回路（１１１）は、バス（
５２，４６）の入りワイヤの各対ごとに、それぞれ主バ
ス（５２）のワイヤ（９９）および補助バス（４８）の
ワイヤ（１０１）に入力端が接続されている２つのＡＮ
Ｄゲート（１１２，１１４）を含む。さらに、各ＡＮＤ
ゲート（１１２，１１４）の他方の入力は、ｓｗｃｏＮ
Ｆ−Ａレジスタ（９２，９４）によってそれぞれＰＡお
よびＳＡ倍信号して発生される。これらの信号は、（ア
ダプタ・セット（・５６）によって）ワイヤ（９９）上
に発生される信号または（アダプタ・セット（５８）に
よって）ワイヤ（１０１）上に発生される信号のいずれ
かをＯＲゲート（１２０）に向けてゲート入力できるよ
うにする。

したがって、５Ｗ−Ａの選択回路（１１１）のＯＲゲー
）（１２０）の出力端で、主アダプタ・バス（５２）か
らの入り信号または補助アダプタ・バス（４８）からの
入り信号のいずれががＰＵ−Ａに送られて処理される。

論理レベルの調整をよくするため、この転送は、第５図
に関連して述べたドライバ（１０２）と同様なドライバ
（１０２）を介して行なうことが好ましい。

５Ｗ−Ｂの選択回路（１１５）は５Ｗ−Ａの選択回路（
１１１）と同じ機能を有し、したがって、それと対称な
形でＯＲゲート（１２２）に接続されたＡＮＤゲー）（
１１８，１１８）から構成されることは明らかである。

第７図は、両方向信号がＰＵ部分ＰＵ−ＡｌＰＵ−Ｂと
アダプタ・セットの間でどのように転送されるかを示す
。

図には、各両方向線用のＳＷ部分の構造が示されている
。したがって、制御装置のＳＷ部分５Ｗ−Ａおよび５Ｗ
−Ｂは、実際には、各両方向信号について、それぞれ第
５図および第６図に示した白信号および入り信号用の構
造の組合わせである。

前記構造は並列に接続されている。

たとえば、各両方向信号をＰＵ−Ａとアダプタ・セット
によって交換するために、５Ｗ−Ａは出方同月として、
主バス（４２）のワイヤ（９１）に接続された受信回路
（１０３）と、画信号をドライバ（１０２）を介して主
バス（５２）または補助バス（４８）に向けてゲート入
力するＡＮＤゲー）　（１０４，１０６）から成るゲー
ト回路とを含む。

アダプタ・セットの１つがらＰＵ−Ａに向けて入り信号
を送るために、５Ｗ−Ａは、その人力線（１４０）が出
信号転送用のドライバ（１０２）の出力線（１４２）と
並列に接続された受信回路（１００）を含む。

第６図と同様に、これらの受信回路（１００）はその出
力線が２つのＡＮＤゲート（１１２，１１４）の一方の
入力端に接続され、これらのＡＮＤゲートの出力はＯＲ
ゲート（１２０）によってＯＲ演算される。ＯＲゲート
（１２０）の出方は次にドライバ（１０２）を介してＰ
Ｕ−Ａに送られる。

５Ｗ−Ｂは５Ｗ−Ａと同じ機能を有し、同じ切換え機能
を、ただしＰＵ−Ｂとアダプタ・セットの間で実行する
ことは明らかである。

しかし、各ＰＵ部分とその主アダプタ・セットまたは補
助アダプタ・セットとの間でいくつかのワイヤを介して
両方向信号を転送するには、各スイッチ部分内での転送
の方向が常に示されていることが必要である。したがっ
て、ＰＵ−Ａから線（１４４）上に連続的に供給される
特定の画信号Ｗ（書込み）が使用される。当然のことな
からＰＵ−Ｂ　（線１４６）内では対称形の手段が使用
される。このＷ信号のみが受信回路（１０３）（第７図
）に対する使用許可コマンドとして使用される。このＷ
信号はまたインバータ（１３０）によって反転され、イ
ンバータ（１３０）はそれに応じて読取り信号を供給し
、それが前記受信回路（１０３）に並列に接続されたド
ライバ（１０２）に対する使用許可コマンドとして使用
される。

さらに、書込み信号Ｗは、それぞれＡＮＤゲー）（１３
２）および（１３８）によって、前述のように５ＷＣＯ
ＮＦ−Ａレジスタで発生されるＰＡ倍信号よびＳＡ倍信
号ＡＮＤ演算される。その結果、２つのコマンド信号Ｐ
０ｗおよびｓｏｗがそ、ｔＬ（’れＡＮＤゲー　ト（１
０４，１０Ｅ３）＋７）一方の入力端に印加される。同
様に、読取り信号Ｒは、それぞれＡＮＤゲート（１３４
）および（１３６）ニヨって、５ＷＣＯＮＦ−Ａレジス
タで発生されるＰ信号およびＳ信号とＡＮＤ演算される
。その結果、２つのコマンド信号ＰＡ、ＲおよびｓＡ。

ＲがそれぞれＡＮＤゲート（１１２，１１４）の一方の
入力端に印加される。

この構造から、第４図に示すようなＰＡおよびＳＡの許
される値に応じて、線（１４４）上のＷ信号が高（Ｗ＝
　１　）である場合は、線（９１）上の信号は出方向に
あり、ＳＰがら５Ｗ−Ａに送られたＰＡ倍信号よびＳＡ
倍信号値に応じて、主バス（ＳＰ）または補助バス（４
８）に向がって送られることになる。

たとえば、Ｗ＝１、ＰＡ＝１で、５Ａ＝Ｏの場合（正常
モード）、ＰＵ−Ａがら送られる信号は受信回路（１０
３）を経て、ＡＮＤゲ−）　（１０４）に到達する。そ
こで、ＰＡ、Ｗ＝１およびＳＡ、Ｗ＝Ｏな（Ｄで、信号
は、ＡＮＤゲート（１゜４）に接続されたドライバ（１
０２）のみヲ介シてゲート入力され、したがって、主ア
ダプタ・セットに向かう主バス（５２）に達する。

もう１つの例では、Ｗ＝１で、ＰＡ＝１および５Ａ＝１
の場合（ＰＵ−Ａ上のフォールパック・モード）、ＰＡ
０ｗ＝１およびＳＡ、Ｗ＝１なので、ＰＵ−Ａから送ら
れる信号は両方のゲート（１０４，１０８）を通過する
。したがって、信号は、主アダプタ・セットに向がう主
バス（５２）と、ＰＵ−Ｂおよび５Ｗ−Ｂに接続された
アダプタ・セットに向かう補助バス（４８）の両方に達
する。

さらにもう１つの例では、ＳＰの判断に従って入り信号
をアダプタ・セットがらＰＵ部分ＰＵ−ＡまたはＰＵ−
Ｂの一方に送る場合、読取り信号が高（Ｒ＝１）の場合
だけ、前記入り信号は特定のＰＵに達する。

入り信号が主アダプタ・セット（５６）（第２図）によ
って主バス（５２）のワイヤ上に発生される場合は、（
補助バス（４６）を介して）ＳＷ−Ａおよび５Ｗ−Ｂの
両方に印加される。したがって、入り信号は５Ｗ−Ａの
入り受信回路（１００）および５Ｗ−Ｂの入り受信回路
（１５０）に達する。次に、ＰＡ＝１．５Ｂ＝０の場合
（フォールパックＡモード）、入り信号は５Ｗ−ＡのＡ
ＮＤゲー）（１１２）を通過し、ＯＲゲート（１２０）
およびドライバ（１０２）を介してＰＵ−Ａに達するが
、５Ｂ＝Ｏ，ＳＢ、Ｒ＝Ｏ（正の論理で）であるので、
前記信号は５Ｗ−ＢのＡＮＤゲート（１１８）を通過す
ることはできない。

もちろん、本明細書ではＳＷ部分のすべての可能な動作
段階を説明することはしないが、信号ＰＡ、ＳＡ、ＰＢ
１ＳＢおよびＷｌＲが全て有効な値を与えられている場
合は、前記のスイッチの構造によって、それらすべてを
容易に得ることができる。

ただし、値ＰＡ１ＳＡ、ＰＢ１ＳＢの１６通りの異なる
組合わせの中には、バス上で衝突をもたらすので有効で
ないものがある。たとえば、Ｗ＝１（白信号）でかつＰ
Ａ＝　１の場合、５Ｗ−Ｂで使用可能なＳＢ倍信号低で
なければならない。ＰＡ＝１のとき、ＳＢの論理値が１
になった場合は、両方のＳＷ部分がそれぞれのドライバ
（１０２）および（１５２）（第７図）を介してバス（
５２）および（４６）上で白信号を転送できることにな
る。そうすると、バス（４６）がバス（５２）に接続さ
れているので、バス（５２）上で衝突が生じることにな
る。

さらに、ドライバ（１０２）および（１５２）はそれら
の出力端がバス（５２，４６）を介して互いに接続され
ているので、電源投入時または電源遮断時に技術的に無
グリッチでなければならず、電源遮断時には、相互作用
を避けるため高インピーダンスをもたなければならない
。バス（５４，４８）に接続されたドライバについても
同じことが当てはまる。

第７図に関連して詳述した制御装置の構造を用いると、
２つのＰＵと２つのアダプタ・セットの間で基本的な切
換え機能を得ることができるが、本発明の最良の実施例
は、制御装置の動作の信頼性を高めるための幾つかの追
加機能を含んでいる。

次に第８図ないし第１４図を参照しながらこれらの追加
機能について説明する。

これまでの説明では、制御装置の動作モードを定義する
ためにＳＰが５ＷＣＯＮＦレジスタのラッチ（９２，９
４，９Ｂ、９８）にアクセスすることが常に可能である
と仮定した。しかし、それが困難な場合があり、ここで
設ける追加機能は前記５ＷＣＯＮＦレジスタの非常に信
頼性の高いロードおよび制御を可能にするためのもので
ある。制御装置中で、各スイッチ部分の実際の構成状況
がその５ＷＣＯＮＦレジスタ（第７図）に含まれている
。システムの可用性に関する限り、５Ｐ（１４）から出
される簡単な書込みコマンドによって５ＷＣＯＮＦレジ
スタの内容を変更することは全く危険である。

したがって、サービス・プロセッサ内のハードウェアま
たはソフトウェアの障害による予期しない５ＷＣＯＮＦ
レジスタの変更を少なくするために、ＳＰは、コマンド
・レジスタの様々な内容の確認を含めてもっと複難な手
順に従わねばならない。

この目的は、第８図に示す状況制御手段によって実現さ
れる。図では、話を簡単にするために１つのＳＷ部分（
たとえば、５Ｗ−Ａ）のみに関して示した。もちろん、
同じ機構が５Ｗ−Ｂ内にも存在する。

５Ｗ−Ａは２つの追加レジスタＮＥＷＣＯＮＦ（新規構
成）およびＡＣＴＣＯＮＦ　（構成活動化）を含み、そ
れらはそれぞれ２つのセル（１９０゜１９１）および（
２００１２０２）を含む。これら（７）Ｌ／ジスタＮＥ
ＷＣｏＮＦおよびＡＣＴＣＯＮＦはサービス・プロセッ
サ（図示せず）がワイヤ（２０１，２０３，２０５，２
０７）を介してアクセスできるようになっており、サー
ビス・プロセッサは、スイッチ構成（第８図）の変更が
可能になるように、それらの内容を変更することができ
る。したがって、ＮＥＷＣＯＮＦレジスタ（１９０，１
９１）には、予想される構成に対応するＰ１Ｓビットを
ロードすることができ、ＡＣＴＣＯＮＦレジスタ（２０
０，２０２）は、ＡＣＴＳＷ（スイッチ活動化）ラッチ
がオンにセットされているとき、ＮＥＷＣＯＮＦで指定
されるものと同じ新規構成パターンを持たなければなら
ない。

ＮＥＷＣＯＮＦおよびＡＣＴＣｏＮＦが同じ内容をもつ
かどうかが比較機構（２０４，２０６）によって検査さ
れ、それらの比較機構の出力がＡＮＤゲート（２０８）
でＡＣＴＳＷラッチ（２１８）の状況と共にＡＮＤ演算
される。

さらに、５ＷＣＯＮＦおよびＮＥＷＣＯＮＦ’レジスタ
の内容がＸＯＲ回路（２１０，２１２）によって比較さ
れ、それらのＸＯＲ回路の出力がＷｏＲＫＣＯＮＦレジ
：Ｘ、９　（２２４，２２６）（後述する）を介して、
上記のＡＮＤゲート（２０８）の出力と共にＡＮＤゲー
ト（２１４，２１６）に印加される。その結果、新しい
構成が５ＷＣＯＮＦレジスタ内にある構成と異なる場合
にだけ、かつ新規構成を５ＷＣＯＮＦレジスタ（１９２
，１９４）に転送する許可をＳＰが（ＡＣＴＣＯＮＦお
よびＡＣＴＳＷを使って）同時に与える場合に、ＳＷの
新しい構成を決定するための新しい値（Ｐ。

Ｓ）がＮＥＷＣＯＮＦレジスタ（１９０，１９１）から
５ＷＣＯＮＦレジスタ（１９２，１９４）にゲート入力
される。

ＮＥＷＣＯＮＦとＡＣＴＣＯＮＦが一致しない場合は、
５ＷＣＯＮＦは変更されないままである。

同様？：、ＮＥＷＣＯＮＦおよびＡＣＴＣＯＮＦ中のパ
ターンが、５ＷＣＯＮＦ内にあるビット・パターンと異
なる場合にだけ、５ＷＣＯＮＦは変更される。

非破壊切換え動作 上記の説明では、ＳＰが予想される新規構成に対応する
値をＮＥＷＣＯＮＦおよびＡＣＴＣＯＮＦにロードし、
ＡＣＴＳＷラッチがオンにセットされるとすぐ、特定の
ＳＷ部分の５ＷＣＯＮＦレジスタが更新される。

実際には、この動作が非破壊的であることを確かめるこ
とが重要である。たとえば、ＳＷ構成を二重正常モード
からフォールパックＢモードに変更しなければならない
場合、この変更はＰＵ−Ｂおよびそれ自体のアダプタ・
セラ）（５８）（第５図）の動作を妨害してはならない
。したがって、この例では、５Ｗ−Ｂを介してＰＵ−Ｂ
によって駆動されるアダプタ・バス上では何の活動もな
い間に、構成の変更を行なう必要がある。この場合、ス
イッチ部分とＰＵ部分の間に接続された主バス（４２，
４４）に関する限り、２つの方法が考えられる。

一８Ｐ制御の際、サービス・プロセッサによって構成変
更が行なわれる直前に、ＳＷ部分によって、その関連す
るＰＵ部分に接続された特定の「バス使用禁止」線（図
示せず）を励起することができる。そうすると、ＰＵは
、現在データ転送を行なっている場合はそれを終了し、
アダプタからの新しい転送要求の処理を中断しなければ
ならない。したがって、構成変更は、バス使用禁止線が
活動状態にあることによって定義され、それ以上のデー
タ転送が許可されない、「切換えウィンドーの間に行な
われる。

−それより後では、新しいバス線（以前の「バス使用禁
止」線）を追加することは不可能である。

しかし、バスの活動が進行中であることを示す通常のバ
ス制御線が存在し、したがって、非破壊切換え動作を保
証する機構を設計することが可能である。

そのようなバス制御線は「進行中の動作」と呼ばれ、第
９図に示されている。これは各データ転送の始めにＰＵ
によって活動化される。この場合、切換えウィンドーは
、「進行中の動作」線が非活動状態であることによって
定義される。

第１０図は、「切換えウィンドー」信号がＡＮＤゲー）
　（２０８）に対する入力としてどのように使われるか
を示したもので、５ＷＣＯＮＦ　（１９２，１９４）の
内容がＮＥＷＣＯＮＦ　（１９０゜１９１）によって変
更できるようにするためには、ＡＮＤゲー）　（２０８
）の出力が高でなければならない。

しかし、切換えウィンドー（その間にＰおよびＳの値を
変更して制御装置動作モードを変更することができる期
間）は、第９図に示すように、ＮＥＷＣＯＮＦレジスタ
（８８）と入出力線（２２５）の内容の論理的組合わせ
によって定義される。

もっと正確に言うと、ＡＮＤゲート（２２８，２３０）
の出力はＰおよびＳの正しい値を送る。

これらの値は、前記ＡＮＤゲート（２２８，２３０）の
入力が適当な値を受は取る場合に、すなわち、入出力線
（２２５）が高（すなわち、ＰＵは非活動状態）、イン
バータ（２３４）の出力が高、かつ５ＷＣＯＮＦレジス
タ（８８）がＮＥＷＣＯＮＦレジスタと同じ値を含む場
合に、切換え後の動作モードを決定する。

しかし、切換えウィンドーが活動化された直後に「進行
中の動作」線が活動状態になる場合を除外する必要があ
る。したがって、ＮＥＷＣＯＮＦが５ＷＣＯＮＦと異な
る（構成変更が進行中）ときだけ、その内容が（０１０
）と異なる、ＷＯＲＫＣＯＮＦレジスタ（２２４，２２
８）を設ける。

両ラッチ（２２４，２２６）の出力はＯＲゲート（２３
２）によってＯＲ演算され、インバータ（２３４）によ
って反転される。したがって、インバータ（２３４）の
出力は、両方のＷＯＲＫＣＯＮＦラッチがＯの場合にだ
け高になる。この事象を使うと、「進行中の動作」信号
を線（２２５）上をＡＮＤゲー）　（２２８，２３０）
を介して伝播させることができる。

ＷＯＲＫＣＯＮＦがすべてＯでない限り、インバータ（
２３４）の出力は「進行中の動作」信号の伝播を禁止し
、したがって構成の変更が可能になる。

リセット線 １つのＰＵが故障した後に二重モードからフォールパッ
ク・モードへの切換え動作を実行することをＳＰが決定
したとき、依然として正常に動作しているＰＵに切り換
えるべき、障害ＰＵに接続されたアダプタ・バスは未知
の状態にある。したがって、ＳＷ構成の変更前にアダプ
タ・バスのクリア動作を実行する必要がある。そうする
には、リセット線（第１１図）と呼ばれる特別なアダプ
タ・バス線を活動化する。各アダプタは、この信号を受
は取ると、そのバス・インターフェースをクリアする。

すなわち、制御線、データ線、要求線または割込み線は
もはやアダプタ・バス上で活動状態になく、シたがって
、故障したＰＵに接続された各アダプタは、一度アダプ
タ・バスがクリアされると、切換え後に依然として正常
に動作しているＰＵからコマンドをいつでも受は取れる
状態になる。

このアダプタ・バスのクリア動作は、現在故障している
アダプタ・バスが切換え後に接続されるアダプタ・バス
上での混乱を避けるために絶対に必要である。

通常、特定のＰＵ部分およびＳＷ部分に接続されたアダ
プタ・バスのリセットは、前記ＳＷ部分を介してＳＰで
行なわれねばならない。

しかし、フォールバックを必要とする障害が、ＳＰが故
障したＳＷ部分のリセット線を使って対応するアダプタ
・バスをクリアできないようなものであることがあり得
る。

障害が（かつＰＵ部分ではなく）１つのＳＷ部分による
場合、特にそうである。どんな場合でもアダプタ・バス
のクリア動作を可能にするには、ＳＷ構成にかかわらず
ＳＰが任意のＳＷ部分を介して任意のアダプタ・バスを
クリアできるようなＳＷ構造でなければならない。

このことを実現するため、第１１図に示すように、各Ｓ
Ｗ部分はＳＰがアクセスできるＢＵＳＣＬＥＡＲレジス
タ（２４０）を含み、このＢＵＳＣＬＥＡＲレジスタは
ＲＥＳＥＴ−Ｐ信号およびＲＥＳＥＴ−８信号を発生す
ることができる。リセット信号を発生しなければならな
いときに信頼性を高めるために、ＢＵＳＣＬＥＡＲレジ
スタは４ビツトを含む。ＲＥＳＥＴ−Ｐ信号を活動化す
るには２つのバスクリア・ビット（Ｌ　２）が同時に活
動状態でなければならず、ＲＥＳＥＴ−８信号を活動化
するには、２つのバスクリア・ビ、ット（３，４）が同
時に活動状態でなければならない。

こうすると、リセット信号を実際に発生せず、単ＩＺＢ
ＵＳＣＬＥＡＲレジスタを１ビツトずつ逆に読み取って
検査するだけで、ＳＰが診断プログラム（本発明の範囲
外）を実行して完全なりＵＳＣＬＥＡＲレジスタのテス
トを行なうことが可能になる。ＲＥＳＥＴ−Ｐ信号およ
びＲＥＳＥＴ−８信号は、第１図に示す主バス（５２，
５４）または補助バス（４６，４８）の特定の線として
それぞれＳＷ部分から出力される。

スイッチ切断 さらに、ＳＷ部分に重大な障害（ＳＰ制御バスの故障ま
たはＳＷ部分の内部エラー）がある場合、フォールパッ
ク再構成を可能にするために、このＳＷ部分からアダプ
タ・バスを切り離す直接的方法を設ける必要がある。

したがって、第１１図に示すように、ＳＰは”　５Ｗ−
Ａ切断”および″５Ｗ−Ｂ切断”と呼ばれる２本の特別
な線（２５０，２５２）（各ＳＷ部分ごとに１本ずつ）
を使用する。

各ＳＷ部分では、対応する″ＳＷ切断”信号が゛″切断
ラうチ″（２５４，２５６）にラッチされ、その出力が
５ＷＣＯＮＦレジスタ（図示せず）から供給されるＰＡ
、５Ａ１ＰＢ、ＳＢ倍信号それぞれＡＮＤ演算される（
ＡＮＤゲート２６０，２６２．２６４．２８６）。前記
ＰＡ１ＳＡ、ＰＢ１ＳＢ信号がどのような状況であれ、
切断ラッチ（２５４，２５６）がＡＮＤゲー）　（２６
０１２６２，２６４，２６６）を介してＡＮＤゲート（
２７２，２７４，２７８，２７８）に「０」を送るとす
ぐ、どの出線または両方向線（２６８，２７０）も論理
的に切断することができる。

このことは、活動状態の切断ラッチに対応するＳＷ部分
の物理的切断（電源を切断または除去されたＳＷ部分）
と等価である。

さらに、各ラッチ（２５４，２５６）は他のＳＷ部分か
ら線（２８０，２８２）を介して送られるコマンドによ
ってリセットすることができ、前記コマンドは特定のＳ
Ｗ部分の切断ラッチの状況をリセットする（これは前記
ＳＷ部分の再接続と等価である）。

特定のＳＷ部分から他方のＳＷ部分に送られるリセット
・コマンドは、５Ｗ−Ａ用および５Ｗ−Ｂ用の２つの専
用レジスタＲＤＩＳＣ（リセット切断’）（２８４，２
８Ｃ３）とＣＲＤＩＳＣ（リセット切断確認）（２８８
，２９０）によって発生される。

信頼性および保守性を高めるには、他方のＳＷ部分のＤ
ＩＳＣラッチをリセットすることができるように、各ス
イッチ部分のＲＤＩＳＣレジスタとＣＲＤＩＳＣレジス
タの両方で２ビツトが活動状態になければならない。

前述の機能によれば、二重正常モードから二重フォール
バックＢモードへの切換え動作（たとえば、ＰＵ−Ａが
非活動状態になった場合）は、以下の段階が必要である
。

１、非活動状態のＰＵ部分（２６）に接続されたアダプ
タ・バス（５２）をクリアして、前記バスが活動状態の
ＰＵ部分（２８）に接続されるとき、（誤った値による
）このバス上での衝突を回避する。

２、非活動状態のＰＵ部分（ＰＵ−Ａ）からアダプタ・
バス（５２）を切断する。それには以下のことが必要で
ある。

一故障したＰＵ部分（ＰＵ−Ａ）に対応するＳＷ部分（
ＳＷ−Ａ）のＮＥＷＣＯＮＦレジスタ（８８）にＯを書
き込む。

−同じＳＷ部分（ＳＷ−Ａ）のＡＣＴＣＯＮＦレジスタ
（２００，２０２）にＯを書き込む。

−故障したＰＵ部分に対するＳＷ部分のＡＣＴＳＷラッ
チ（２１８）をオンにセットする。

これらの動作がうまくいかなかったことが明らかになっ
た（すなわち、５Ｗ−Ａも不動作状態）場合は、ＰＵ−
Ａをその専用アダプタ・バス（５２）から実際に切断さ
せるため、（第１１図に関して説明したように）ＳＰを
介してＳＷ切断Ｈコマンドを出す必要がある。

３、補助バス（４８）を介して依然として活動状態にあ
るＰＵ部分（ＰＵ−Ｂ）にアダプタ（５２）を接続する
。

これは、アダプタ・セラ）　（５６）のすべてのアダプ
タがＰＵ−Ｂにフォールバックするという意味である。

この動作は、サービス・プロセッサが以下の動作を行な
うことを必要とする。

−依然として活動状態にあるＰＵ　（ＰＵ−Ｂ）に対応
するＳＷ部分（ＳＷ−Ｂ）のＮＥＷＣＯＮＦレジスタ（
９０）にオール１を書き込む。

−８Ｗ−ＢのＮＥＷＣＯＮＦレジスタに含まれているの
と同じパターンをＳ　Ｗ　−ＢのＡＣＴＣＯＮＦレジス
タに書き込む。

−同じＳＷ部分（ＳＷ−Ｂ）のＡＣＴＳＷラッチをオン
にセットする。

一前記ＳＷ部分（ＳＷ−Ｂ）のＡＣＴＳＷラッチをリセ
ットする。

ＳＰがこれらの動作を行なうと、制御装置はフォールパ
ックＢモードになり、両アダプタ・セット（５６，６８
）のすべてのアダプタが５Ｗ−Ｂを介してＰＵ−Ｈに接
続される。こうすると、必要な場合にＰＵ−Ａを固定し
、次に、前述したものと類似の２段階で二重フォールパ
ックＢモードから二重正常モードへの逆切換え動作を行
なうことができる。

−アダプタ・セット（５６）を活動状態のＰＵ部分（Ｐ
Ｕ−Ｂ）に接続する補助バス（４８）を切断する。

一前記アダプタ・セット（５６）を主バス（５２）によ
って他方のＰＵ部分（ＰＵ−Ａ）に再接続する。

二重フォールパック・モードから二重正常モードへの切
換えでは、最初にアダプタ・バスをクリアする必要がな
いことに留意されたい。アダプタ・バスはその直前に活
動状態のＰＵに接続されたので、通常はその線上に誤っ
た論理レベルを含まないはずである。

Ｆ０発明の詳細 な説明したように、この発明によれば処理装置部分ごと
に切換え手段が設けられ、各処理装置部分は主バスを介
して１組のアダプタに接続され、副バスを介して他の組
のアダプタに接続されている。この場合１の処理装置部
分が故障するといままで主バスを介してこの処理装置部
分に接続されていたアダプタ組が他の処理装置部分にそ
の副バスを介して接続され正常な動作が維持される。

【図面の簡単な説明】

図面の簡単な説明 第１図は本発明による基本的な制御装置の概略図である
。 第２図は特定の動作モードにある第３図の制御装置構造
の概略図である。 第３図は第１図に示す制御装置構造を一般化したものの
概略図である。 第４図は第５図および第６図に示す制御装置の可能な動
作モードを定義する論理テーブルである。 第５図は「出」信号用の第１図の制御装置の構造の詳細
図である。 第６図は「入り」信号用の第１図の制御装置の構造の詳
細図である。 第７Ａ図および第７Ｂ図は両方向信号用の第１図の制御
装置の構造の詳細図である。 第８図および第９図は第１図の下位部分Ｉの内部の機能
の２つの可能な実施態様の詳細図である。 第１０図および第１１図は、第１図に示すスイッチ部分
によって実現される別の２つの機能の実施態様の詳細図
である。 第１２図は従来の制御装置の構造の概略図である。 第１３図はもう１つの従来の制御装置の構造の概略図で
ある。 １０１２４．５０・・・・制御装置、１２・・・・処理
装置、１４・・・・サービス・プロセッサ、１６．３６
・・・・制御バス、１８・・・・アダプタ、２０・・・
・アダプタ・バス、２６．２８・・・・処理装置（ＰＵ
）部分、３０・・・・バス切換装置、３８．４０・・・
・スイッチ（ＳＷ）部分、４２．４４．５２．５４・・
・・専用アダプタ・バス（主バス）、４６．４８・・・
・補助バス、５６．５８・・・・アダプタ・セット。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 復代理人　弁理士　　澤　　１）　俊　　夫１３図 ５ＷＣＯＮＦ−Ａ　　　　　　５ＷＣＯＮＦ−Ｂｐｓ　
　　　　　　　ｐｓ 第呼図 第−’ｆ；　５Ｊ 第　６　図 第　７Ａ菌 第７Ｂ図 第Ｂ図 −ｈ　タ　霞 ；？つ　　ＩＯ［２１ 第１１　　図 名１ｚ　　図

Claims (1)

1. 【特許請求の範囲】 処理装置と、この処理装置がデータまたは制御信号を交
   換する際に用いる複数のアダプタとを具備し、上記処理
   装置に接続され上記処理装置を監視するサービス・プロ
   セッサの制御の下で、上記処理装置がコントロール・プ
   ログラムを実行するようにされた制御装置において、 上記アダプタが少なくとも２つの組のアダプタ組に分割
   されるとともに、上記処理装置が少なくとも２つの独立
   した処理装置部分に分割され、上記アダプタ組の各々を
   対応する主バスを介して専属の上記処理装置部分に接続
   可能にするとともに、対応する副バスを介して他の上記
   処理装置部分に接続可能にし、さらに、 上記サービス・プロセッサにより検出された上記処理装
   置部分の状態に基づいて、対応する切換手段を制御し、
   当該処理装置部分に上記主バスを介して対応する上記ア
   ダプタ組を接続するか、他の上記処理装置部分に上記副
   バスを介して当該アダプタ組を接続するかを制御するよ
   うにしたことを特徴とする制御装置。