JPH0659923A

JPH0659923A - Ｃｐｕを用いた二重化システム

Info

Publication number: JPH0659923A
Application number: JP4208315A
Authority: JP
Inventors: Takumi Maruyama; 巧丸山; Ryoetsu Nakajima; 亮悦中島; Kiyoshi Sugita; 清杉田; Naoki Yamazaki; 直己山崎; 公元 ▲高▼山; Kimimoto Takayama
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-08-05
Filing date: 1992-08-05
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】ＣＰＵを用いた二重化システムに関し、系の
切替えを即時に実施できるＣＰＵを用いた二重化システ
ムを提供することを目的とする。【構成】通常は一方のＣＰＵから自系が動作系である
ことを示す通知信号を、系の切替え時には停止系となっ
たことを示す通知信号を、他方の系に送出し、他方の系
のＣＰＵでは通知信号を受信して所定の制御動作を行う
制御手段110 と、制御手段110 からの制御信号により、
通常は、動作系のＣＰＵの記憶部120 に格納した制御デ
ータを停止系のＣＰＵの記憶部120 にも転送するように
し、系の切替え時には、新規に動作系となったＣＰＵの
記憶部120 に格納した制御データを新規に停止系となっ
たＣＰＵの記憶部120 に転送するようにする方向制御手
段130 とを各ＣＰＵ100、200 に設け、動作系のＣＰＵ
の記憶部120 に格納する制御データを停止系のＣＰＵの
記憶部120 にも常時格納するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵを用いた二重化シ
ステムに関するものである。

【０００２】

【従来の技術】図５は従来例の二重化システムの構成図
である。図６は従来例の処理シーケンスを示す図であ
る。

【０００３】図５において、例えばＣＰＵ１を動作系
（ＡＣＴ系）、ＣＰＵ２を停止系（ＳＢＹ系）とする
と、通常はＣＰＵ１とＡＣＴ系の入／出力装置（以下Ｉ
／Ｏ（Ａ）と称する）5-1 〜5-n あるいはインタフェー
ス部（以下Ｉ／Ｆと称する）７を介して停止系の入／出
力装置（以下Ｉ／Ｏ（Ｓ）と称する）6-1 〜6-ｎとの間
で、制御信号あるいはデータの送受を行い、演算結果等
のデータをメインメモリ（以下ＭＭと称する）３に記憶
する。

【０００４】今、何らかの理由でＡＣＴ系のＣＰＵ１か
らＳＢＹ系のＣＰＵ２への切替えが必要となったとする
と、下記の順序で切替えを行う。 (1) 図６、に示すようにまずＡＣＴ系のＣＰＵ１か
ら各Ｉ／Ｏ（Ａ）5-1〜5-ｎ及び各Ｉ／Ｏ（Ｓ）6-1 〜6
-ｎに対して動作の停止処理を行う。

【０００５】(2)ＡＣＴ系のＭＭ３からメモリ交差バス
を介してＳＢＹ系のＭＭ４にデータの書換え処理を行う
（図６参照）。 (3) ＡＣＴ系のＣＰＵ１からシステムバス及びＩＦ７を
介してＳＢＹ系のＣＰＵ２に制御情報転送処理を行う
（図６参照）。

【０００６】(4) ＡＣＴ系のＣＰＵ１からシステムバス
及びＩＦ７を介してＳＢＹ系のＣＰＵ２に対してＳＢＹ
系からＡＣＴ系への切替えを行う（図６参照）。そし
てＳＢＹ系のＣＰＵ２でＭＭ４からデータを読み出して
解析を行う。

【０００７】(5) ＳＢＹ系のＣＰＵ２からシステムバス
及びＩＦ７を介してＡＣＴ系のＣＰＵ１に対してＡＣＴ
系からＳＢＹ系への切替えを行う（図６参照）。 (6) ＳＢＹ系のＣＰＵ２では、各Ｉ／Ｏ（Ｓ）6-1 〜6-
n 及びＩ／Ｏ（Ａ）5-1 〜5-ｎに対して動作を再開する
（図６、参照）。

【０００８】

【発明が解決しようとする課題】上述したように、従来
は、ＡＣＴ系のＣＰＵからＳＢＹ系のＣＰＵへの動作切
替えが必要となった時には、ＡＣＴ系からＳＢＹ系に内
部情報の引き継ぎを行う処理は、切替えが必要となって
からＡＣＴ系のＣＰＵが内部情報をシステム・バス経由
でＳＢＹ系のＣＰＵに渡す方式であった。このため、引
き継ぎが終了するまでは、システムは停止状態となり、
即時切替えができないという問題点があった。

【０００９】したがって本発明の目的は、系の切替えを
即時に実施できるＣＰＵを用いた二重化システムを提供
することにある。

【００１０】

【課題を解決するための手段】上記目的は図１に示す回
路の構成によって解決される。即ち図１において、それ
ぞれ制御データを格納する記憶部120 を有する２つのＣ
ＰＵ100、200 の一方が動作系の時他方は停止系となる
ＣＰＵを用いた二重化システムにおいて、110 は、通常
は一方のＣＰＵから自系が動作系であることを示す通知
信号を、動作系と停止系の切替え時には停止系となった
ことを示す通知信号を、他方の系のＣＰＵに送出し、他
方の系のＣＰＵでは通知信号を受信して所定の制御動作
を行う制御手段である。

【００１１】130 は、制御手段110 からの制御信号によ
り、通常は、動作系のＣＰＵの記憶部120 に格納した制
御データを停止系のＣＰＵの該記憶部120 にも転送する
ためのルートをオンとし、動作系と停止系の切替え時に
は、新規に動作系となったＣＰＵの記憶部120 に格納し
た制御データを新規に停止系となったＣＰＵの記憶部12
0 に転送するためのルートをオンとする方向制御手段で
ある。

【００１２】そして、動作系のＣＰＵの記憶部120 に格
納する制御データを停止系のＣＰＵの記憶部120 にも常
時格納するように構成する。

【００１３】

【作用】図１において、例えばＣＰＵ100 が動作系、Ｃ
ＰＵ200 が停止系とする。すると、ＣＰＵ100の制御手
段110から自系が動作系であることを示す通知信号を、
ＣＰＵ200 の制御手段110に送出する。そしてＣＰＵ100
では、同ＣＰＵ100 内の制御手段110から方向制御手段1
30 に対して制御信号を加えて出力側のルートをオンに
し、同ＣＰＵ100 内の記憶部120 に格納した制御データ
を上記方向制御手段130 を介して他方のＣＰＵ200の記
憶部120 に送出する。他方のＣＰＵ200では、方向制御
手段130 の入力側のルートをオンにして、同ＣＰＵ200
内の記憶部120 にＣＰＵ100 内の記憶部120 から転送さ
れてきた制御データを格納する。

【００１４】次に、ＣＰＵ100 が何らかの理由で動作系
から停止系に切り替える必要が生じた時には、今まで動
作系であったＣＰＵ100 からＣＰＵ200 にＣＰＵ100 が
停止系となったことを示す通知信号を送出する。

【００１５】ＣＰＵ200 ではこの信号を受信して、同Ｃ
ＰＵ200 内の制御手段110から方向制御手段130 に対し
て制御信号を加えて出力側のルートをオンにして、同Ｃ
ＰＵ200 内の記憶部120 に格納した制御データを上記方
向制御手段130 を介して他方のＣＰＵ100の記憶部120
に送出する。他方のＣＰＵ100 では、方向制御手段130
の入力側のルートをオンにして、同ＣＰＵ100 内の記憶
部120 に、ＣＰＵ200内の記憶部120 から転送されてき
た制御データを格納する。

【００１６】このようにして動作系のＣＰＵの記憶部12
0 に格納する制御データを停止系のＣＰＵの記憶部120
にも常時格納するようにする。この結果、二重化システ
ムにおける系切替えが即時に実施できるため、装置運用
上の系切替え時にもシステム処理動作に影響を与えずに
すませることができる。

【００１７】

【実施例】図２は本発明の実施例の二重化システムの構
成図である。図３は実施例の処理シーケンスを示す図で
ある。

【００１８】図４は実施例におけるＣＰＵの構成を示す
ブロック図である。全図を通じて同一符号は同一対象物
を示す。本発明が従来の技術と異なる点は、図２に示す
ように内部制御レジスタ交差バス及びＡＣＴ／ＳＢＹ通
知信号をＣＰＵ間に設け、各ＣＰＵ内には図４に示すよ
うなＡＣＴ出力／ＳＢＹ入力で実行状態を管理する制御
部及び方向制御ゲートを設けることにより、内部制御レ
ジスタの更新が常時行われるため、ＡＣＴ／ＳＢＹ信号
の送受により動作の切替えを即時に行なえるようにした
ことにある。以下に詳しく説明する。

【００１９】図４に示すＣＰＵを例えば図２に示すＣＰ
Ｕ１’としＡＣＴ系とすると、実行管理制御部11ではＡ
ＣＴ端子からＡＣＴ信号の有効を示す"1" レベル信号を
出力し、相手側のＣＰＵ２’のＳＢＹ端子に加える。Ｃ
ＰＵ２’も図４に示す構成と同じであり、ＣＰＵ２’の
実行管理制御部（図示しない）では、ＳＢＹ端子の入力
が"1" となるためＳＢＹ信号が有効となってＣＰＵ２’
は停止状態となる。同時に、ＣＰＵ２’の実行管理制御
部（図示しない）のＡＣＴ端子から有効ではないことを
示す"0" 信号を出力すると、この"0" 信号はＣＰＵ１’
内の実行管理制御部11のＳＢＹ端子に加えられ、ＣＰＵ
１’が動作状態を維持する。

【００２０】ＣＰＵ１’が上述したようにＡＣＴ系とし
て動作している時は、実行管理制御部11から中央処理演
算部９にＥＮＢ（イネーブル）信号を出力する。中央処
理演算部９は実行プログラム８に基づきバス・インタフ
ェース部10経由でＭＭ３、各Ｉ／Ｏ（Ａ）5-1 〜5-n へ
アクセクを行い、必要に応じてＣＰＵ１’内部の制御レ
ジスタ12に実行情報を格納する。その際、方向制御ゲー
ト13を制御して出力側のルートをオンとすることによ
り、実行情報をＳＢＹ系のＣＰＵ２’にも転送する。

【００２１】ＳＢＹ系のＣＰＵ２’では、前述したよう
にＡＣＴ信号が"0" 、ＳＢＹ信号が"1" であるため、実
行管理制御部（図示しない）ではｎｏｔＥＮＢ信号を中
央処理演算部（図示しない）に出力して中央処理演算部
（図示しない）を停止状態とするとともに、方向制御ゲ
ート（図示しない）を制御して入力側のルートをオンと
することにより、上述したＡＣＴ系からの制御情報を自
系の制御レジスタ（図示しない）に書き込む。

【００２２】今、ＡＣＴ系のＣＰＵ１’に系の切替え要
因が発生したとすると、図４に示す実行管理制御部11で
はこれを認識してＡＣＴ信号を"0" として送出する（図
３参照）。この"0"信号は相手側のＣＰＵ２’の実行
管理制御部（図示しない）ではＳＢＹ端子に入力され、
ＣＰＵ２’の実行管理制御部（図示しない）ではＳＢＹ
入力が"1" から"0" に変換したことを契機に、ＡＣＴ信
号出力を"1" として実行権をゆずりうけるとともに、中
央処理演算部（図示しない）への出力をｎｏｔＥＮＢ信
号からＥＮＢ信号に切り替えることで、旧ＳＢＹ系の中
央処理演算部（図示しない）が停止状態から動作（ＡＣ
Ｔ）状態に移る。この場合、制御情報はすべて旧ＡＣＴ
系のそれと同一であるから、即座に処理を継続すること
が可能である。

【００２３】旧ＡＣＴ系では、逆の動作により、実行途
中から停止状態に移ってＳＢＹ系となり、新ＡＣＴ系か
らの内部制御レジスタ情報の書き込みモードに移行する
（図３、参照）。

【００２４】この結果、二重化システムにおける系切替
えが即時に実施できるため、装置運用上の系切替え時に
もシステム処理動作に影響を与えずにすませることがで
きる。

【００２５】

【発明の効果】以上説明したように本発明によれば、二
重化システムにおける系切替えが即時に実施できるた
め、装置運用上の系切替え時にもシステム処理動作に影
響を与えずにすむという効果がある。

【図面の簡単な説明】

【図１】は本発明の原理図、

【図２】は本発明の実施例の二重化システムの構成図、

【図３】は実施例の処理シーケンスを示す図、

【図４】は実施例におけるＣＰＵの構成を示すブロック
図、

【図５】は従来例の二重化システムの構成図、

【図６】は従来例の処理シーケンスを示す図である。

【符号の説明】

100 、200 はＣＰＵ、 110 は制御手段、 120 は記憶部、 130 は方向制御手段を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山崎直己神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者 ▲高▼山公元神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】それぞれ制御データを格納する記憶部(1
20) を有する２つのＣＰＵ(100、200)の一方が動作系の
時他方は停止系となるＣＰＵを用いた二重化システムに
おいて、通常は、一方のＣＰＵから自系が動作系であることを示
す通知信号を、動作系と停止系の切替え時には停止系と
なったことを示す通知信号を、他方の系のＣＰＵに送出
し、他方の系のＣＰＵでは該通知信号を受信して所定の
制御動作を行う制御手段(110) と、該制御手段(110) からの制御信号により、通常は、動作
系のＣＰＵの該記憶部(120) に格納した制御データを停
止系のＣＰＵの該記憶部(120) にも転送するためのルー
トをオンとし、動作系と停止系の切替え時には、新規に
動作系となったＣＰＵの記憶部(120) に格納した制御デ
ータを新規に停止系となったＣＰＵの該記憶部(120) に
転送するためのルートをオンとする方向制御手段(130)
とを該２つのＣＰＵ(100、200)に設け、動作系のＣＰＵの該記憶部(120) に格納する制御データ
を停止系のＣＰＵの該記憶部(120) にも常時格納する構
成としたことを特徴とするＣＰＵを用いた二重化システ
ム。