JPH07287694A - 多重化処理システムおよびメモリ同期制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 現用系処理装置が共有データ書込み中に障害
となっても、待機系処理装置内で保持される共有データ
が破壊されることなく待機系処理装置を現用系処理装置
に切り替える。 【構成】 現用系処理装置１のＣＰＵ１１は自系の記憶
装置１２と同時に待機系処理装置２のゲート回路２３を
経て待機系処理装置２のバッファ２５に共有データを書
込む。全共有データの書込み終えたらバッファ２５内の
終了フラグを“１”にする。ＣＰＵ２１はバッファ２５
の終了フラグを読み“１”であったら内容を読み出し、
それまでに共有データの誤り検査符号を計算して異常が
ない場合バッファ制御部２６に対し転送指示を出し、終
了フラグを“０”にする。バッファ制御部２６は転送指
示を受け、バッファ２５に蓄えられた共有データを記憶
装置２２に転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多重化処理システムおよ
び、多重化処理システムを構成する処理装置間の共有デ
ータを各処理装置の記憶装置に保持するメモリ同期制御
方法に関する。

【０００２】

【従来の技術】図２は二重化処理システムの従来例のブ
ロック図である。この二重化処理システムは２台の処理
装置３と４からなる。処理装置３は、装置全体を制御す
るＣＰＵ１１と、記憶装置１２と、ＣＰＵ１１および記
憶装置１２とデータバス、アドレスバスおよび制御信号
で接続されたゲート回路１３と、自処理装置が現用系の
ときゲート回路１３を閉じ、自処理装置が待機系のとき
ゲート回路１３を開くゲート制御回路１４を含んでい
る。処理装置４も処理装置３と同様に、ＣＰＵ２１と、
記憶装置２２と、ゲート回路２３と、ゲート制御回路２
４を含んでいる。そして処理装置３のゲート回路１３は
処理装置４のデータバス、アドレスバスおよびメモリ制
御信号と接続され、処理装置４のゲート回路２３は処理
装置３のデータバス、アドレスバスおよびメモリ制御信
号と接続され、現用系処理装置のＣＰＵは待機系処理装
置のゲート回路を経て待機系処理装置の記憶装置をアク
セスするようになっている。

【０００３】このような構成の二重化処理システムで
は、例えばシステム全体の維持管理に必要なデータのよ
うに処理装置３および４で共通のデータ、すなわち共有
データは処理装置３の記憶装置１２及び処理装置４の記
憶装置２２で保持する必要がある。

【０００４】装置３を現用系、装置４を待機系とする
と、現用系処理装置３のＣＰＵ１１は該共有データの初
期設定及び更新をするとき、記憶装置１２にデータ書込
みをすると共に、待機系処理装置４の記憶装置２２にも
データ書込みを行う必要がある。このとき待機系処理装
置４内のゲート回路２３はゲート制御回路２４の制御に
より開いているため、現用系処理装置３のＣＰＵ１１は
現用系処理装置３の記憶装置１２と同時に記憶装置２２
にデータを書込むことができる。

【０００５】現用系処理装置の障害や、定期的な系の切
り替えにより、待機系処理装置を新現用系に切り替える
必要が生じた場合、新現用系処理装置は自装置内記憶装
置の共有データの内容を参照し、システム全体の維持管
理を行うことができる。

【０００６】また、上記システムにおいて、例えば、特
開平２−０１２４４３号「二重化処理装置」にて示され
るように、記憶装置のアドレスを共有データとそれ以外
のデータとで分割し、現用系処理装置のＣＰＵが待機系
処理装置内の記憶装置に書込みをするとき共有データ以
外のアドレスに対するメモリプロテクト手段、待機系処
理装置のＣＰＵが待機系（自系）処理装置内の記憶装置
に書込みをするとき共有データのアドレスに対するメモ
リプロテクト手段を備えたり、また例えば、現用系処理
装置のＣＰＵが待機系処理装置内の記憶装置に書込みを
するときデータにパリティビットを付加し、待機系処理
装置内でパリティチェックを行いエラー検出時の書込み
禁止手段を備えたり、または両方の手段によって待機系
処理装置内の記憶装置のデータ破壊を防止している。

【０００７】

【発明が解決しようとする課題】上述した従来のデータ
破壊防止方法では、共有データが複数ワード、すなわち
ブロックデータで有意となるフォーマットのとき、現用
系処理装置のＣＰＵが共有データ書込み動作中障害とな
ったとき、待機系処理装置内の記憶装置の共有データの
データブロックの一部が更新され、残りのブロックが更
新されないためデータブロック全体が破壊されたのと同
等になるため、待機系から新たに現用系となった装置が
系切り替え前の状態を完全に引き継ぐことができないと
いう問題点があった。

【０００８】本発明の目的は、共有データ書込み動作中
に現用系処理装置が障害となっても系切り替え前の状態
を完全に引き継げる、多重化処理システムおよびメモリ
同期制御方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の多重化処理シス
テムは、ある１台の処理装置が現用系のとき、他の処理
装置が待機系となる複数台の処理装置からなり、各処理
装置は、装置全体の制御を行なうＣＰＵと、記憶装置
と、前記ＣＰＵおよび記憶装置とデータバス、アドレス
バスおよび制御信号で接続され、アドレスおよびデータ
が蓄えられ、書込み終了フラグを持つバッファと、前記
ＣＰＵの指示により前記バッファに蓄えられているデー
タおよび該データと対となるアドレスを前記記憶装置に
転送するバッファ制御部と、入力側が他装置のデータバ
ス、アドレスバスおよびメモリ制御信号と接続され、出
力側が前記バッファと接続されたゲート回路と、自処理
装置が現用系のときは前記ゲート回路を閉じ、自処理装
置が待機系のとき前記ゲート回路を開くゲート制御回路
を含む。

【００１０】本発明のメモリ同期制御方法は、上記の多
重化処理システムにおいて、各処理装置のＣＰＵは、全
処理装置間の共有データ以外のデータを自処理装置内の
記憶装置に書込み、現用系の処理装置のＣＰＵは前記共
有データを自処理装置の記憶装置に書込むとともに、待
機系の処理装置のゲート回路を経て待機系の処理装置の
バッファに書込み、全共有データの書込みが終了すると
前記書込み終了フラグをオンにし、待機系の処理装置の
ＣＰＵまたはバッファ制御部は、前記書込み終了フラグ
がオンになると、前記バッファに正常に共有データが書
込まれたかどうか確認し、正常に書込まれていれば、自
処理装置のバッファ制御部に対して前記バッファに書込
まれた共有データを自処理装置の記憶装置に転送するこ
とを指示する。

【００１１】

【作用】現用系処理装置から待機系処理装置の記憶装置
に書込まれる共有データは待機系処理装置のバッファに
一旦蓄積される。そして共有データがバッファに正常に
書込まれたときのみバッファ内の共有データが待機系処
理装置の記憶装置に転送され、書込まれる。

【００１２】したがって、共有データ書込み動作中に現
用系処理装置が障害となっても系切り替え前の状態を完
全に引き継ぐことができる。

【００１３】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１４】図１は本発明の一実施例の二重化処理シス
テムのブロック図である。

【００１５】本実施例の二重化システムは２台の処理装
置１と２とからなり、処理装置１は図２の処理装置３に
バッファ１５とバッファ制御回路１６を設けたものであ
り、処理装置２は図２の処理装置４にバッファ２５とバ
ッファ制御回路２６を設けたものである。

【００１６】バッファ１５はＣＰＵ１１および記憶装置
１２とデータバス、アドレスバス、制御信号により接続
されるとともに、ゲート回路１３に接続され、ゲート回
路１３を経て処理装置２から送られてきたアドレスおよ
びデータを複数組蓄え、また書込み終了フラグを有す
る。ＣＰＵ１１はバッファ１５に蓄えられたデータを読
み出す手段を有する。バッファ制御部１６は、バッファ
１５にデータが存在するかどうかをＣＰＵ１１に通知す
る手段と、ＣＰＵ１１の指示によりバッファ１５に蓄え
られているデータを同じくバッファ１５に蓄えられてい
るデータと対となるアドレスに従って、記憶装置１２に
転送する手段を有する。

【００１７】バッファ２５、バッファ制御部２６もそれ
ぞれバッファ１５、バッファ制御部１６と同様である。

【００１８】次に、本システムの動作について説明す
る。

【００１９】今、処理装置１を現用系、処理装置２を待
機系とする。各処理装置１，２のＣＰＵ１１，２１はプ
ログラムコード及びデータを自処理装置の記憶装置部１
２，２２から読みだしプログラムを実行する。

【００２０】各ＣＰＵ１１，２１が共有データ以外のデ
ータを書込むとき自処理装置の記憶装置１２，２２に書
込む。

【００２１】現用系処理装置１のＣＰＵ１１が共有デー
タを書込むとき自処理装置の記憶装置１２と同時に待機
系処理装置２のゲート回路２３を経て（このときゲート
回路２３はゲート制御回路２４により開いている）待機
系処理装置２のバッファ２５に共有データを書込む。共
有データはブロック形式であるのでＣＰＵ１１は共有デ
ータの終わりに誤り検査符号、例えばＣＲＣ符号を付加
し、全共有データ書込みを終えたらバッファ２５内の終
了フラグを“１”にする。

【００２２】待機系処理装置２のバッファ制御部２６は
現用系処理装置１から共有データの書込みが始まったこ
とを検出すると、その旨をＣＰＵ２１に通知する。ＣＰ
Ｕ２１はバッファ２５の終了フラグを読み“１”であっ
たら内容を読み出し、それまでに共有データの誤り検査
符号を計算して異常がない場合バッファ制御部２６に対
し転送指示を出し、終了フラグを“０”にする。バッフ
ァ制御部２６は転送指示を受け、バッファ２５に蓄えら
れた共有データを記憶装置２２に転送する。ここで、バ
ッファ制御部２６が終了フラグが“１”となったのを検
出し、共有データの誤り検査符号の計算を行い、バッフ
ァ２５に蓄えられた共有データを記憶装置２２に転送
し、終了フラグを“０”にしてもかまわない。

【００２３】以上の動作により、現用系処理装置１の記
憶装置１２の共有データと待機系処理装置２の記憶装置
２２の共有データが同一に更新される。

【００２４】なお、本発明は３台以上の装置からなるシ
ステムにも適用できる。

【００２５】

【発明の効果】以上説明したように、本発明は、現用系
処理装置から待機系処理装置の記憶装置に書込まれる共
有データをバッファに一旦蓄積し、バッファに正常に書
込まれたときのみバッファから記憶装置に転送し、書込
むことにより、現用系処理装置が共有データブロック書
込み中に障害となって、待機系処理装置内で保持される
共有データブロックが破壊されることなく待機系処理装
置を現用系に切り替えシステムの処理を再開しても系切
り替え前の状態を完全に引き継げ、システム処理継続の
安全な実行を図れるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例で、二重化処理システムのブ
ロック図である。

【図２】二重化処理システムの従来例のブロック図であ
る。

【符号の説明】

１，２ 処理装置 １１，２１ ＣＰＵ １２，２２ 記憶装置 １３，２３ ゲート回路 １４，２４ ゲート制御回路 １５，２５ バッファ １６，２６ バッファ制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ある１台の処理装置が現用系のとき、他
   の処理装置が待機系となる複数台の処理装置からなり、 各処理装置は、装置全体の制御を行なうＣＰＵと、記憶
   装置と、前記ＣＰＵおよび記憶装置とデータバス、アド
   レスバスおよび制御信号で接続され、アドレスおよびデ
   ータが蓄えられ、書込み終了フラグを持つバッファと、
   前記ＣＰＵの指示により前記バッファに蓄えられている
   データおよび該データと対となるアドレスを前記記憶装
   置に転送するバッファ制御部と、入力側が他処理装置の
   データバス、アドレスバスおよび制御信号と接続され、
   出力側が前記バッファと接続されたゲート回路と、自処
   理装置が現用系のときは前記ゲート回路を閉じ、自処理
   装置が待機系のとき、前記ゲート回路を開くゲート制御
   回路を含む多重化システム。
2. 【請求項２】 各処理装置のＣＰＵは、全処理装置間の
   共有データ以外のデータを自処理装置内の記憶装置に書
   込み、 現用系の処理装置のＣＰＵは前記共有データを自処理装
   置の記憶装置に書込むとともに、待機系の処理装置のゲ
   ート回路を経て待機系の処理装置のバッファに書込み、
   全共有データの書込みが終了すると前記書込み終了フラ
   グをオンにし、 待機系の処理装置のＣＰＵまたはバッファ制御部は、前
   記書込み終了フラグがオンになると、前記バッファに正
   常に共有データが書込まれたかどうか確認し、正常に書
   込まれていれば、自処理装置のバッファ制御部に対して
   前記バッファに書込まれた共有データを自処理装置の記
   憶装置に転送することを指示する、請求項１記載の多重
   化処理システムにおけるメモリ同期制御方法。