JPH08272696A - 情報処理装置及びメモリ内容回復方法 - Google Patents

Abstract

(57)【要約】 【目的】障害発生時の２重化されたメモリの回復に要す
る時間を短縮して信頼性を向上すると共に、システムの
処理性能の低下防止を可能にする。 【構成】２重化されたメモリユニット３ａ〜３ｄを有
し、障害発生によりデータが破壊された場合に、正常状
態にあるメモリユニットからデータを複写して回復させ
るもので、障害発生によりデータを複写する際に用いら
れるデータ複写用通信路４ａ，４ｂと、データ複写用通
信路を介してデータの送受信を行なう複写処理用補助回
路と、障害発生によりデータが破壊された際に、データ
複写用通信路４ａ，４ｂを使用した複写処理用補助回路
によるデータの複写を実行させる制御回路とを具備して
構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高信頼性を要求される
情報処理装置におけるメモリユニットのデータの回復制
御方式に関するものである。

【０００２】

【従来の技術】従来、高い信頼性を要求される情報処理
装置では、メモリユニットの故障によるデータの喪失を
防ぐために、２つのメモリユニットを用意して、１つの
データに対して一方を主ユニット、他方を副ユニットと
して、同じデータを保持させる方法がとられている。

【０００３】この方法において、メモリユニットが保持
するデータの更新は、主メモリユニットの更新を済ませ
てから、副メモリユニットの更新を行なうというように
逐次、実行される。これによって、更新処理中に障害が
発生してデータの更新が不完全なものになった場合に、
主メモリユニットと副メモリユニットの、少なくとも何
れか一方に正常なデータが存在することが保証されるの
で、正常なメモリユニットからデータをコピーすること
で障害の回復が可能となる。

【０００４】例えば、主メモリユニットのデータの更新
中に障害が発生した場合は、副メモリユニットのデータ
を全て主メモリユニットに複写することで、データの状
態を更新前の状態に戻すことができる。また、副メモリ
ユニットのデータの更新中に障害が発生した場合は、主
メモリユニットに更新済みのデータがあるので、主メモ
リ中のデータを副メモリユニットに複写することで更新
処理を完了させることができる。

【０００５】

【発明が解決しようとする課題】このようなメモリが２
重化された従来の情報処理装置では、障害の発生によっ
て２重化されたメモリのうちの一方のデータが破壊され
た場合、正常なデータを持つメモリユニットからデータ
の破壊された側のメモリユニットへデータを複写するこ
とにより、データの２重化状態を回復させることができ
る。

【０００６】従来、データの複写処理では、プロセッサ
が正常側のメモリユニットからデータを読み出して、シ
ステムバスを介してデータを転送し、データが破壊され
た側のメモリユニットに書き込む処理を行なっていた。
本来実行すべき通常処理が停止される時間をできるだけ
短くするためには、データの複写処理を通常処理と並行
して行なわねばならない。このとき、再度の障害発生に
よるシステムダウンを回避するために、できるだけ短時
間で複写処理を終わらせる必要がある。

【０００７】また、データの複写処理は、通常処理に使
用されるプロセッサユニットとシステムバスを利用して
行なわれるために、大量のデータの複写が必要な場合、
通常処理の性能を低下させることになる。従って、一定
レベルの処理性能を確保するためには、データの複写処
理を遅らせて信頼性を犠牲にしなければならない。シス
テムの大規模化に伴ってメモリ容量が大きくなるため、
データの複写処理に要する時間が長くなり信頼性が低下
してしまう。

【０００８】本発明は前記のような事情を考慮してなさ
れたもので、障害発生時の２重化されたメモリの回復に
要する時間を短縮して信頼性を向上するとともに、シス
テムの処理性能の低下防止が可能な情報処理装置を提供
することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、２つのメモリ
ユニットから構成された２重化メモリを持つ情報処理装
置において、前記メモリユニット間を直接接続するデー
タ複写用通信路と、一方のメモリユニットが記憶してい
るデータが破壊された場合に、他方のメモリユニットが
記憶しているデータを前記データ複写用通信路を介し
て、前記一方のメモリユニットに複写する複写手段とを
具備したことを特徴とする。

【００１０】また本発明は、２つのメモリユニットから
構成された２重化メモリを複数持つ情報処理装置におい
て、前記メモリユニット間を環状に接続したデータ複写
用通信路と、１つの２重化メモリにおいて、一方のメモ
リユニットが記憶しているデータが破壊された場合に、
他方のメモリユニットが記憶しているデータを前記デー
タ複写用通信路を介して、前記一方のメモリユニットに
複写する複写手段とを具備したことを特徴とする。

【００１１】

【作用】データ処理ユニットと複数のメモリユニットを
システムバスによって相互に接続し、メモリユニットを
２つずつに組として２重化し、それぞれ同一の範囲のデ
ータの格納場所となるように設定し、一方を主メモリユ
ニット、他方を副メモリユニットとしている。主メモリ
ユニットと副メモリユニットの間はデータ複写用通信路
で接続し、メモリユニットには、データ複写用通信路を
介してメモリユニット間でデータを複写する処理を制御
するための複写処理用補助回路が設けられる。

【００１２】データ処理ユニットがメモリユニットに対
して、データの書き込みを行なっているときに障害が発
生し、データの書き込みを完了させることができなくな
ると、書き込みを行なっていた側のメモリユニットのデ
ータが不正なものとなるため、２重化の組を構成するも
う一方のメモリユニットからデータを複写しなければな
らない。この際、データ処理ユニットは、全てのメモリ
ユニットの組に対して、正常側のメモリユニットから不
正なメモリユニットへのデータ複写を命令したうえで、
本来実行すべき通常処理を再開する。メモリユニット
は、データ処理ユニットによる通常処理に伴うデータの
アクセス要求に応えると共に、通常処理と並行して２重
化の組となるメモリユニットとの間で、複写処理用補助
回路によってデータ複写用通信路を介して通信し、デー
タ複写処理を実行する。データ処理ユニットによる処理
とデータ複写処理は、メモリユニットの制御回路によっ
て干渉されないように制御される。

【００１３】また、２重化されたメモリユニットは複数
のメモリユニットの組によって構成されているため、デ
ータの複写処理は、メモリユニットの全ての２重化の組
が並行して行なうことができる。このため、データ処理
ユニットによってシステムバスを介して行なう複写処理
よりも高速に実行できる。また、データ処理ユニットが
複写処理を行なわないため、通常処理を実行する性能の
低下を招かない。

【００１４】また、メモリユニット間を接続するデータ
複写用通信路に障害が発生して、データの複写ができな
くなる可能性があるが、メモリユニット間を接続するデ
ータ複写用通信路を２重化、例えばメモリユニットを環
状に接続することにより、２つの系の何れか正常な方の
データ複写用通信路を用いることで複写処理を行なうこ
とができる。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は第１実施例に係わる情報処理装置の構成の
一例を示すブロック図である。図１に示すように、情報
処理装置は、複数のデータ処理ユニット１（本実施例で
は２つのデータ処理ユニット１ａ，１ｂ）が、システム
バス２を介して、複数のメモリユニット３（本実施例で
は４つのメモリユニット３ａ，３ｂ，３ｃ，３ｄ）が相
互に接続されて構成されている。

【００１６】データ処理ユニット１は、メモリユニット
３からのデータの読み出し、データの処理、メモリユニ
ット３へのデータ書き込み、メモリユニット３の動作制
御などを行なう。

【００１７】メモリユニット３（３ａ，３ｂ，３ｃ，３
ｄ）は、データを格納するものであり、メモリユニット
３ａ，３ｂとメモリユニット３ｃ，３ｄとがそれぞれ組
として対応づけられている。すなわち、各組の一方が主
メモリユニット、他方が副メモリユニットに設定されて
２重化されている。

【００１８】２重化の各組のメモリユニット間は、デー
タ複写用通信路４（メモリユニット３ａ，３ｂ間はデー
タ複写用通信路４ａ、メモリユニット３ｃ，３ｄ間はデ
ータ複写用通信路４ｂ）によって接続されている。

【００１９】図２はメモリユニット３（３ａ，３ｂ，３
ｃ，３ｄ）の構成を示すブロック図である。図２に示す
ように、メモリユニット３は、メモリ５、制御回路６、
及び複写処理用補助回路７が設けられている。

【００２０】メモリ５は、制御回路６の制御のもとにシ
ステムバス２を介して得られるデータを格納する。制御
回路６は、システムバス２とメモリユニット３との間で
データの送受を行なうと共に、メモリ５へのアクセス制
御、及び複写処理用補助回路７へのデータ複写処理の制
御を行なう。

【００２１】複写処理用補助回路７は、データ処理ユニ
ット１が制御回路６に対して、データ複写処理の開始を
命令した場合に、組となった他方のメモリユニットとの
間でデータの送出、あるいは受信を行なうものである。
すなわち、複写処理用補助回路７は、自メモリユニット
が複写元であれば、制御回路６によってメモリ３から順
次読み出された内容をデータ複写用通信路４に送出し、
複写先のメモリユニットであればデータ複写用通信路４
を経由して送られてきたデータ受信し、制御回路６を介
してメモリ３に書き込む。

【００２２】次に、第１実施例の動作について説明す
る。２重化されたメモリユニットの各組では、一方が主
メモリユニット、他方が副メモリユニットとして使用さ
れる。データ処理ユニット１からの書き込みは、２重化
の組の副メモリユニットに対して書き込みを行なってか
ら主メモリユニットへの書き込みを行なう。

【００２３】書き込みの途中でプロセッサに障害が発生
した場合、書き込み処理を完了させることができなくな
るため、障害の発生した時点で書き込みを行なっていた
側（主または副）の全てのメモリユニットに格納された
データは一貫性が保証されなくなる。従って、２重化の
組とされている書き込みが完了している一方のメモリユ
ニットから、他方のメモリユニットにデータを複写して
一貫性を確保しなくてはならない。

【００２４】ここで、第１実施例におけるデータ複写処
理について説明する。障害の発生を検出し、メモリユニ
ット３への書き込みが完了できないことを検出したデー
タ処理ユニット１は、全てのメモリユニットの２重化の
組に対して、書き込みが行なわれていなかった側のメモ
リユニットから、書き込みを行なっていた側のメモリユ
ニットにデータを複写するように命令した後、通常の処
理を再開する。

【００２５】複写元のメモリユニットでは、複写処理用
補助回路７が制御回路６を介してメモリ５の内容を読み
出して、データ複写用通信路４を介して複写先のメモリ
ユニットに送信する。複写先のメモリユニットでは、複
写処理用補助回路７がデータを受信して、制御回路６を
介してメモリ５に書き込む。

【００２６】データ複写処理は、大量のデータ転送がデ
ータ処理ユニット１による通常処理と並行して行なわれ
るが、システムバス２を使用しないために、通常の処理
に対して大きな負荷となることはない。データ複写処理
を実行している間にメモリ５に格納されたデータの読み
書きが必要な場合、制御回路６は、データ複写処理とメ
モリ５に対するアクセスを調停する。例えば、制御回路
６は、データ処理ユニット１からのアクセス要求を優先
して実行し、メモリアクセスが終了した後、直ちにデー
タ複写処理を再実行する。これにより、データ複写処理
と本来実行すべき通常処理に伴うメモリユニット３に対
する処理とが干渉することなく実行される。

【００２７】また、全てのメモリユニットの２重化の組
が並行して複写処理を行なうため、データ処理ユニット
１がシステムバス２を介して行なうデータ複写処理と比
較して、書き込み中に障害が発生した場合に２重化状態
を回復させる時間が短縮される。

【００２８】ところで、データ複写用通信路４に障害が
発生する可能性があるが、通信路４に障害が発生した場
合、データ処理ユニット１は、メモリユニット３にデー
タ複写処理を命令する段階で、各２重化の組がデータ複
写用通信路４を介して正常に通信できるか否かを確認す
る。

【００２９】通信できない組が発見された場合、データ
処理ユニット１によって、その組のデータ複写処理を通
常処理と並行して行なう。この場合には、データ複写処
理によって通常処理の性能が低下する可能性があるが、
２重化の回復を可能とすることで、情報処理装置全体の
信頼性を向上させることができる。

【００３０】次に、本発明の第２実施例について説明す
る。図３は、第２実施例における情報処理装置の構成を
示すブロック図である。なお、図１に示す第１実施例に
おける情報処理装置と同一の構成部分については同一符
号を付して詳細な説明を省略する。

【００３１】図３に示すように、情報処理装置は、複数
のデータ処理ユニット１（本実施例では２つのデータ処
理ユニット１ａ，１ｂ）が、システムバス２を介して、
複数のメモリユニット１３（本実施例では４つのメモリ
ユニット１３ａ，１３ｂ，１３ｃ，１３ｄ）が相互に接
続されて構成されている。

【００３２】メモリユニット１３（１３ａ，１３ｂ，１
３ｃ，１３ｄ）は、データを格納するものであり、隣り
合う２つ毎のメモリユニットの組、すなわちメモリユニ
ット１３ａ，１３ｂとメモリユニット１３ｃ，１３ｄと
がそれぞれ組として対応づけられ、２重化されている。

【００３３】メモリユニット１３ａ，１３ｂ，１３ｃ，
１３ｄは、データ複写用通信路１４によって環状に接続
されている。すなわち、メモリユニット１３ａ，１３ｂ
間はデータ複写用通信路１４ａ、メモリユニット１３
ｂ，１３ｃ間はデータ複写用通信路１４ｂ，メモリユニ
ット１３ｃ，１３ｄ間はデータ複写用通信路１４ｃ、メ
モリユニット１３ｄ，１３ａ間はデータ複写用通信路１
４ｄによって接続されている。

【００３４】図４はメモリユニット１３（１３ａ，１３
ｂ，１３ｃ，１３ｄ）の構成を示すブロック図である。
図４に示すように、メモリユニット３は、メモリ５、制
御回路６、及び複写処理用補助回路１７が設けられてい
る。

【００３５】複写処理用補助回路１７は、制御回路６に
対してデータ処理ユニット１からデータ複写処理の開始
を命令された場合に、組となった他方のメモリユニット
との間でデータの送出、あるいは受信を行なうものであ
る。すなわち、複写処理用補助回路１７は、自メモリユ
ニットが複写元であれば、制御回路６によってメモリ３
から順次読み出された内容をデータ複写用通信路４に送
出し、複写先のメモリユニットであればデータ複写用通
信路４を経由して送られてきたデータ受信し、制御回路
６を介してメモリ３に書き込む。また、複写処理用補助
回路１７は、データ複写用通信路１４の障害により、組
となるメモリユニットと直接通信できない場合に、正常
な他方のデータ複写用通信路１４を介して組となるメモ
リユニットを示す識別情報（メモリＩＤ）を付加してデ
ータの中継を要求する。また、他のメモリユニットから
データの中継が要求された場合に、メモリＩＤに基づい
てデータの中継あるいは自メモリ５のデータの書き込み
を行なう。

【００３６】次に、第２実施例の動作について説明す
る。第２実施例では、環状に接続されたメモリユニット
１３のうち、隣り合う２つずつのメモリユニットが２重
化の組とされている。障害の発生によって書き込みが失
敗した場合の処理は、前述した第１実施例の場合と同じ
であるので説明を省略する。第２実施例では、データ複
写用通信路１４に障害がある場合の処理が異なる。

【００３７】データ複写用通信路１４の障害により、組
となるメモリユニットと直接通信できない場合、メモリ
ユニットは、隣接する別のメモリユニットに対して、複
写処理の相手となるメモリユニットへのデータの中継を
要求する。

【００３８】例えば、メモリユニット１３ａからメモリ
ユニット１３ｂへのデータ複写処理を実行しようとする
際、データ複写用通信路１４ａに障害があったものとす
る。この場合、メモリユニット１３ａの複写処理用補助
回路１７は、正常なデータ複写用通信路１４ｄからメモ
リユニット１３ｄに対してデータの中継を要求する。こ
の際、複写処理用補助回路１７は、データの中継の要求
と共に、データの複写先がメモリユニット１３ｂである
ことが、他のメモリユニット１３ｂ，１３ｃ，１３ｄに
おいて識別できるようにメモリＩＤを同時に送出する。

【００３９】中継を要求されたメモリユニット１３ｄ
（複写処理用補助回路１７）は、メモリＩＤに基づい
て、データの複写先が自メモリユニットに対するもので
ないことを判別し、自分の組（メモリユニット１３ｃと
の間）のデータの複写が終わった後で、中継を要求して
きたメモリユニット１３ａとは反対側のメモリユニット
１３ｃに対して、さらに中継を要求する。メモリユニッ
ト１３ｃの複写処理用補助回路１７は、同様にデータの
中継の要求をメモリユニット１３ｂに転送する。

【００４０】メモリユニット１３ｂの複写処理用補助回
路１７は、メモリＩＤに基づいて、データの複写先が自
メモリユニットに対するものであることを判別し、制御
回路６を介してデータ複写処理が可能な状態となる。

【００４１】こうして、最初に障害のためにデータ複写
処理ができなかったメモリユニット１３ａは、相手のメ
モリユニット１３ｂに対する通信路を確保でき、データ
の複写処理を実行することができる。これによって、デ
ータ処理ユニット１がシステムバス２を用いて複写処理
を行なわなければならない事態が発生する可能性が低く
なり、本来実行すべき通常処理の妨げとならない。

【００４２】なお、第２実施例では、メモリユニット１
３を環状に接続するために、情報処理装置本体にメモリ
ユニット１３を実装する場合、複数のメモリユニット１
３を連続して配置し、隣り合うメモリユニット間をデー
タ複写用通信路１４で接続しなくてはならない。すなわ
ち、メモリユニット１３を実装する構成によっては、情
報処理装置本体にメモリユニット１３を実装する位置
を、データ複写用通信路１４が確保された所定の位置に
固定しなければならない場合がある。また、メモリユニ
ット１３とデータ処理ユニット１との実装位置を分離し
て配置することが必要になる場合もある。以下に、前述
のようなデータ処理ユニット１及びメモリユニット１３
の情報処理装置本体に対する実装の制約を取り除く構成
について説明する。

【００４３】図５には、第２実施例においてデータ処理
ユニット１及びメモリユニット１３を情報処理装置本体
に実装する構成の具体例を示している。データ処理ユニ
ット１とメモリユニット１３は、情報処理装置本体に設
けられた複数のスロット２８（２８ａ〜２８ｅ）の何れ
かに装着される。各スロット２８は、システムバス２に
よって接続されると共に、データ複写用通信路１４によ
って環状に接続されている。ユニットをスロット２８に
装着することによって、ユニットとシステムバス２及び
データ複写用通信路１４と接続することができる。

【００４４】メモリユニット３は、図４に示すような構
成であるものとし、データ処理ユニット１は、図６に示
すような構成であるものとする。図６に示すデータ処理
ユニット１は、データ処理ユニット本体回路１ａとダミ
ー回路３０が設けられている。データ処理ユニット本体
回路１ａは、データ処理ユニット１が本来持つ機能を実
現する回路でありシステムバス２と接続される。ダミー
回路３０は、データ処理ユニット１がスロット２８に装
着された際に、隣り合う両側のスロット２８との間を接
続する２本のデータ複写用通信路１４を接続するための
回路である。

【００４５】従って、図６に示すデータ処理ユニット１
とメモリユニット３とを混在させて、複数のスロット２
８の任意の位置に装着しても、全てのスロット２８にユ
ニットが装着されていれば、複数のメモリユニット１３
を環状に接続することができる。

【００４６】ただし、複数のスロット２８中で１つで
も、データ処理ユニット１とメモリユニット３の何れも
装着されない場合には、メモリユニット１３を環状に接
続することができない。メモリユニット１３とデータ処
理ユニット１の何れも装着されないスロットには、図７
に示すようなダミーユニット４０をスロット２８に装着
する。

【００４７】ダミーユニット４０は、図７に示すよう
に、ダミー回路３０のみが設けられている。ダミー回路
３０は、図６中に示すダミー回路３０と同一の機能を有
するもので、ダミーユニット４０がスロット２８に装着
されることにより、２本のデータ複写用通信路１４を接
続する。

【００４８】これによって、メモリユニット１３とデー
タ処理ユニット１とが、スロット２８にどのように装着
されていても、またスロット２８の数よりもメモリユニ
ット１３とデータ処理ユニット１とを合わせた数が少な
い場合であっても、メモリユニット１３をデータ複写用
通信路１４で環状に接続することが可能となる。

【００４９】このようにして、障害によりメモリユニッ
ト中のデータが破壊された際に、正常側のメモリユニッ
トからデータを複写する際に、システムバスではなくデ
ータ複写用通信路を用いてデータ転送を行なうと共に、
メモリユニット中の制御回路によって、データ複写処理
と通常処理とを干渉することなく並行して実行する。こ
のため、通常処理の性能を低下させることなく高速にデ
ータ複写処理を行なうことが可能となる。また、２重化
されたメモリユニットの各組毎に、データ複写用通信路
を用いてデータ複写処理を実行するので、メモリの２重
化の回復に要する時間が短縮されるので、信頼性を向上
することができ、さらにシステムの処理性能の低下を防
止することが可能となる。

【００５０】

【発明の効果】以上詳述したように本発明によれば、障
害発生時の２重化されたメモリの回復に要する時間を短
縮して、信頼性を向上するとともに、システムの処理性
能の低下を防止することが可能となるものである。

【図面の簡単な説明】

【図１】本発明の第１実施例に係わる情報処理装置の構
成を示すブロック図。

【図２】第１実施例におけるメモリユニット３の構成を
示すブロック図。

【図３】本発明の第２実施例に係わる情報処理装置の構
成を示すブロック図。

【図４】第２実施例におけるメモリユニット３の構成を
示すブロック図。

【図５】第２実施例におけるユニットを情報処理装置本
体に実装する構成の一例を示す図。

【図６】第２実施例に好適なデータ処理ユニットの構成
の一例を示すブロック図。

【図７】第２実施例に好適なダミーユニットの構成の一
例を示すブロック図。

【符号の説明】

１…データ処理ユニット、２…システムバス、３，１３
…メモリユニット、４，１４…データ複写用通信路、５
…メモリ、６…制御回路、７，１７…複写処理用補助回
路、３０…ダミー回路、４０…ダミーユニット。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２つのメモリユニットから構成された２
   重化メモリを持つ情報処理装置において、 前記メモリユニット間を直接接続するデータ複写用通信
   路と、 一方のメモリユニットが記憶しているデータが破壊され
   た場合に、他方のメモリユニットが記憶しているデータ
   を前記データ複写用通信路を介して、前記一方のメモリ
   ユニットに複写する複写手段とを具備したことを特徴と
   する情報処理装置。
2. 【請求項２】 ２つのメモリユニットから構成された２
   重化メモリを複数持つ情報処理装置において、 前記メモリユニット間を環状に接続したデータ複写用通
   信路と、 １つの２重化メモリにおいて、一方のメモリユニットが
   記憶しているデータが破壊された場合に、他方のメモリ
   ユニットが記憶しているデータを前記データ複写用通信
   路を介して、前記一方のメモリユニットに複写する複写
   手段とを具備したことを特徴とする情報処理装置。
3. 【請求項３】 ２つのメモリユニットから構成された２
   重化メモリを持つ情報処理装置において、 前記２つのメモリユニットの内、一方のメモリユニット
   が記憶しているデータが破壊された場合に、他方のメモ
   リユニットが記憶しているデータを前記一方のメモリユ
   ニットと前記他方のメモリユニットとの間を直接接続し
   たデータ複写用通信路を介して、前記一方のメモリユニ
   ットに複写することを特徴とするメモリ内容回復方法。