JPS62169244A - 二重化メモリの両系同時書込方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、二重メモリの両系同時書込方式に係シ、たと
えば電子交換機の二重化された処理装置において１両系
のメモリ装置間でデータを転装するのに好適な同時書込
方式に関するものでろる０〔発明の背景〕 従来は二重化された処理装置間では障害時の系切替に際
し処理の中断を極力避けるため、現用系から予備系へ処
理結果の情報を逐次転送することが行なわれておシ１例
えば特開昭５６−６４５８８号公報にその構成が詳しく
述べられている０この現用系−予備系間の情報転送の手
段についても。

種々の方法かめ）、例えば前記公報には両系のＣＰＵと
メモリ装置間に交絡を設は処理装置の命令要求によシ交
絡径路の開閉を制御し、両系のメモリに同時に書込が行
なえる状態にした後、所望転送すべきの自系メモリ内容
を読出し、これを所望の自系および他系の同一アドレス
に書込むことによシ必要な情報を系間で転送する方法が
示されている。この様な方法では例えば交絡のための金
物量が大きくなる他、系間の情報転量が多くなると読出
し一再書込みのための処理装置の処理能力の低下を招き
、また、交絡径路の開閉を制御するためにプログラムが
複雑になるという欠点があった。

〔発明の目的〕

本発明は上述した従来の欠点を除去することを目的とし
、独立に動作している二重化処理装置の両方のメモリ装
置に片系ＣＰＵからのアクセスを同時に行うことを可能
ならしめ、二重化処理装置が共通のソフトウェア資源を
管理利用する簡易な手段を提供することにある。

〔発明の概要〕

本発明は上記目的達成のために、メモリ内に特定アドレ
ス領域を設け、この領域では両系のメモリに同時書込を
可能とするととくよシ、プログラムによシ交絡径路の開
閉を制御する繁雑さを避け。

更に両系に必要な情報即ち転送すべき情報は書直すこと
なく一回の書込命令で自系と他系のメモリに同時に書込
み得るようにした二重化メモリの両系同時書込方式を提
示する。

〔発明の実施例〕 以下、本発明の一実施例を説明する。第１図は二重化さ
れた処理装置の全体を示す図である。現用および予備の
処理装置（７ａ、７ｂ）は各々処理装置（以下ＣＰＵと
称す）Ｉａ、１ｂ、メモリ装置２ａ、２ｂ入出力制御装
置３ａ−５ｂ、ノ（ス接続装置４ａ、４ｂがＣＰＵバス
５ａ、５ｂで図に示すごとく接続される。また、バス接
続装置４ａ、４ｂ同志は、交絡バス６で接続されている
。

ＣＰＵ１ａ、１ｂは各々自系のメモリ装置２ａ、２ｂを
使ってプログラムを実行する。メモリ装置２ａ、２ｂの
アドレス領域は第２図に示すように両系同時書込領域２
２ａ、２２ｂと一般領域２３ａ、２５ｂとに分かれてお
如、グログラムは一般領域に記憶される。

また、現用系ＣＰＵの障害等で系の切替が起った際に予
備系ＣＰＵの再開に必要な引き継ぎ情報即ち、現用−予
備共通のソフトウェア資源は両系同時書込領域に記憶さ
れる。電子交換機の場合は呼処理情報等が引き継ぎ情報
である０ 今現用ｃｐｕがこの両系同時書込領域にアクセスし、デ
ータを書込むバスサイクルを起すと、第２図に図示しで
ある現用系バス接続装置４ａの内部にあるアドレスデコ
ーダ１１ａが該領域へのアクセスであることを検出し、
予備系バス接続装置４ｂ内部の予備系バス要求回路を起
動し、予備系ＣＰＵノタス５ｂにバス開放要求即ち、ダ
イレクトメモリアクセス要求を行う。予備系ＣＰＵバス
５ｂは他の装置のバス使用を禁止した後、バス使用許可
信号を予備系バス使用許可受付回路１５ｂに返す。該回
路の出力が現用系バス使用許可受付回路１３ａを経由し
て、現用系バス制御信号方向切替デー）１５ｇ現用系ア
ドレスバス方向切替ゲート１４ａの方向を現用系から予
備系方向に向け、更に、現用系バスサイクル終了信号方
向切替ゲートを予備系から現用系の方向となるよう制御
する。

さらに、現用系データバス方向切替デー）１７ｇは現用
ＣＰＵバス５ａ上の読出書込み指定信号の条件により制
御され書込みの時に現用系から予備系への方向へ開けら
れる。

同様にして該予備系バス使用許可受付回路１３ｂの出力
により予備系の各方向切替デー）ｉ４ｂ。

１５ｂ、１７ｂ、１８ｂは対応する現用系の各方向切替
ゲート１４ａ、１５ａ、１７ｂ、１８ｂと同一方向に開
けられる。この様にして、現用系ＣＰＵバス５ａと予備
系ＣＰＵバス５ｂは論理的に一本のバスとなり、現用Ｃ
ＰＵは予備系メモリ装［２ｂへも同時にアクセスするこ
とになる。現用ＣＰＵは、現用系メモリ装置２ａと予備
系メモリ装置２ｂの両者からのバスサイクル終了信号を
受けて、該メモリアクセスを終了させる。こうして。

両系同時書込領域への処理装置からの書込アクセスによ
シ両系メモリ装置に同一情報が書込まれる０〔発明の効
果〕 本発明によればＣＰＣとメモリ装置と入出力制御装置と
をＣＰＵバスで接続した処理装置が二重化されたシステ
ムにおいて、両系のＣＰＵバスに接続されたバス接続装
置を設け、前記ＣＰＵより特定アドレス領域のメモリア
クセスがあった時には、該バス接続装置が他系ＣＰＵバ
スにダイレクト・メモリ・アクセス要求を出し、該他系
ＣＰＵバスの使用権を得た後、自系ＣＰＵバスと他系Ｃ
Ｐｕバスを接続し、同一バスサイクルにて両系のメモリ
装置に同時にデー〉を畳込むようにしたので、独立に動
作している二重化処理装置間で同時に両方のメモリに同
一情報を書込むことができ。

ソフトウェアによる情報転送のため処理が一切不要とな
り、又転送のために要していた処理能力を不要とするこ
とによ）、処理装置の実質的な処理能力を向上させるこ
とができる。

【図面の簡単な説明】

図はいずれも本発明の一実施例を示すもので。 第１図は装置全体のブロック図、第２図はパス接続装置
の内部構成を示すブロック図、第５図はメモリ装置のア
ドレス割付を例示するための図である０ １　ａ、１　ｂ−ＣＰＵ、２ａ、２　ｂ−・・メモリ装
置。 ３ａ、３ｂ・・・入出力制御装置、４ａ、４ｂ・・・パ
ス接続装置−５ａ、５ｂ・・・ＣＰＵパス。 、＜　：１： （・・・″ ・、・１に、１

Claims (1)

【特許請求の範囲】
1. ＣＰＵとメモリ装置と入出力制御装置とをＣＰＵバスで
   接続した処理装置が二重化されたシステムにおいて、両
   系のＣＰＵバスに接続されたバス接続装置を設け、前記
   ＣＰＵより特定アドレス領域のメモリアクセスがあった
   時は、該バス接続装置が他系ＣＰＵバスにダイレクト、
   メモリ、アクセス要求を出し、該他系ＣＰＵバスの使用
   権を得た後、自系ＣＰＵバスと他系ＣＰＵバスを接続し
   、同一バスサイクルにて両系のメモリ装置に同時にデー
   タを書込むことを特徴とする二重化メモリの両系同時書
   込方式。