JP2000293390A - 多重化情報処理システム - Google Patents

多重化情報処理システム

Info

Publication number
JP2000293390A
JP2000293390A JP11094743A JP9474399A JP2000293390A JP 2000293390 A JP2000293390 A JP 2000293390A JP 11094743 A JP11094743 A JP 11094743A JP 9474399 A JP9474399 A JP 9474399A JP 2000293390 A JP2000293390 A JP 2000293390A
Authority
JP
Japan
Prior art keywords
information processing
main storage
system control
devices
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11094743A
Other languages
English (en)
Inventor
Satoru Kokuni
哲 小國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11094743A priority Critical patent/JP2000293390A/ja
Publication of JP2000293390A publication Critical patent/JP2000293390A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】 コストの増大、性能の低下を招くことなく、
多重化情報処理システムを実現する。 【解決手段】 情報処理システム100、200の命令
処理装置110、111、210、211、IO接続装
置112、212が、互いに自他情報処理システムのシ
ステム制御装置/主記憶装置120、130と220、
230を共有して二重化システムを構成する。各命令処
理装置もとくはIO接続装置では、主記憶装置への読出
し要求は自システム内のシステム制御装置に対して行
い、書込み要求は両方のシステム内のシステム制御装置
に対して行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、命令処理装置、シ
ステム制御装置及び主記憶装置などを備える情報処理シ
ステムにおいて、システム制御装置と主記憶装置を多重
化することにより可用性や性能を高める多重化情報処理
システムの構築に関する。
【0002】
【従来の技術】情報処理システムは命令処理装置、IO
接続装置、システム制御装置及び主記憶装置などで構成
されるが、可用性や性能の向上のために、通常、システ
ム制御装置及び主記憶装置を二重化する方式がとられ
る。
【0003】図11は、従来技術に基づく命令処理装
置、IO接続装置、システム制御装置及び主記憶装置を
備える二重化情報処理システムの構成例を示す。命令処
理装置10、11及びIO接続装置12はシステム制御
装置/主記憶装置20、30に接続される。システム制
御装置/主記憶装置20、30は二重化され、主記憶装
置30−1、20−2には同じデータが格納されてい
る。また、一般にシステム制御装置20−1、20−2
内には主記憶装置30−1、30−2の写しを格納する
キャッシュ記憶(図示せず)が備わっている。命令処理
装置10、11やIO接続装置12からは、主記憶装置
への書込み要求がシステム制御装置20−1と20−2
の両方に発行され、これにより主記憶装置30−1、3
0−2あるいはシステム制御装置20−1、20−2内
にあるキャッシュ記憶のデータは一致するようになって
いる。ここでいうデータの一致は、キャッシュ記憶がシ
ステム制御装置20−1、20−2内にあり、該キャッ
シュ記憶に最新のデータがあって、主記憶装置30−
1、30−2に旧データがある場合には、システム制御
装置20−1、20−2内のキャッシュ記憶の最新デー
タ同士が一致することをいう。
【0004】命令処理装置10、11やIO接続装置1
2がシステム制御装置/主記憶装置20、30にある同
一データに書込みあるいは読み出しを行うため、複数の
これらの動作が順序制御されなくてはならない。しか
も、この場合はシステム制御装置/主記憶装置20、3
0が二重化されているため、順序制御は両者で一致しな
くてはならない。これを達成するための最も簡便な方法
は以下のようなものである。各命令処理装置10、11
あるいはIO接続装置12からシステム制御装置20−
1、20−2へ、書込み動作を同時に行う。その際に、
システム制御装置20−1と20−2が書込み動作を受
け付け可能かどうかを確認して、いずれかが受け付け不
能であれば受け付け可能になるまで待つ。書込みを受け
付けたシステム制御装置20−1、20−2は、受け付
けてから固定時間以内にキャッシュ記憶あるいは主記憶
装置30−1、30−2に書込みを反映させる。そし
て、その固定時間までに受け付けた読出し動作に対して
は書込み前のデータを、固定時間以後に受け付けた読出
し動作に対しては書込み後のデータを、読出し要求のあ
った命令処理装置10、11あるいはIO接続装置30
に返す。
【0005】ここで、システム制御装置/主記憶装置2
0−1、30−1もしくは20−2、30−2で障害が
発生し、もはや動作不能となった場合には、障害が発生
した方のシステム制御装置/主記憶装置は停止し、他方
のシステム制御装置/主記憶装置のみで情報処理システ
ムの動作を維持することになる。このような従来の情報
処理システムでは、システム制御装置/主記憶装置を二
重化することで、一重化の場合に比べ可用性を高めるた
めにコストが犠牲となっている。
【0006】また、命令処理装置10、11からシステ
ム制御装置/主記憶装置20、30に読出し動作を行う
場合、命令処理装置10からの読出し要求はシステム制
御装置/主記憶装置20−1、30−1から、命令処理
装置10からの読出し要求はシステム制御装置/主記憶
装置20−2、30−2のみからとすることにより、命
令処理装置10、11からシステム制御装置/主記憶装
置20−1、30−1もしくは20−2、30−2に行
われる読出しの回数を低減することができる。読出し回
数の低減により、命令処理装置10、11からシステム
制御装置/主記憶装置20−1、30−1もしくは20
−2、30−2に行われる読出しが同時に起こる可能性
を小さくし、同時に起こった場合に発生する待ち時間を
低減することができ、結果として性能を向上させること
ができる。
【0007】しかしながら、障害が発生した場合には、
読出しはシステム制御装置/主記憶装置20−1、30
−1と20−2、30−2内の正常動作する一方のみに
集中するため、性能が低下してしまう。この性能低下を
避けるためには、常時稼働用の2組のシステム制御装置
/主記憶装置20−1、30−1と20−2、30−2
に加えて、さらにもう1組のシステム制御装置/主記憶
装置が待機系として必要となる。
【0008】なお、従来の関連する発明としては、例え
ば、特開平6−175868号公報や米国特許 4,342,0
79号がある。特開平6−175868号公報は計算機シ
ステムを二重化した場合の相互に故障を監視する機能に
関する発明である。また、米国特許 4,342,079号は計算
機システムのメモリシステムを二重化したシステムに関
する発明である。これらは、計算機システムを構成する
各要素を二重化することによって可用性を高めているも
のであり、二重化によりコストの増大は避けられない。
【0009】
【発明が解決しようとする課題】本発明は、情報処理シ
ステムにおいて、上述のように、可用性を高めるために
システム制御装置/主記憶装置を二重化することで引き
起こされるコストの増大と、性能向上のために複数の命
令処理装置からの読出しを二重化のシステム制御装置/
主記憶装置のいずれか一方ずつに振り分ける場合に、障
害発生時に読出しが一方のシステム制御装置/主記憶装
置に集中することによる性能低下の課題を解決すること
にある。
【0010】
【課題を解決するための手段】本発明は、複数の情報処
理システム間で、各々の情報処理システムが本来備えて
いるシステム制御装置/主記憶装置を共有することで、
冗長なシステム制御装置/主記憶装置の多重化を行うこ
となく、多重化と同等の可用性を実現するものである。
【0011】また、本発明は、情報処理システム内のシ
ステム制御装置と主記憶装置を複数に均質に分割し、そ
の分割単位1個分のシステム制御装置/主記憶装置を待
機系として冗長に備えることで、障害発生時に性能の低
下を招くことなく、また待機系を具備する際のコストを
低減するものである。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面により説明する。図1は本発明を適用した二重化
情報処理システムの第1の実施形態を示すブロック図で
ある。図において、情報処理システム100は、命令処
理装置110、111、IO接続装置112、システム
制御装置120及び主記憶装置130から構成される。
情報処理システム200も同様に、命令処理装置21
0、211、IO接続装置212、システム制御装置2
20及び主記憶装置230から構成される。命令処理装
置は、ここでは各システム毎に2台としたが、台数は特
に2台に限定するものではない。何台であってもよい。
また、ここでは省略したが、システム制御装置120、
220内にはキャッシュ記憶が備わっている。
【0013】一方の情報処理システム100では、命令
処理装置110、111、IO接続装置112とシステ
ム制御装置/主記憶装置120、130が接続され、他
方の情報処理システム200では、命令処理装置21
0、211、IO接続装置212とシステム制御装置/
主記憶装置220、230が接続されている。これら情
報処理システム100、200自体は従来と同様であ
る。ここでは、さらに一方の情報処理システム100の
命令処理装置110、111、IO接続装置112が他
方の情報処理システム200のシステム制御装置/主記
憶装置220、230と接続され、他方の情報処理シス
テム200の命令処理装置210、211、IO接続装
置212が一方の情報処理システム100のシステム制
御装置/主記憶装置120、130と接続される。これ
により、各情報処理システム100、200内の命令処
理装置110、111、210、211とIO接続装置
112、212では書込みはシステム制御装置/主記憶
装置120、130と220、230の両方に対して行
い、読出しは各々の情報処理システム100、200内
のシステム制御装置/主記憶装置120、130もしく
は220、230に対して行うことが可能になる。ま
た、システム制御装置/主記憶装置120、130もし
くは220、230のいずれかで障害が発生した場合で
も、正常動作する側のシステム制御装置/主記憶装置を
用いて、各情報処理システム100、200内の命令処
理装置110、111、210、211やIO接続装置
112、212からの読出し・書込み要求に応えること
で、システムをダウンさせることがない。しかも、シス
テム制御装置/主記憶装置120、130と220、2
30は元々情報処理システム100と200の各々で必
要なものであるから、二重化によるコスト増大はわずか
である。さらに、図1は情報処理システム100と20
0で二重化システムを構成する実施形態であるが、情報
処理システムを3組以上で多重化システムを構成するこ
とも可能である。
【0014】図2は、本実施形態に適用される主記憶装
置130、230の記憶領域の構成例を示す。主記憶装
置130、230は情報処理システム100と200の
両方のシステムのデータを記憶する必要があるため、そ
れに必要な記憶領域を備える必要がある。図2におい
て、2010が情報処理システム100用の記憶領域、
2020が情報処理システム200用の記憶領域、20
30が両システムで共通の記憶領域である。実アドレス
は、各情報処理システム内で固有のアドレスをメモリ上
の番地に割り振ったものであり、物理アドレスは、主記
憶装置の番地に物理的に割り振ったものである。情報処
理システム100、200の命令処理装置110、11
1、210、211やIO接続装置112、212は各
々、物理アドレスを意識することなく実アドレスによ
り、システム制御装置120及び/又は220に対し
て、主記憶装置130及び/又は230内の自システム
用記憶領域2010もしくは2020への書込み/読出
し動作を要求する。システム制御装置120、220
は、この実アドレスを物理アドレスに変換し、主記憶装
置130、230をアクセスする。なお、共通記憶領域
2020は、情報処理システム100、200の間で通
信などのために利用するものである。
【0015】図3は、図1の一方の情報処理システム1
00におけるシステム制御装置120の内部の詳細構成
例を示す。他の情報処理システム200のシステム制御
装置220の内部構成も同様である。図3において、選
択回路120j、120k、システム制御装置120m
には他の情報処理システム200の命令処理装置21
0、211、IO接続装置212に対する信号線も接続
されるが、複雑になるので省略してある。
【0016】情報処理システム100と200立上げ時
に、システムID格納レジスタ120bにシステム固有
の値を設定しておく。設定の方法は、サービスプロセッ
サ(SVP)などからスキャンによる方法と、命令処理
装置110、111、210ないし211からシステム
制御装置120ないし220に所定のコマンドを送信す
ることで行う方法がある。後者の方法では、システムI
D格納レジスタ設定コマンドをコマンドパス120s経
由で送り、その際に設定するシステムIDをストアデー
タパス120p経由で送ると、システム制御回路120
mによりシステムID格納レジスタ120bに値を設定
する。
【0017】次に、アドレス変換表120eに実アドレ
スとシステムIDとから物理アドレスへの変換対を登録
する。図2に示したように、実アドレスはシステム内で
固有のアドレスをメモリ上の番地に割り振ったものであ
り、物理アドレスは主記憶装置の番地に割り振ったもの
である。本実施形態のように、複数システムが主記憶装
置を共有する場合には、システム間毎に同一の実アドレ
スを使用することになるため、これらを異なる物理アド
レスに割り振ることで主記憶装置上で区別することがで
きる。逆に、システム間の通信のために、同じく図2に
示すように主記憶装置上の所定番地を共有にすることで
通信手段に用いることが可能になる。この場合、キャッ
シュへのアクセスに実アドレスとシステムIDで行って
いる場合には、データの不一致がおこらないように、共
有する番地に対し、1種類の実アドレスとシステムID
でアクセスするようにするか、共有の領域に対してはキ
ャッシュを使用しないようにするする(メモリダイレク
トアクセスコマンド等のコマンドで区別するなど)必要
がある。
【0018】変換対の登録は、SVPからのスキャンに
よる方法と命令処理装置から設定する方法がある。後者
の方法では、上記システムID格納レジスタ120bへ
の設定方法と同様に、アドレス変換表登録コマンドをコ
マンドパス120s経由で送り、その際に設定する変換
対の内、実アドレスをアドレスパス120r経由で送
り、物理アドレスをストアデータパス120p経由で送
る。これにより、システム制御回路120mがアドレス
変換表120eに物理アドレスを登録する。
【0019】命令処理装置110、111、210、2
11あるいはIO接続装置112、212とは、システ
ム制御装置120との間のパス毎に設定可能となってい
る。これにより、命令処理装置110、111、21
0、211あるいはIO接続装置112、212を各々
どのシステムに接続するかを柔軟に設定可能である。ま
た、システムの数を2以外の1あるいは3以上にするこ
とも可能である。
【0020】以上の設定後にシステムを稼動させること
ができる。読出し、書込みは、従来の計算機システムと
同様に、読出しあるいは書込みコマンドをコマンドパス
120s経由で送り、実アドレスをアドレスパス120
r経由で送り、さらに、書き込みの場合にはストアデー
タをストアデータパス120p経由で送る。コマンドは
システム制御回路120mで処理され、実アドレスとシ
ステムIDがアドレス変換表120eで物理アドレスに
変換される。この変換とは平行して実アドレスとシステ
ムIDでキャッシュディレクトリ120fの参照が行わ
れる。キャッシュ動作に関しては、従来のキャッシュと
同様であるので説明を省略するが、キャッシュヒット判
定回路120gでのヒット判定にはシステムIDも使用
される点が従来のキャッシュと異なる。つまり、キャッ
シュ120hに登録されているデータがいずれのシステ
ムに属しているかを判別するために、システムIDがキ
ャッシュディレクトリ120f内の各登録データに付加
されている。キャッシュヒット判定回路120gでヒッ
トした場合には主記憶へのアクセスは行われず、キャッ
シュ120hのみで読出し、書込みが行われる。キャッ
シュヒット判定回路120hでミスした場合には、シス
テム制御回路120mの制御下で、変換によって得られ
た物理アドレスを用いて主記憶装置130にアクセスす
る。
【0021】上記動作から分かるように、各命令処理装
置、IO接続装置は、各々がアクセスしたいシステムI
DをシステムID格納レジスタ120bに格納すること
で、他のシステムの主記憶装置にアクセスすることがで
きるようになる。
【0022】次に、障害発生後の回復過程について述べ
る。図4は回復過程の処理フローを示した図である。シ
ステムは、(1)二重化状態、(2)一重化状態、及び
(3)書込み二重化状態の3つの状態を持つ。(1)は
正常な二重化状態で、読出し、書込みとも、二重化され
たシステム制御装置/主記憶装置120、130と22
0、230のいずれでも行うことができる(401
0)。故障が起こると、障害を起こした側のシステム制
御装置/主記憶装置はシステムから切り離され、システ
ムは(2)の一重化状態となる(4020)。この状態
では、総ての読出し、書込み要求は、正常であるシステ
ム制御装置/主記憶装置120、130もしくは22
0、230に対して行われる。故障部位の交換が行われ
ると、システムは(3)の書込み二重化状態となる(4
030)。この状態では、書込み要求に関しては、交換
されたシステム制御装置/主記憶装置(回復系と呼ぶこ
とにする)と正常であったシステム制御装置/主記憶装
置(現行系)の両方のシステム制御装置/主記憶装置に
対して行われるが、読出しは、回復系に対しては行わな
い。
【0023】書込み二重化状態で、いずれかの命令処理
装置1台が、全データを現行系から回復系に転送を行
う。転送の際にはロック付き読出しを行い、読出したデ
ータを同じアドレスに書き込む。実際には読出しは現行
系に対してのみ行われ、この時に、ロック付きであるた
め、この後の書込みが行われるまでは、他の命令処理装
置とIO接続装置はアクセスが禁止される。その後の書
込みは現行系と回復系に対して行われる。現行系に対し
ては書込みを必ずしも必要としない。ロックの解除を行
うのみでもよい。本方式ではデータの転送単位は自由に
決めることができる。適度な大きさを単位としてデータ
転送を行えばよい。書込みに関しては、回復系と現行系
の両方に対して行われるので、本方式によりデータが回
復系と現行系とで一致を保証することができる。すなわ
ち、回復系から現行系への転送が行われていない間に書
き込まれた部分は、その後の転送で上書きされ、その転
送時点で最新のデータとなり、その後は書き込みは常に
行われるため、常に最新データに保たれる。データ転送
中はロック付きで転送をおこなっている命令処理装置以
外はアクセスできないため、データが書き換えられるこ
とはないので問題ない。
【0024】このようにして全データの転送が終了する
と、システムは(1)の二重化状態となり、障害が回復
したことになる(4040)。以後、読出し、書込みと
も、二重化されたシステム制御装置/主記憶装置のいず
れでも行うことができる。
【0025】なお、上記(3)の書込み二重化状態で、
データ転送を行っている命令処理装置が障害を起こす可
能性がある。障害が起こった場合でも、他の命令処理装
置が代わってデータ転送を行うことで、回復過程を続け
ることができる。
【0026】システムによっては、命令処理装置が1台
しかない場合がある。この場合にデータ転送を当該命令
処理装置が行うと、その間は通常のユーザプログラムを
実行できなくなってしまう。それを解決する方法の一つ
は、データ転送を行う時間を細かく分割し(数マイクロ
秒程度)、通常のユーザプログラムの実行と時分割で使
用する方法である。あるいは、データ転送をシステム制
御装置が行う方法もある。この場合、システム制御装置
間でデータ転送用にデータバスと制御信号を接続する必
要がある。これについては以下で述べる。
【0027】図5は、本発明を適用した情報処理システ
ムの第2の実施形態を示すブロック図である。本情報処
理システムは、命令処理装置310、311と、IO接
続装置312と、システム制御装置320〜324と、
主記憶装置330〜334から構成される。命令処理装
置は、ここでは2台としたが、台数は特に2台に限定す
るものではなく、何台であってもよい。
【0028】命令処理装置310、311、IO接続装
置312は、各々、システム制御装置/主記憶装置32
0〜324、330〜334に接続されている。通常の
動作では、システム制御装置/主記憶装置324、33
4のみが待機系となっている。現用系のシステム制御装
置/主記憶装置は320、330と321、331、及
び、322、332と323、333で二重化されてお
り、主記憶装置の330と331、332と333には
同じデータを格納している。命令処理装置310、31
1、IO接続装置312は、書込みはシステム制御装置
/主記憶装置320、330と321、331、もしく
は322、332と323、333の両方に行うが、読
出しは320、330か321、331、もしくは32
2、332か323、333の一方からしか行わない。
主記憶装置330、331に格納されるデータと、主記
憶装置332、333に格納されるデータは、通常アド
レスにより決定される。多くの場合、システム制御装置
/主記憶装置と命令処理装置の間で転送する単位、これ
をブロックと呼ぶと、アドレスが連続する2個のブロッ
クは、一方が主記憶装置330及び331に格納される
とすると、他方は主記憶装置332及び333に格納さ
れる方式をとる。すなわち、インタリーブ方式をとる。
【0029】システム制御装置/主記憶装置320〜3
23、330〜333のいずれかで障害がおこった場
合、待機系となっていたシステム制御装置/主記憶装置
324、334が、それにとってかわる。この際、待機
系であった主記憶装置334内にはデータが格納されて
いないため、正常なシステム制御装置/主記憶装置32
0、330か321、331、もしくは322、332
か323、333により命令処理装置310もしくは3
11を介してデータの転送が行われる。この方法につい
ては、図4を用いて第1の実施形態で説明したのでここ
では省略する。
【0030】データ転送は、図6に示すように、システ
ム制御装置/主記憶装置320〜324、330〜33
4同士を完全結合することによって直接転送する方法も
ある。この場合、完全結合によるコスト増大と引き換え
に、データ転送のために、ある命令処理装置が占有され
ることによるシステム性能の低下を防ぐことができる。
なお、図6は簡単化のため、システム制御装置と主記憶
装置を同一ブロックで表わしたものである。
【0031】本実施形態では、障害発生後の回復過程に
おいて、システム制御装置間のデータ転送によりデータ
の回復を行うため、第1の実施形態で述べた回復過程と
は異なる以下に示すような方式が適していると考える。
【0032】図7は、図6のシステム構成をベースに回
復過程を説明するための概略システム構成を表したもの
である。命令処理装置710、711はキャッシュを有
しており、また、該キャッシュの各エントリの状態を保
持するキャッシュディレクトリを有する。マルチプロセ
ッサにおけるデータの一致保証を行うための機構は、一
般的によく知られており、例えば、図8に示すように、
キャッシュの各エントリを3状態、すなわち、無効状態
(Invalid)、読出しのみしか行えない状態(Read O
nly)、読出し/書込み両方が行える状態(Read/Wri
te)で管理する。
【0033】システム制御装置720、721は、各命
令処理装置710、711が持つのと同じようにキャッ
シュを有する。これをメモリキャッシュと呼び、各エン
トリの状態を保持するメモリキャッシュディレクトリで
は、命令処理装置が有するキャッシュと同様に3状態を
保持する。これを用いて回復過程を行う。ここで、シス
テム制御装置720を現行系、システム制御装置721
を回復系とする。
【0034】回復過程の書込み二重化状態で、現行系の
システム制御装置720は、メモリキャッシュをアドレ
ス順に、まず、Read/Write状態にする。これにとも
なって、各命令処理装置710、711のキャッシュ
に、当該データが存在する場合には、無効化される。こ
の無効化の際に、Read/Write状態で保持しているキ
ャッシュがあれば、そのキャッシュ内のデータがシステ
ム制御装置720内のメモリキャッシュと主記憶装置7
30に転送されてから無効化される。メモリキャッシュ
でRead/Write状態となったデータは、回復系のシス
テム制御装置721に送られ、現行系のメモリキャッシ
ュでは無効状態もしくはRead Only状態にする。回復
系では無効化を行い、この際、主記憶装置731への格
納を行う。こうして、全データについて転送を行ったの
ち、システムを二重化状態にする。
【0035】本実施形態は、従来システムでは命令処理
装置内のキャッシュが3状態をもつことで、キャッシュ
間のデータ一致制御を行っていたところへ、ごく少量の
メモリキャッシュの概念を導入することで、従来方式と
同様に一致制御で特別な方式をもつことなく回復過程で
のデータ転送を行うことができるというものである。し
たがって、ここでは、ごく一般的なキャッシュ一致制御
方式を例に説明したが、それ以外の方式、例えばシステ
ム制御装置内に2次キャッシュを持つ場合、あるいは、
一致制御にスヌープを用いる方式、ディレクトリを用い
る方式(例えば、John L Hennesy & David A Pa
tterson:“Computer Architecturea Quantitative
Approach”参照)等のあらゆる方式に対し、命令処理
装置を1台余分に接続したという考え方で、少量のメモ
リキャッシュを導入することで回復過程でのデータ転送
を行うことができる。
【0036】また、本実施形態では、図5、図6に示し
たように、現用系はシステム制御装置/主記憶装置が3
20、330と321、331、もしくは322、33
2と323、333で二分割され、二重化されたシステ
ム制御装置/主記憶装置となっているため、待機系は分
割単位の1個分で十分であり、分割しないで待機系を設
置する場合に比べコストを低減することができ、かつ、
可用性を損なうことはない。ここでは二分割としたが、
何分割でも問題はない。分割数が大きい程、待機系を設
置するコストは小さくなる。
【0037】図9は本発明を適用した情報処理システム
の第3の実施形態を示すブロック図である。情報処理シ
ステム400と500があり、各々、命令処理装置41
0〜413510〜513、IO接続装置414と41
5、514と515、システム制御装置420と42
1、520と521、主記憶装置430と431、53
0と531、システム接続装置440と441、540
と541から構成される。命令処理装置はここでは各シ
ステム毎に4台としたが、台数は特に4台に限定するも
のではなく、何台であってもよい。各情報処理システム
400、500において、システム制御装置、主記憶装
置およびシステム接続装置は二重化されている。主記憶
装置内の領域割当ては基本的に第1の実施形態と同様で
ある。システム接続装置440、441、540、54
1の役割は、第1の実施形態では命令処理装置が直接他
の情報処理システムに各々接続されていたのに対し、本
実施例ではこれらの接続をすべて一括して行うことにあ
る。こうすることで、情報処理システム間を接続する命
令処理装置の台数に依存することなく、1本にまとめる
ことができる。さらに、多種多様な情報処理システムが
全て、このシステム接続装置と接続する共通のインタフ
ェースを有することで、相互接続を可能にする。このイ
ンタフェースはシステム接続装置に何本備えていてもよ
い。
【0038】例えば、図10に示すように、情報処理シ
ステム1010、1020、1030の間で、1010
と1020間と、1020と1030間で接続を行う。
情報処理システム1010、1020、1030は、図
9の情報処理システム400、500などのイメージで
ある。ここで、情報処理システム1020の性能が相対
的に高いと単位時間当たりに発生する書込みは多くな
り、これにより、情報処理システム1020の全ての書
込みが、性能の比較的低い情報処理システム1010に
向かうと、書込み動作が待たされる可能性がある。しか
し、さらに情報処理システム1020を情報処理システ
ム1030に接続し、情報処理システム1020の書込
みの内の半分を情報処理システム1010に、残りが情
報処理システム1030となるように、例えば、各シス
テム内の主記憶のアドレス領域で分けることにより、書
込みを分散させることができる。これにより、情報処理
システム1020の書込み動作が待たされることを低減
することができる。これの意味するところは、第1の実
施形態では、情報処理システムの性能と接続するための
インタフェースを考慮すると基本的に同一のシステム間
を接続すべきであるが、第3の実施形態では、インタフ
ェースの共通化を行うことができ、処理を分散させるこ
とで、異なる、特に性能に差のあるシステム同士を接続
し、性能を犠牲にすることなく可用性を高めることがで
きる。その上、システム制御装置が多重となることによ
るコストの増大を低減することができる。
【0039】
【発明の効果】以上から明らかであるように、本発明に
よれば、可用性を高めるためにシステム制御装置/主記
憶装置を多重化することで引き起こされるコストを低減
することができ、あるいは、障害発生時に読出しが一方
のシステム制御装置/主記憶装置に集中することによる
性能低下を無くすることができる。
【図面の簡単な説明】
【図1】本発明を適用した情報処理システムの第1の実
施形態を示すブロック図である。
【図2】本発明を適用した情報処理システムの第1の実
施形態の主記憶装置内の領域分割を示す図である。
【図3】本発明を適用した情報処理システムの第1の実
施形態のシステム制御装置の詳細構成を示す図である。
【図4】本発明を適用した情報処理システムでのデータ
回復過程の処理フロー図である。
【図5】本発明を適用した情報処理システムの第2の実
施形態を示すブロック図である。
【図6】本発明を適用した第2の実施形態でシステム制
御装置を完全結合したシステム構成を示す図である。
【図7】本発明を適用した情報処理システムの第2の実
施形態でのデータ回復過程を説明する図である。
【図8】キャッシュ一致制御の一般的な状態遷移を示す
図である。
【図9】本発明を適用した情報処理システムの第3の実
施形態を示すブロック図である。
【図10】本発明を適用した情報処理システムの第3の
実施形態でのシステム間接続の一例を示す図である。
【図11】従来の情報処理システムを示す図である。
【符号の説明】
100、200 情報処理システム 110、111、210、211 命令処理装置 112、212 IO接続装置 120、220 システム制御装置 130、230 主記憶装置 310、311 命令処理装置 312 IO接続装置 320〜324 システム制御装置 330〜334 主記憶装置 400、500 情報処理システム 410〜413、510〜513 命令処理装置 414、415、514、515 IO接続装置 420、421、520、521 システム制御装置 430、431、530、531 主記憶装置 440、441、540、541 システム接続装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 命令処理装置、IO接続装置、システム
    制御装置及び主記憶装置から構成される情報処理システ
    ムが複数組、互いの情報処理システムのシステム制御装
    置及び主記憶装置を共有し、命令処理装置もしくはIO
    接続装置では、主記憶装置の読出し要求は自情報処理シ
    ステム内のシステム制御装置に対して行い、書込み要求
    は各情報処理システム内のシステム制御装置に対して行
    うことを特徴とする多重化情報処理システム。
  2. 【請求項2】 命令処理装置、IO接続装置、システム
    制御装置及び主記憶装置から構成される情報処理システ
    ムにおいて、システム制御装置及び主記憶装置を複数に
    分割し、各分割単位にシステム制御装置及び主記憶装置
    を多重化構成とし、且つ、1分割単位のシステム制御装
    置及び主記憶装置を待機系として備え、命令処理装置も
    しくはIO接続装置では、主記憶装置の読出し要求は多
    重化構成の一つのシステム制御装置に対して行い、書込
    み要求は多重化構成の各システム制御装置に対して行う
    ことを特徴とする多重化情報処理システム。
  3. 【請求項3】 命令処理装置、IO接続装置、システム
    間接続装置、システム制御装置及び主記憶装置から構成
    される情報処理システムが複数組、それぞれシステム間
    接続装置を介して接続されて、互いの情報処理システム
    のシステム制御装置及び主記憶装置を共有し、命令処理
    装置もしくはIO接続装置では、主記憶装置の読出し要
    求は自情報処理システム内のシステム制御装置に対して
    行い、書込み要求は各情報処理システム内のシステム制
    御装置に対して行うことを特徴とする多重化情報処理シ
    ステム。
JP11094743A 1999-04-01 1999-04-01 多重化情報処理システム Pending JP2000293390A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11094743A JP2000293390A (ja) 1999-04-01 1999-04-01 多重化情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11094743A JP2000293390A (ja) 1999-04-01 1999-04-01 多重化情報処理システム

Publications (1)

Publication Number Publication Date
JP2000293390A true JP2000293390A (ja) 2000-10-20

Family

ID=14118617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11094743A Pending JP2000293390A (ja) 1999-04-01 1999-04-01 多重化情報処理システム

Country Status (1)

Country Link
JP (1) JP2000293390A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120029A (ja) * 2004-10-25 2006-05-11 Fujitsu Ltd マルチプロセッサシステム制御装置、スケーラブルノード、スケーラブルマルチプロセッサシステム、マルチプロセッサシステム制御方法。

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120029A (ja) * 2004-10-25 2006-05-11 Fujitsu Ltd マルチプロセッサシステム制御装置、スケーラブルノード、スケーラブルマルチプロセッサシステム、マルチプロセッサシステム制御方法。
JP4522817B2 (ja) * 2004-10-25 2010-08-11 富士通株式会社 システム制御装置、情報処理装置及び情報処理装置の制御方法。

Similar Documents

Publication Publication Date Title
JP3794151B2 (ja) クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法
JP3657428B2 (ja) 記憶制御装置
JPH05242060A (ja) マルチプロセッサ及びデータ同一化方法
WO2003030006A9 (en) Controller data sharing using a modular dma architecture
JPH09146842A (ja) 記憶サブシステム
AU599534B2 (en) A diagnostic system in a data processing system
US6944684B1 (en) System for selectively using different communication paths to transfer data between controllers in a disk array in accordance with data transfer size
EP1701267B1 (en) Address snoop method and multi-processor system
JP2000181887A (ja) 情報処理装置における障害処理方法及び記憶制御装置
US20050102477A1 (en) Multiprocessor system
US6490662B1 (en) System and method for enhancing the reliability of a computer system by combining a cache sync-flush engine with a replicated memory module
JP3080552B2 (ja) 複合計算機システムのメモリ装置
JPH10133938A (ja) クラスタ間共有メモリアクセス方式
US20020089940A1 (en) Duplexing apparatus and method in large scale system
JP2000293390A (ja) 多重化情報処理システム
US7302526B1 (en) Handling memory faults for mirrored memory
US7472221B1 (en) Mirrored memory
JP3348420B2 (ja) メモリーコピー機能を備えた情報処理装置
JP2862424B2 (ja) 情報処理装置
JPH0281255A (ja) マルチプロセッサコンピュータ複合装置
JP3161319B2 (ja) マルチプロセッサシステム
US11809293B2 (en) Storage node failure detection based on register values for an all flash array server
US11487654B2 (en) Method for controlling write buffer based on states of sectors of write buffer and associated all flash array server
US8028130B1 (en) Pipeline structure for a shared memory protocol
JPS5938872A (ja) 多重系電子計算機装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106