JPH0281255A - マルチプロセッサコンピュータ複合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサコンピュータ複合装置に係わ
り、とくに高い信頼性が要求されるシステムおよび、コ
ンピュータ間で頻繁にデータ通信がおこるシステムに好
適なマルチプロセッサコンピュータ複合装置に関する。

〔従来の技術〕

複数計算機を結合してシステム全体のスループットを上
げたり、信頼性を向上させたりする試みは、従来から広
く行われている。このようなシステムでは、計算機側に
何らかの通信手段が必要であり、特開昭５８−１８７６
０、特開昭５８−１３７０６５に開示されたシステムで
は、各計算機より共有される大域共有メモリを設けてこ
の計算機関通信を行っている。また、特開昭５７−１８
９２５７、特開昭６２−１０５９に開示されたシステム
では、物理的には各計算機ごとにメモリを設けるだけで
あるが、それらの内容を常に一致させることにより、結
果的に共通アクセスされるメモリを形成して上記通信を
行っている。

〔発明が解決しようとする課題〕

上記従来技術の内、大域共有メモリを物理的に設けたシ
ステムでは、二つ以上のコンピュータが同時にメモリを
アクセスすると、片方は他方のアクセスが終わるまで待
たされてしまい、全体のスループットが低下するという
問題があった。また、一般に各コンピュータより共通に
アクセスされるメモリは、各コンピュータより距離的に
離れた場所に置かれることが多い、そのために配線遅延
時間が大きくなってアクセス速度自体が低下し、計算の
高速化の障害となっていた。

一方、各計算機ごとに設けたメモリの内容を常に一致さ
せるシステムは、各計算機が単一プロセッサのものであ
る。各計算機がマルチプロセッサの場合には各計算機ご
とに複数プロセッサによる共有メモリが設けられるが、
このような共有メモリ間の一致制御については考慮され
ておらず、マルチプロセッサを複数個結合した複合シス
テムには適用できなかった。このため、例えばマルチプ
ロセッサコンピュータ複合体を構成し、それらの共有メ
モリに各マルチプロセッサコンピュータが処理の途中情
報を書き込み、一つのマルチプロセッサコンピュータが
故障した場合に、他のマルチプロセッサコンピュータが
故障したマルチプロセッサコンピュータの途中情報を読
み出して処理を続行するという高信頼で高速なシステム
を実現するのが困難であった。

本発明の目的は、マルチプロセッサコンピュータ間で高
速にデータの授受が行えるマルチプロセッサコンピュー
タ複合装置を提供するにある。

〔課題を解決するための手段〕

上記の目的は、各マルチプロセッサコンピュータが有す
る共有メモリの一部の領域を大域共有メモリ領域とし、
各マルチプロセッサコンピュータのメモリ制御手段に、
アクセスがこの大域共有メモリ領域に対するものか否か
を判定する機能と。

大域共有メモリ領域へのアクセスでかつそれが書き込み
のときには、別に設けた一致化パスを介して各共有メモ
リの大域共有メモリ領域の内容を一致化させる制御機能
とを有せしめることにより達成される。

〔作　用〕

プロセッサは、共有メモリにアクセスするときにアドレ
スと同時にアクセスが大域共有メモリ領域に対するもの
かどうかの情報（アドレススペース）も出力するものと
する。

プロセッサが共有メモリからデータを読み出すときは、
それが大域共有メモリ領域であってもなくてもそのプロ
セッサが属しているコンピュータの共有メモリより読み
出せばよい。他のコンピュータには全く影響を与えない
からである。従ってコンピュータ間での共有データに対
する読み出しの競合は全くなく、また自分の属するコン
ピュータの共有メモリからの読み出しだから高速である
。

プロセッサが共有メモリにデータを書き込むときは、大
域共有メモリ領域に対するときとそうでないときで動作
が異なる。共有メモリに接続されたメモリ制御手段は、
プロセッサから出力されたアドレススペース信号を見て
アクセスが大域共有メモリ領域か判断する。大域共有メ
モリ領域に対してでないときは、読み出しと同様にその
プロセッサが属するコンピュータの共有メモリに独立に
書き込む。書き込みが大域共有メモリ領域に対してのと
きは、各コンピュータのメモリ制御手段の間を接続した
一致化バスを専有した後、その一致かバスを通して全コ
ンピュータの共有メモリに対して同時に書き込み、内容
を一致させる。

またこの大域共有メモリ領域に対してＲＭＷ（Ｒｅａｄ
−阿ｏｄｉｆｙ−Ｗｒｉｔｅ）命令が可能である。ＲＭ
Ｗは、メモリの読み出し、その読み出したデータの操作
、その結果のメモリへの書き込みを、他からの割り込み
や他のプロセッサのＲＭＷにより中断されずに連続して
実行する命令である。この命令が発行されたときには、
最初に一致化バスを占有し、ＲＭＷが完全に終了するま
で一致化バスを占有し続ける。これにより、他のプロセ
ッサのＲＭＷによる中断が防げる。

〔実施例〕

以下１本発明の一実施例を図面を用いながら詳細に説明
する。第１図は、本発明に係わるマルチプロセッサコン
ピュータ複合装置の一実施例の全体構成図である。同図
において、マルチプロセッサコンピュータ（以下単にコ
ンピュータと呼ぶ）１１〜１３は一致化バス１４で互い
に接続されている。

コンピュータ１１の構成は（他も同様）、プロセッサ１
１４〜１１６がマルチプロセッサバス（以下単にバスと
呼ぶ）１１３で結合され、ストレージコントロールユニ
ット１１２（ＳＣＵ；以下では単に制御ユニットと呼ぶ
）を介して共有メモリ１１１を共有している。

共有メモリ１１１には、プロセッサ１１４〜１１６が実
行するプログラムとそのプログラムによって処理される
データが格納されるが、この共有メモリ１１１には、本
発明の特徴とする大域共有メモリ領域が設けられ、コン
ピュータ１２．１３のプロセッサにも共有されるデータ
が格納される。これに対して、コンピュータ１１のプロ
セッサのみよりアクセスされるデータの格納部分を局所
共有メモリ領域と呼ぶこととする。

以下、メモリアクセスの動作を説明する。まず、読み出
し時には、制御ユニット１１２はプロセッサ１１４〜１
１６の一つから読み出し要求をマルチプロセッサバス１
１３を通して受け取り、共有メモリ１１１からデータを
読み出して、要求したプロセッサに渡す。

一方、書き込みは、大域共有メモリ領域に対するものと
局所共有メモリ領域に対するものとで動作が異なる。プ
ロセッサが書き込みを要求するときは、アドレスととも
にそのアドレスがどのアドレス空間に属するかの情報で
あるアドレススペース（ＡＳＰ）を出力する。これは第
１表に示されるように、“ＯＯ１”のときそのアクセス
が局所共有メモリ領域に対するものであり、”　１１０
　”のとき大域共有メモリ領域に対するアクセスである
ことを表す。これらと“ｏｏｏ”を除くその他の場合は
ディスクなどのＩ１０デバイスが接続されるバスに関係
したアドレス空間を想定して示しである。但しこれらは
本発明とは直接関係しないので説明を省略する。

第　　１　　表 制御ユニット１１２は、アドレススペースを見て大域共
有メモリ領域、局所共有メモリ領域のどちらに対する書
き込みかを判断する。書き込みが局所共有メモリ領域に
対するときは、読み出しと同様に共有メモリ１１１に対
してのみデータを書き込む。大域共有メモリ領域に対す
る書き込みガときは、制御ユニット１１２は一致化バス
１４を占有した後、この一致化バスを通してすべてのコ
ンピュータ１１〜１３の制御ユニットに書き込むデータ
と書き込み先アドレスを放送する。各制御ユニットは、
受信したデータをそれぞれのコンピュータの共有メモリ
に書き込み、このようにして大域共有メモリ領域のデー
タの内容がコンピュータ間で一致化される。

ＲＭＷは、モトローラ社のマイクロプロセッサ６８０３
０のＴＡＳ命令やＣＡＳ命令として周知の命令である。

プロセッサ１１４が共有メモリ１１１に対してＲＭＷを
実行したときの動作について説明する。

このＲＭＷ実行中は、プロセッサは信号をバス１１３に
出力する。制御ユニット１１２は、この信号を検知して
命令がＲＭＷであることを知る。さらにそのＲＭＷ命令
が局所共有メモリ領域に対するものか大域共有メモリ領
域に対するものかをアドレススペースから判断する。

まずＲＭＷ命令を局所共有メモリ領域に対して実行する
場合は、プロセッサ１１４は最初にＲＭＷ信号を出力し
てバス１１３を占有する。これは他のプロセッサ１１５
．１１６がプロセッサ１１４の実行中に、このＲＭＷと
同じアドレスに対してアクセスするのを禁止するためで
ある。次にプロセッサ１１４は。

バス１１３にＲＭＷの最初の読み出しのアドレスとアド
レススペース“００１”を出力する。制御ユニット１１
２は、アドレススペースによりＲＭＷが局所共有メモリ
領域に対してであることを知ると、前述の共有メモリか
らのデータ読み込みと同じ手順でデータを読み込む０次
のデータの操作はプロセッサ１１４中で行われるが、こ
の最中もバス１１３は占有され続ける。最後の書き込み
は、前述の局所共有メモリ領域に対する書き込みと同じ
である。

書き込みが完全に終了した後にプロセッサ１１４はバス
１１３を解放する。

次にプロセッサ１１４が大域共有メモリ領域に対してＲ
ＭＷを実行する場合は、プロセッサ１１４がバス１１３
に読み出しのアドレスとアドレススペース”　１１０　
’″を出力するまでは、局所共有メモリ領域に対すると
きと同じである。制御ユニットが、ＲＭＷが大域共有メ
モリ領域に対してであることを知ると、信号線２２０を
使って一致化バス１４を専有する。これはコンピュータ
１２．１３のプロセッサがコンピュータ１１のプロセッ
サと同時に大域共有メモリ領域に対してＲＭＷを実行す
るのを防ぐためである。データの読み込みと操作は局所
共有メモリ領域のときと同様である。この間も一致化バ
ス１４は専有し続けられる。書き込みは前述の大域共有
メモリ領域に対する書き込みと同様である。

書き込みが完全に終了してから一致化バス１４とバス１
１３を解放する。

次に故障発生時のバックアップ運転時等の、切り離し運
転について説明する。一つのコンピュータが故障し、他
のコンピュータの処理を続行させたままその故障したコ
ンピュータを保守する場合、あるいは一つのコンピュー
タを使ってプログラムの開発やテストをする場合など、
一つのコンピュータを他のコンピュータより切り離して
運転したいときがある。このときは制御ユニット１１２
は信号線２２０を切断する。これにより一致化バス１４
との接続が切られるから、当該コンピュータにおいて大
域共有メモリ領域に対しての書き込みやＲＭＷが実行さ
れても、制御ユニットは局所共有メモリ領域に対すると
きと同じ処理を行う。つまり当該コンピュータが切り離
された状態で運転できる。

切り離していたコンピュータを他のコンピュータに改め
て接続するときは、そのコンピュータの大域共有メモリ
領域の内容が他のコンピュータと違ったものとなってい
るから、これを一致させる必要がある。この−敗北の動
作を、コンピュータ１２が切り離されていたとして説明
する。まず、コンピュータ１２のプロセッサの一つが、
コンピュータ１１または１３のプロセッサの−っに対し
て大域共有メモリ領域の内容の複写の依頼を割込により
行う。今、この割込を受けたのがプロセッサ１１４であ
ったとすると、このプロセッサ１１４は大域共有メモリ
領域複写のプロセスを起動する。このプロセスは、大域
共有メモリ領域に対して順に次のＲＭＷを実行していく
。そのＲＭＷとは、あるアドレスからデータを読み出し
、読み出したデータをそのまま同じアドレスに書き戻す
命令である。このＲＭ　Ｗを実行すると共有メモリ１１
１より読み出されたデータが全コンピュータ１１〜１３
の共有メモリに書き込まれるので、切り離されていたコ
ンピュータ１２の共有メモリにデータが複写される。Ｒ
ＭＷを用いるのは、普通の読み出しと書き込みを命令を
組合せて用いると、データの読み出しが完了しかつ書き
込みはまだという状態のときに、他のプロセッサが読み
出されたデータのアドレス内容を更新してしまう可能性
があるからである。

以上に記述した動作により、各コンピュータ間のデータ
の通信を大域共有メモリ領域を介して行え、マルチプロ
セッサコンピュータの複合体を実現できるが、それを実
現するための、各部の構成と動作を次に説明する。第２
図は、ストレージコントロールユニット（制御ユニット
）の構成を示す。同図において、信号線２００はマルチ
プロセッサバスに、信号ａ２１０は共有メモリ１１１に
、そして信号線２２０は一致化バス１４にそれぞれ接続
される。

書き込みバッファ２３は、大域共有メモリ領域への書き
込みを高速化するためのファーストインファーストアウ
トバッファ（キュー）で、書き込みデータを一時保存す
るデータキュー２３２、書き込み先アドレスを一時保存
するアドレスキュー２３３、および両方のキューを制御
するバッファコントローラ２３１（ＢＣ）から成る。こ
の他に、各種バッファ２４．２５．２７．３６．３７、
セレクタ３０〜３４、デコーダ２６、フリップフロップ
２８、調停回路２９、スイッチ３５が用いられている。

局所共有メモリ領域からの読み出し時には、プロセッサ
がバス１１３より、アドレススペース２０２を“００１
”、かつＲ／Ｗ信号２０３を読み出しを示す“１”、メ
モリアクセス要求２０４をオンのｕ　１　ｕとし、アド
レス２０５に読み出しアドレスを与える。デコ−ダ２６
はアドレススペース２０２とＲ／Ｗ信号２０３の内容を
解読し、局所共有メモリ領域の読み出しであると判定し
、調停回路２９を介してセレクタ３１〜３４に左側入力
を選択させる。これによりＲ／Ｗ信号２０３、アクセス
要求２０４、及びアドレス２０５が信号２１２．２１３
．２１５として共有メモリ１１１へ送られ。

読み出しが行われる。ただしこのとき、調停回路２９に
は一致化バス１４からアクセス要求が入力されていない
ものとする。共有メモリ１１１から読み出されたデータ
２１１は、バッファ２４、セレクタ３０経出でデータ２
０１として出力され、バスを通って、要求を出力したプ
ロセッサに送られる。

大域共有メモリ領域からの読み出しのときは、アドレス
スペース２０１が”１１０”となるが、動作は局所共有
メモリ領域からの読み出しとほぼ同じである。ただしこ
の場合は、以前に同じアドレスに書き込んだデータがま
だ共有メモリ１１１に書き込まれず、書き込みバッファ
２３に溜っているかもしれない、このために、読み出す
アドレス２０５がアドレスキュー２３３に存在していた
ら、それに対応したデータをデータキュー２３２からセ
レクタ３０へ送り、同時にコントローラ２３１からの信
号によってセレクタ３０を右の入力に切り換える。この
動作により、バッファ２３のデータが共有メモリ１１１
へ書き込まれるのを待たずに所望のデータを読み出せる
。

局所共有メモリ領域に対する書き込みのときには、プロ
セッサがアドレススペース２０２を”００１”に、Ｒ／
Ｗ信号２０３を書き込みを示す′Ｏ″にし、メモリアク
セス要求２０４をオンにし、書き込み先アドレス２０５
を送り出した後、書き込みデータ２０１を送出する０局
所共有メモリ領域からの読み出しと同様に、デコーダ２
６の指示によりセレクタ３１〜３４は左側の入力を選択
し、プロセッサからの各信号及びデータが信号及びデー
タ２１２〜２１５として共有メモリ１１１へ送られ、書
き込みが行われる。

大域共有メモリ領域への書き込みのときは、プロセッサ
からのアドレススペース２０２が”１１０’″となる以
外は局所共有メモリ領域に対するものと同じである。デ
コーダ２６は、アドレススペース２０２とＲ／Ｗ信号２
０３を入力して、アクセスが大域共有メモリ領域に対す
る書き込みであることを知ると、アドレスやデータを直
接共有メモリに送らず、書き込みバッファ２３に送るよ
うにセレクタ３１〜３４とバッファコントローラ２３１
を制御する。こうしてデータ２０１とアドレス２０５が
データキュー２３２とアドレスキュー２３３へ入力され
ると、バッファコントローラ２３１は、一致化バス１４
を専有するために一致化バス使用要求２２４を出力する
。一致化バスが専有できると一致化バス使用許可２２５
が得られる。これによりコントローラ２３１はキュー２
３２、２３３より書き込みデータ、書き込みアドレスを
スイッチ３５経出で一致かバス１４に出力し、書き込み
信号２２３も一致化バス１４に出力する。以下の動作は
、コンピュータ１１〜１３の全部の制御ユニットに対し
て同時に行われる。即ち、一致化バス１４に出力された
アドレス、データ、書き込み信号はデータ２２１．アド
レス２２２．書き込み信号２２３として該当制御ユニッ
トへ入力される。書き込み信号２２３は調停回路２９を
通ってセレクタ３１〜３４を制御し、セレクタ３１〜３
４が右側の信号を入力するように切り替える。これによ
り、アドレス２２１とデータ２２２が共有メモリ１１１
に送られて書き込みが行われる。

次に、局所共有メモリ領域に対するＲＭＷ命令の実行は
、単なる読み出しと書き込みが連続した場合と同じであ
って、制御ユニットの動作もこれらを行うための制御が
順次実行されるだけである。

大域共有メモリ領域に対するＲＭＷの実行時の動作は、
最初の読み出し、２番目のデータ操作、最後の書き込み
に分けられる。まず、メモリからのデータ読み出しであ
るが、プロセッサ１１４〜１１６からＲＭＷ信号２０６
が入力される他は、大域共有メモリ領域からの読み出し
と同じである。ＲＭＷ信号２０６は、ＲＭＷが終了する
までずっと入力される。バッファコントローラ２３１は
、ＲＭＷ信号２０６を受けると、大域共有メモリ領域へ
の書き込みと同じように一致化バスを専有する。以後の
読み出しの動作は、大域共有メモリ領域からの読み出し
と同じである。次のデータ操作は、プロセッサの内部で
行われるから、制御ユニットはただ一致化バス１４を専
有し続けるだけである。最後の書き込みは、大域共有メ
モリ領域に対する書き込みと同じであるが、一致化バス
１４は、書き込みバッファ２３内のキュー２３２．２３
３が空になるまで専有し続ける。これは、書き込むデー
タがバッファに溜った状態で一致化バス１４を解放する
と、データが共有メモリに書かれる前に他のプロセッサ
が同じアドレスに対してＲＭＷを実行するかもしれない
からである。

最後にコンピュータ１１を一致化バス１４より切り離す
ときの制御ユニットの動作を説明する。切り離しは、プ
ロセッサ１１４〜１１６の−っがバス１１３を介してフ
リップフロップ２８を反転することによりなされる。即
ち、フリップフロップ２８が反転すると、スイッチ３５
が信号線２２０をすべてオフとし、コンピュータ１１を
一致化バス１４より切り離す。同時に、フリップフロッ
プ２８が反転すると、デコーダ２６は大域共有メモリ領
域に対するアクセスを局所共有メモリ領域に対するもの
と同じに扱う。

第３図は、第１図のプロセッサ１１４〜１１６の一つの
構成図で、中央演算ユニット（ＣＰＵ）　１２０、論理
アドレスを物理アドレスに変換するアドレス変換器（Ａ
Ｔ）　１２１．キャッシュメモリ１２２より構成されて
いる。信号ＮｉＡ３００の内容は第２図の信号線２００
に対応したものであるが、その他に各プロセッサ間のキ
ャッシュメモリの一致をとるために、キャッシュメモリ
の更新を行うことを表す信号３０５及び現在バス１１３
に出力されているアドレスのデータをキャッシュメモリ
が持っていることを表す信号３０６が設けられている。

アドレス変換器１２１は中央演算ユニット１２０が出力
する論理アドレスを物理アドレスに変換すると同時に、
アドレススペース（ＡＳＰ）も論理アドレスより算出す
る。キャッシュメモリ１２２は、高速メモリであり、最
近中央演算ユニット１２０によりアクセスされた共有メ
モリ１１１のデータとその物理アドレスを記憶している
。記憶されている物理アドレスが再びアクセスされたと
きは、共有メモリにアクセスする代わりにこのキャッシ
ュメモリにアクセスする。マルチプロセッサコンピュー
タでは各キャッシュメモリ間で同じアドレスに対して異
なるデータを持つ可能性があるが、この問題を解決する
方法は多く知られており、本例では信号３０５．３０６
により一致化をはかっている。

しかし、コンピュータ間ではキャッシュメモリの一致を
保障できないので、大域共有メモリ領域のデータは、キ
ャッシュメモリ１２２には記憶しない。

ＲＭＷ命令もキャッシュメモリ１２２は使わずに共有メ
モリ１１１を直接アクセスする。

〔発明の効果〕

本発明によれば、各マルチプロセッサコンピュータの途
中情報を共通領域である大域共有メモリ領域に記憶して
おけば、一つのマルチプロセッサコンピュータが故障し
たときに、故障していないマルチプロセッサコンピュー
タがその故障したマルチプロセッサコンピュータの途中
情報を読み出して処理を続行できるので、高信頼な計算
機システムを実現できるという効果があり、また共通領
域をデータの受け渡し手段として利用すればマルチプロ
セッサコンピュータ間で並列処理ができるので、計算の
高速化に効果がある。

【図面の簡単な説明】

第１図は、本発明のマルチプロセッサコンピュータ複合
装置の一実施例を示すブロック図、第２図、第３図はそ
れぞれ本発明に適用される各部の具体的な実施例を示す
図である。 １１〜１３・・・マルチプロセッサコンピュータ、１４
・・・一致化バス、２３・・・書き込みバッファ、２６
・・・デコーダ、２８・・・フリップフロップ、３１〜
３４・・・セレクタ、３５・・・スイッチ、１１１・・
・共有メモリ、１１２・・・ストレージコントロールユ
ニット、１１３・・・マルチプロセッサバス、１１４〜
１１６・・・プロセッサ、１２１・・・アドレス変換器
、１２２・・・キャッシュメモリ、１２０・・・中央演
算ユニット。 代理人弁理士　　秋　本　正　実 集 図 ！４

Claims (1)

1. 【特許請求の範囲】 １、複数のプロセッサと、該複数のプロセッサより共通
   にアクセスされる共有メモリと、該共有メモリへのアク
   セスを制御するメモリ制御手段とを有するマルチプロセ
   ッサコンピュータを複数用いて形成されるマルチプロセ
   ッサコンピュータ複合体において、各マルチプロセッサ
   コンピュータの共有メモリに大域共有メモリ領域を設け
   、かつ各共有メモリの上記大域共有メモリ領域の内容を
   一致させるための一致化バスを設けるとともに、各メモ
   リ制御手段は、任意のプロセッサが上記大域共有メモリ
   領域をアクセスする場合に、該アクセスが読み出しのと
   きは、当該プロセッサが属するマルチプロセッサコンピ
   ュータ内の共有メモリの上記大域共有メモリ領域より読
   み出す機能と、上記アクセスが書き込みのときは、まず
   上記一致化バスを占有し、その後上記書き込みアクセス
   により書き込まれるデータを上記一致化バスを介して全
   ての共有メモリの大域共有メモリ領域に書き込む機能と
   を有したことを特徴とするマルチプロセッサコンピュー
   タ複合装置。 ２、各々のメモリ制御手段にファーストインファースト
   アウト式のバッファを設け、前記大域共有メモリ領域へ
   の書き込みアクセスが発生したときには、当該アクセス
   のデータおよびアドレスを当該アクセスの発生したマル
   チプロセッサコンピュータ内の上記バッファへ一旦格納
   し、しかる後に該バッファから前記一致化バスを介して
   全ての共有メモリの上記大域共有メモリ領域への書き込
   みを行うことを特徴とする、請求項１記載のマルチプロ
   セッサコンピュータ複合装置。 ３、各プロセッサがメモリに対する読み出し、該読み出
   したデータに対する操作、および該操作により得られた
   データのメモリへの書き込みを割り込みにより中断され
   ることなく連続して実行するためのＲＭＷ命令を有し、
   あるプロセッサが上記ＲＭＷ命令を実行するときには、
   当該プロセッサがＲＭＷ信号を出力し、メモリ制御手段
   は、上記ＲＭＷ信号が出力されておりかつそのＲＭＷ命
   令が前記大域共有メモリ領域に対してのアクセスである
   ときにはまず前記一致化バスを占有したのちに上記ＲＭ
   Ｗ命令を受け付け、該ＲＭＷの処理が終了して前記バッ
   ファが空になってから上記一致化バスを開放することを
   特徴とする請求項２記載のマルチプロセッサコンピュー
   タ複合装置。 ４、前記ＲＭＷ命令の一つとして、共有メモリのあるア
   ドレスからデータを読み出し、該読み出したデータを読
   み出したアドレスにそのまま書き込む命令を設け、該命
   令を一つのプロセッサから前記大域共有メモリ領域の各
   アドレスに対して順次発行することにより、各大域共有
   メモリ領域の内容を一致化させる機能を有せしめたこと
   を特徴とする請求項３記載のマルチプロセッサコンピュ
   ータ複合装置。 ５、プロセッサが共有メモリにアクセスするときに該ア
   クセスが大域共有メモリ領域に対するものかそうでない
   かを表すアドレススペース信号を出力し、メモリ制御手
   段は、上記アドレススペース信号が前記大域共有メモリ
   領域へのアクセスを示しているときかつそのときのみ前
   記大域共有メモリ領域へのアクセス動作を行うことを特
   徴とする請求項１記載のマルチプロセッサコンピュータ
   複合装置。 ６、メモリ制御手段にプロセッサによりオンオフされる
   フラグを設けるとともに、該フラグがオンのときは大域
   共有メモリ領域に対する書き込みアクセスであっても上
   記大域共有メモリ領域以外へのアクセスとみなして、他
   のマルチプロセッサコンピュータの共有メモリへの書き
   込みは行わないように制御する機能をメモリ制御手段に
   設けたことを特徴とする請求項１記載のマルチプロセッ
   サコンピュータ複合装置。 ７、前記大域共有メモリ領域にマルチプロセッサコンピ
   ュータが処理の途中情報を格納し、マルチプロセッサコ
   ンピュータの一つが故障した場合には、故障していない
   マルチプロセッサコンピュータが上記故障したマルチプ
   ロセッサコンピュータの途中情報を読み出して該故障し
   たマルチプロセッサコンピュータの処理を続行する機能
   を設けたことを特徴とする請求項１記載のマルチプロセ
   ッサコンピュータ複合装置。 ８、前記大域共有メモリ領域を用いて複数のマルチプロ
   セッサコンピュータ間でデータ通信を行うことを特徴と
   する請求項１記載のマルチプロセッサコンピュータ複合
   装置。