JPS62546B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は共通バスに少なくとも１台のメモリ装
置と複数のプロセツサが接続され、共通バスを介
してメモリ装置とプロセツサ間でデータ転送を行
うデータ処理装置に関し、特にプロセツサがメモ
リ装置にインタロツクをかけてアクセスする場合
の、インタロツク装置に関する。 複数のプロセツサを用いて処理性を上げるマル
チプロセツサシステムが出現してきている。これ
らのシステムでは、各プロセツサが共通に使用す
るメモリ装置と各プロセツサ間を結ぶ信号線を個
別に設けると物量が増大するため、共通バスが多
く使用されている。しかし、多数のプロセツサが
共通バスと共有メモリを使用するため、メモリア
クセスが完了するまで、これらの資源を一台のプ
ロセツサで占有してしまうと、プロセツサの台数
を増やした割には処理性が向上しない。そこでこ
れらのシステムの共通バスでは、メモリアクセス
の起動と応答を分離し、その間を他プロセツサが
使用出来る様にするスプリツト転送が用いられ、
また共有メモリは複数個のメモリアクセスをバツ
フアリングして処理出来る様な構成となつてい
る。この様なシステムにおいて、特定のプロセツ
サがメモリ装置を占有して、すなわちインタロツ
クをかけてリード、ライトしようとすると次の問
題が発生する。インタロツクする際、インタロツ
クをかけるアクセスより後に発生する他プロセツ
サのメモリ起動は共通バスをそのプロセツサが使
用出来ない様に占有してしまえば防止できるが、
そうすると既に共有メモリ上でバツフアリングさ
れている他プロセツサのメモリアクセスの応答が
返せなくなつてしまう。このアクセスは、インタ
ロツクのアクセスより以前に発行されているの
で、これが応答を返せなくなると、インタロツク
のアクセスも応答が返せなくなり、デツドロツク
状態に落ち入る。従つて、本発明の目的は複数台
のプロセツサが共通バスを介して接続された共有
メモリにインタロツクをかけてアクセスする際
に、デツドロツクを生じないインタロツク装置を
提供することである。 本発明の特徴は、共通バスでメモリ起動時に必
ず使用し、かつメモリアクセスの応答返送時には
使用しない起動バスの占有判定を、他のバスの占
有判定と分離し、インタロツクのアクセスを行う
場合にはこの起動バスのみを占有するようにして
いることである。以下、本発明を一実施例によつ
て詳細に説明する。 第１図にシステムの全体構成図の一例を示す。
メモリ装置１と、外部メモリ装置２と、入出力プ
ロセツサ３（IOP）と、ジヨブプロセツサ４
（JOBP）は共通バス５で接続されており、共通
バス５を介して相互の間の情報交換が可能となつ
ている。メモリ装置１は、プログラムおよびデー
タを格納するメモリ部１１（Ｍ）と、このプログ
ラムおよびデータの読み出し、書き込みを制御す
るメモリ制御部１２（MCU）で構成され、メモ
リ部１１とメモリ制御部１２はメモリバス１３で
接続されている。外部メモリ装置２は、メモリ部
１１に格納されるべきプログラムおよびデータを
ページ単位に格納する外部メモリ部２１と、外部
メモリ部２１の制御部であるフアイルプロセツサ
２２（FCP）で構成され、外部メモリ部２１と
フアイルプロセツサ２２は外部メモリバス２３で
接続されている。ジヨブプロセツサ４はそれぞれ
命令キヤツシユ４１とデータキヤツシユ４２とＩ
ユニツト４３およびＥユニツト４４から構成さ
れ、命令キヤツシユ４１とＩユニツト４３はＩユ
ニツトバス４５で接続されている。データキヤツ
シユ４２とＥユニツト４４はＥユニツトバス４６
で接続されている。Ｉユニツト４３と、Ｅユニツ
ト４４はそれぞれバスで接続されているが、この
バスには符号をつけていない。ジヨブプロセツサ
４は、ここでは１台の場合を示しているが、複数
台接続可能であつて、メモリ装置１を共用しなが
ら、それぞれ独立にプログラムを実行できるよう
になつている。以下ジヨブプロセツサ４について
説明する。ジヨブプロセツサ４は、Ｉユニツト４
３とＥユニツト４４でパイプライン処理をするも
ので、それぞれのユニツトに対して命令キヤツシ
ユ４１とデータキヤツシユ４４を有する。命令語
をＩユニツト４３がアクセスすると、命令キヤツ
シユ４１上にあるかどうかがチエツクされ、存在
する場合にはそのデータが命令語としてＩユニツ
トバス４５を介してＩユニツト４３へ送られる。
存在しない場合は、命令語の仮想アドレスを共通
バス５を介してメモリ制御部１２に送出する。メ
モリ制御部１２は、仮想アドレスをメモリ部の実
アドレスに変換してメモリ部１１をアクセスす
る。得られたデータは共通バス５を介して、命令
キヤツシユ４１へ送られ、さらにＩユニツトバス
４５を介してＩユニツト４３へ送られ、Ｉユニツ
ト４３で処理されると同時に命令キヤツシユ４１
へ貯わえられる。Ｉユニツト４３では、この得ら
れた命令を解読し、Ｅユニツト４４に対して「何
を為すべきか」を指示する。Ｅユニツト４４はこ
の指令に基づき、必要なデータを内部のレジスタ
やデータキヤツシユ４２から（データキヤツシユ
４２上にない場合は、命令キヤツシユと同様にメ
モリ部１１から）集め演算処理し、その結果を内
部のレジスタかメモリ部１１に格納する。後者の
メモリ部１１に結果を格納する際には、該当する
位置のデータが既にデータキヤツシユ４２内に取
込まれているならば、そのデータも更新する。次
に共通バス５の構成例について説明する。共通バ
ス５は第２図に示す様に、実際に情報を転送する
のに使用される起動バス５５、データバス５６、
応答バス５７と、これらのバス５５〜５７をそれ
ぞれどのプロセツサあるいはメモリ装置が使用す
るかを決めるのに必要な起動バス占有要求線５
１、データバス占有要求線５２、応答バス占有要
求線５３とインタロツク信号線５４を含んでお
り、時分割で使用される。各バス５５〜５７の情
報の中味は、 (1) 起動バス５５ ●アドレス ●アクセスの種類（例えばリードアクセスであ
るか／ライトアクセスであるか、また何バイ
トアクセスするか、とか） ●アクセスキー（MCU１２で行うプロテクシ
ヨンチエツクに使用する） (2) データバス５６ ●ライトデータ ●リードデータ (3) 応答バス５７ ●終了信号 ●リターンコード（アクセス中に発生したエラ
ー及びページフオールドの情報）などであ
る。 これらのバス５５〜５７が、どの様に使用され
るかを第３図に示す。図で〇印が使用を示してい
る。この図で示される様に、 ●（ａ）のリード要求と（ｂ）のリード応答 ●（ａ）のリード要求と（ｄ）のライト応答 ●（ｃ）のライト要求と（ｄ）のライト応答 の３つの組み合せの処理が、同一のタイムスロツ
トで同時に可能となる。次にバス５５〜５７の使
用の様子を第４図に示す。この図では、タイムス
ロツトＯでJOBP４がMCU１２にメモリリード起
動をかけ、それに対するリードデータがタイムス
ロツトＮとＮ＋１で返されて来ており、またタイ
ムスロツト１でIOP３がMCU１２にメモリライ
ト起動をかけ、それに対する応答がタイムスロツ
トＮ＋２で返されている。この様に共通バス５で
は、起動と応答を分離した、いわゆるスプリツト
転送を行う。また、メモリ装置１は複数のメモリ
アクセスを処理出来る構成となつている。 以上、述べてきたバス５５〜５７の転送を行う
に当つて、その前に占有制御を行う必要がある。
これは転送を希望するプロセツサやメモリ装置
が、転送の１タイムスロツト前に、転送に使用す
るバスに対する占有要求５１〜５３を出し、これ
に対して優先順位を付けて転送を許可することに
よつて行う。この優先順位の付け方は、色々な方
法が考えられるが、ここではその詳細については
省略する。ただし、応答による占有要求は、起動
による占有要求より優先レベルを上げる。という
のは、起動による占有要求によつて応答が返せな
い事態になると、メモリ装置上で起動の処理が詰
まつてしまい、デツドロツク状態となるからであ
る。例えば、本実施例の場合、第３図に示す
（ｂ）のデータリード応答と、（ｃ）のデータライ
ト起動による占有要求が競合した場合には前者が
優先される。以上の占有制御の様子を簡略化して
第５図に示す。タイムスロツト０ではJOBP４と
IOP３がリード起動をしようとして、各々が起動
バス占有要求５１を出している。この内、JOBP
４の方がIOP３より優先レベルが高いものとする
と、タイムスロツト１でJOBP４は起動バス５５
を使用してリードの起動を行い、同時に占有要求
を止める。一方、IOP３は占有が許可されなかつ
たので、タイムスロツト１でも起動バス占有要求
５１を出したままとする。このスロツト１では、
JOBP４からの占有要求がなくなるので、タイム
スロツト２でIOP３はリード起動が可能となる。
この様なシステムにおいて各プロセツサが他のプ
ロセツサからのアクセスを排除して、すなわちイ
ンタロツクしてメモリ装置１をアクセスする場合
には、起動バス５５を他のプロセツサに使用させ
ない様にする、というのは、起動バス５５を占有
することで、他のプロセツサから今後発生する起
動を排除し、また既にメモリ装置１内で処理中の
メモリ起動に対しては、データバス５６、応答バ
ス５７を使用して応答を返すことを可能にするた
めである。もし、これらの応答が返せないと、メ
モリ装置上で起動の処理が詰まつてしまい、デツ
ドロツク状態になつてしまうからである。次に、
この起動バス５５占有の具体的な方法の一例をあ
げる。メモリ装置１をインタロツクしてアクセス
しようとするプロセツサは、第６図に示す様に起
動バス占有要求５１が受付けられ、起動バス５５
に情報を転送するタイムスロツトで、起動バス５
５を占有していることを示すインタロツク信号５
４を出す。そして、この信号により他のプロセツ
サからの起動バス占有要求５１を受付けない様に
する。これは例えば第７図の回路によつて実現さ
れる。この図では、各占有要求５１〜５３の優先
判定回路６１は各プロセツサごとに分散して持
ち、インタロツク信号線５４はオープン・コレク
タの信号線としている。まず、インタロツクの信
号５４が出てない場合は、各占有要求５１〜５３
を優先判定回路６１でチエツクし、自分の出した
起動バス占有要求５１の優先度が一番高い場合に
は、優先判定回路６１の出力が、アンドゲート６
２、オアゲート６３を通して起動バス５５の占有
許可信号６４が出る。従つて、このプロセツサは
次のタイムスロツトで、起動バス５５に対して情
報の転送が可能である。また、この際プロセツサ
からインタロツク要求信号６５が出されている
と、Ｊ−Ｋフリツプフロツプ６６がセツトされ、
ゲート６８を介してインタロツク信号５４が出さ
れる。このインタロツク信号５４は、インタロツ
ク解除信号６７が出されるまで出されており、こ
の間このプロセツサは起動バス５５を占有したま
まとなる。次に、他のプロセツサからインタロツ
ク信号５４が出されている場合には、インバータ
ゲート６９によりアンドゲート６２で優先判定回
路６１の出力が禁止されるので、起動バス占有許
可信号６４が出ないため、起動バス５５が使用で
きず、従つてメモリ起動も出来ない。以上の様
に、本発明によれば、インタロツク時には起動バ
スのみしか占有しないため、メモリ装置上に溜ま
つている他のプロセツサの応答を返すことが可能
となりデツドロツクは生じない。

【図面の簡単な説明】

第１図は共通バスを用いたマルチプロセツサシ
ステムの代表的な全体構成を示した図、第２図は
本発明による共通バスの構成の一例を示した図、
第３図は共通バスの各部分がどの様に使用される
かを示した図、第４図は共通バスの使用の様子を
示すタイムチヤート、第５図はバスの占有判定の
様子を示した図、第６図はインタロツク時の占有
判定の様子を示した図、第７図は本発明を実現す
る占有判定回路の一例を示した図である。 １……メモリ装置、３……入出力プロセツサ、
４……ジヨブプロセツサ、５……共通バス、５１
……起動バス占有要求線、５４……インタロツク
信号線、５５……起動バス、５６……データバ
ス、５７……応答バス、６１……優先判定回路。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも１台のメモリ装置と、複数のプロ
   セツサが共通バスを介して接続され、メモリ装置
   とプロセツサ間で該共通バスを介してデータ転送
   を行い、メモリ装置は複数のメモリ起動を処理す
   るようになつているデータ処理システムにおい
   て、該共通バスは、起動バス、データバスおよび
   応答バスを含み、プロセツサからメモリ装置への
   データ転送は起動バスとデータバスを使用し、メ
   モリ装置からプロセツサへのデータ転送は、応答
   バスとデータバスを使用し、プロセツサがメモリ
   装置にインタロツクをかけてアクセスする場合、
   該起動バスのみ占有するようにしたことを特徴と
   するインタロツク方式。