JP2995666B2 - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JP2995666B2 JP2995666B2 JP2317898A JP31789890A JP2995666B2 JP 2995666 B2 JP2995666 B2 JP 2995666B2 JP 2317898 A JP2317898 A JP 2317898A JP 31789890 A JP31789890 A JP 31789890A JP 2995666 B2 JP2995666 B2 JP 2995666B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- lock
- adapter
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 分散型アービトレーションを採用するマイクロコンピ
ュータシステムにおけるスプリット方式におけるロック
・アクセス制御方式に関し、 スプリット方式におけるロック・アクセスを円滑に行
い、バスの占有時間を極力抑えてバスのスループットの
向上を図ることを目的とし、 各アダプタ毎のバスアービタを備えた分散型アービト
レーションを採用するマイクロコンピュータシステムの
スプリット方式におけるロック・アクセス制御方式にお
いて、該バスアービタ内にバス要求信号送出手段を設
け、該バス要求信号送出手段は、ロック指示信号の状態
を監視し、自アダプタからアクセス起動転送の要求を搬
送できる状態か否か判定し、できないときはバス要求信
号の送出を禁止するように構成する。
ュータシステムにおけるスプリット方式におけるロック
・アクセス制御方式に関し、 スプリット方式におけるロック・アクセスを円滑に行
い、バスの占有時間を極力抑えてバスのスループットの
向上を図ることを目的とし、 各アダプタ毎のバスアービタを備えた分散型アービト
レーションを採用するマイクロコンピュータシステムの
スプリット方式におけるロック・アクセス制御方式にお
いて、該バスアービタ内にバス要求信号送出手段を設
け、該バス要求信号送出手段は、ロック指示信号の状態
を監視し、自アダプタからアクセス起動転送の要求を搬
送できる状態か否か判定し、できないときはバス要求信
号の送出を禁止するように構成する。
本発明は、バスで接続された複数のアダプタからなり
アダプタ毎に設けられたバスアービタがスプリット方式
でバスをアクセスするマイクロコンピュータシステムに
関する。
アダプタ毎に設けられたバスアービタがスプリット方式
でバスをアクセスするマイクロコンピュータシステムに
関する。
第４図は従来の分散型アービトレーションを採用する
マイクロコンピュータシステムの要部構成図である。ア
ダプタ＃１、アダプタ＃２は個々にCPUと、バスアービ
タBAと、資源RSを有している。そして、各アダプタ間は
データバスDB及びバス要求のためのアービトレーション
バスABで接続されている。各バスアービタBAはアービト
レーションバスABとの間で、バス要求信号BR及びロック
指示信号LOCKを送出する。
マイクロコンピュータシステムの要部構成図である。ア
ダプタ＃１、アダプタ＃２は個々にCPUと、バスアービ
タBAと、資源RSを有している。そして、各アダプタ間は
データバスDB及びバス要求のためのアービトレーション
バスABで接続されている。各バスアービタBAはアービト
レーションバスABとの間で、バス要求信号BR及びロック
指示信号LOCKを送出する。
このようなシステムにおいては、バスのスループット
を如何にして向上させるかが課題である。即ち、アクセ
ス速度の遅いアダプタに対するアクセスでは、バスの占
有時間を極小に抑えることがバスのスループット向上に
つながることは言うまでもない。
を如何にして向上させるかが課題である。即ち、アクセ
ス速度の遅いアダプタに対するアクセスでは、バスの占
有時間を極小に抑えることがバスのスループット向上に
つながることは言うまでもない。
そして、バスの占有時間を抑えるためには、バス・シ
ーケンスとアダプタ内の資源RSへのアクセスを分離すれ
ば資源RSへのアクセス速度によらず一定のバス・スルー
プットが得られることになる。
ーケンスとアダプタ内の資源RSへのアクセスを分離すれ
ば資源RSへのアクセス速度によらず一定のバス・スルー
プットが得られることになる。
このアクセスを分離する手法の一つとして、従来から
いわゆるスプリット方式がある。このスプリット方式は
バス・シーケンスを資源への起動転送と資源からの応答
転送の２つに分離し、２つの転送の中間ではバスを開放
し、これによりバス・スループットを向上させる方式で
ある。
いわゆるスプリット方式がある。このスプリット方式は
バス・シーケンスを資源への起動転送と資源からの応答
転送の２つに分離し、２つの転送の中間ではバスを開放
し、これによりバス・スループットを向上させる方式で
ある。
例えば、同一のメモリサイクル内で１つのメモリセル
のデータを読み出し、更に書き換えまで行うリード・モ
ディファイ・ライト・オペレーションでは、スプリット
方式により一旦バスが開放されたときにリード・データ
が変わってしまう恐れがある。このようなリード・デー
タの変化を防止するために、スプリット方式におけるロ
ック制御ではロック信号を送出して、擬似的にバスが接
続されているようにしている。
のデータを読み出し、更に書き換えまで行うリード・モ
ディファイ・ライト・オペレーションでは、スプリット
方式により一旦バスが開放されたときにリード・データ
が変わってしまう恐れがある。このようなリード・デー
タの変化を防止するために、スプリット方式におけるロ
ック制御ではロック信号を送出して、擬似的にバスが接
続されているようにしている。
しかしながら、このスプリット方式は従来のバス・シ
ーケンスを２回の転送で行うため、ロック・アクセスを
行う場合にはこの方式では不都合が生じる。
ーケンスを２回の転送で行うため、ロック・アクセスを
行う場合にはこの方式では不都合が生じる。
即ち、従来のバス・シーケンスにおけるロックアクク
セスは、まず、バス自体のロックはバス・ビジィー信号
をアサートして他のマスタのバス獲得を防止することに
より実施し、アクセス対象のアダプタ内の資源のインタ
ーロックは、そのバス・シーケンス期間中ロック指示を
与えることで実施している。これは、ロック・アクセス
ではバス・シーケンス中に必ず資源へのアクセスを行う
ことが前提になっているためである。
セスは、まず、バス自体のロックはバス・ビジィー信号
をアサートして他のマスタのバス獲得を防止することに
より実施し、アクセス対象のアダプタ内の資源のインタ
ーロックは、そのバス・シーケンス期間中ロック指示を
与えることで実施している。これは、ロック・アクセス
ではバス・シーケンス中に必ず資源へのアクセスを行う
ことが前提になっているためである。
そこで、前述のように、一旦バスを開放してしまうス
プリット方式では、ロック・アクセスのバス・ロック方
式として、バス上のバス要求信号を、アクセス起動転送
に対するバス要求と、応答転送に対するバス要求とに分
け、ロック指示がなされている場合は新たなアクセス要
求転送を阻止するためにアクセス起動転送に対するバス
要求を受け付けず、応答転送に対するバス要求のみ許可
する方式により、開放中のバスを使用できるマスタをア
クセス起動転送に対する応答転送を行うもののみに限定
してバス・ロックを行っている。
プリット方式では、ロック・アクセスのバス・ロック方
式として、バス上のバス要求信号を、アクセス起動転送
に対するバス要求と、応答転送に対するバス要求とに分
け、ロック指示がなされている場合は新たなアクセス要
求転送を阻止するためにアクセス起動転送に対するバス
要求を受け付けず、応答転送に対するバス要求のみ許可
する方式により、開放中のバスを使用できるマスタをア
クセス起動転送に対する応答転送を行うもののみに限定
してバス・ロックを行っている。
しかし、この方式ではバス要求の信号数が２倍に増え
ることになる。従って、アダプタの実装数が多いシステ
ムではバス要求信号も多くなり、そのためバスアービタ
が複雑になるという問題があった。
ることになる。従って、アダプタの実装数が多いシステ
ムではバス要求信号も多くなり、そのためバスアービタ
が複雑になるという問題があった。
なお、上述のロックとは１つの資源を複数で利用する
場合の排他制御を意味し、インターロックとは現在実行
中の処理の終了まで次の処理を待機することを意味す
る。
場合の排他制御を意味し、インターロックとは現在実行
中の処理の終了まで次の処理を待機することを意味す
る。
本発明の目的は、スプリット方式におけるロック・ア
クセスを円滑に行い、バスの占有時間を極力抑えてバス
のスループットの向上を図ることができるマイクロコン
ピュータシステムを提供することにある。
クセスを円滑に行い、バスの占有時間を極力抑えてバス
のスループットの向上を図ることができるマイクロコン
ピュータシステムを提供することにある。
第１図は本発明の原理構成図である。図示のように、
バスで接続された複数のアダプタからなり、前記アダプ
タ毎に設けられたバスアービタがスプリット方式でバス
をアクセスするマイクロコンピュータシステムにおい
て、前記各バスアービタに、自アダプタから出力される
アクセス起動転送の要求と応答転送の要求のうち少なく
ともいずれかの要求が入力されると、バス要求信号を前
記バス上に出力する第１の手段と、バス上のロック指示
信号の状態を監視し、自アダプタがロック指示を行わ
ず、かつ前記バス上のロック指示がアサートされている
時に、前記アクセス起動転送の要求の前記第１の手段へ
の入力を禁止する第２の手段と、を備えたことを特徴と
する。
バスで接続された複数のアダプタからなり、前記アダプ
タ毎に設けられたバスアービタがスプリット方式でバス
をアクセスするマイクロコンピュータシステムにおい
て、前記各バスアービタに、自アダプタから出力される
アクセス起動転送の要求と応答転送の要求のうち少なく
ともいずれかの要求が入力されると、バス要求信号を前
記バス上に出力する第１の手段と、バス上のロック指示
信号の状態を監視し、自アダプタがロック指示を行わ
ず、かつ前記バス上のロック指示がアサートされている
時に、前記アクセス起動転送の要求の前記第１の手段へ
の入力を禁止する第２の手段と、を備えたことを特徴と
する。
本発明では、バスで接続された複数のアダプタにおい
て、各バスアービタは、例えばORゲートからなる第１の
手段とANDゲートからなる第２の手段を設け、第１の手
段は自アダプタから出力されるアクセス起動転送の要求
と応答転送の要求のうち少なくともいずれかの要求が入
力されると、バス要求信号をバス上に出力する。さら
に、第２の手段はバス上のロック指示信号の状態を監視
し、自アダプタがロック指示を行わず、かつバス上のロ
ック指示がアサートされている時に、アクセス起動転送
の要求を第１の手段へ入力することを禁止する。
て、各バスアービタは、例えばORゲートからなる第１の
手段とANDゲートからなる第２の手段を設け、第１の手
段は自アダプタから出力されるアクセス起動転送の要求
と応答転送の要求のうち少なくともいずれかの要求が入
力されると、バス要求信号をバス上に出力する。さら
に、第２の手段はバス上のロック指示信号の状態を監視
し、自アダプタがロック指示を行わず、かつバス上のロ
ック指示がアサートされている時に、アクセス起動転送
の要求を第１の手段へ入力することを禁止する。
第２図は本発明によるバス要求信号送出回路の一実施
例構成図である。本回路は第１図に示すような分散型ア
ービトレーションを採用したマイクロコンピュータシス
テムの各バスアービタ内に設けられる。図中、１は第１
の手段であるORゲート、2,3は第２の手段であるANDゲー
ト、４はインバータ、５はフリップ・フロップである。
例構成図である。本回路は第１図に示すような分散型ア
ービトレーションを採用したマイクロコンピュータシス
テムの各バスアービタ内に設けられる。図中、１は第１
の手段であるORゲート、2,3は第２の手段であるANDゲー
ト、４はインバータ、５はフリップ・フロップである。
本回路では、ANDゲート３において、自アダプタがロ
ック指示を行っておらず（即ち、ロック指示信号＊LOCK
の否定）、かつ、フリップ・フロップ入力されるバス上
のロック指示信号（LOCK）がアサートされている（即
ち、この信号はANDゲートの入力で否定される）ときの
み、ANDゲート３の出力が「ローレベル」となり、この
「ローレベル」出力（即ち、ロック指示を否定）により
ANDゲート２の出力を強制的に「ローレベル」にして、
アダプタからのアクセス起動転送の要求SRを禁止してい
る。
ック指示を行っておらず（即ち、ロック指示信号＊LOCK
の否定）、かつ、フリップ・フロップ入力されるバス上
のロック指示信号（LOCK）がアサートされている（即
ち、この信号はANDゲートの入力で否定される）ときの
み、ANDゲート３の出力が「ローレベル」となり、この
「ローレベル」出力（即ち、ロック指示を否定）により
ANDゲート２の出力を強制的に「ローレベル」にして、
アダプタからのアクセス起動転送の要求SRを禁止してい
る。
アダプタからの応答転送の要求RRについては禁止条件
を付けていないので、ロック・アクセス中（即ち、＊LO
CKがアサートされている状態）は、応答転送及びロック
・アクセスを指示しているアダプタのアクセス起動転送
しかバス上に発生しない。つまり、他のアダプタによる
アクセス起動転送からアクセス資源をロックすることが
できる。
を付けていないので、ロック・アクセス中（即ち、＊LO
CKがアサートされている状態）は、応答転送及びロック
・アクセスを指示しているアダプタのアクセス起動転送
しかバス上に発生しない。つまり、他のアダプタによる
アクセス起動転送からアクセス資源をロックすることが
できる。
また、バス要求信号＊BRnの送出を制御しているた
め、バスアービタではバス要求信号がアクセス起動転送
のものか応答転送のものか区別する必要がない。従っ
て、ORゲート１によりバス要求信号送出元で論理和をと
り駆動するバス要求信号＊BRnを、１つにすることが可
能となるので、バス要求信号を増やさずにロック・アク
セスを制御することができる。
め、バスアービタではバス要求信号がアクセス起動転送
のものか応答転送のものか区別する必要がない。従っ
て、ORゲート１によりバス要求信号送出元で論理和をと
り駆動するバス要求信号＊BRnを、１つにすることが可
能となるので、バス要求信号を増やさずにロック・アク
セスを制御することができる。
第３図は第２図回路の信号タイミングチャートであ
る。図中、＊LOCKはANDゲート３に入力する前述のロッ
ク指示信号、＊BR1及び＊BR2はアダプタ＃１及び＃２か
らのバス要求信号である。
る。図中、＊LOCKはANDゲート３に入力する前述のロッ
ク指示信号、＊BR1及び＊BR2はアダプタ＃１及び＃２か
らのバス要求信号である。
本図はロック・アクセスの例としてリード・モディフ
ァイ・ライト・オペレーションを示す。リード・モディ
ファイ・ライト・オペレーションとは前述のように、同
一メモリサイクルでのリードとライトオペレーションを
いう。
ァイ・ライト・オペレーションを示す。リード・モディ
ファイ・ライト・オペレーションとは前述のように、同
一メモリサイクルでのリードとライトオペレーションを
いう。
第１図に示す構成でアダプタ＃１からアダプタ＃２へ
のオペレーションで最初のリード・アクセス起動転送の
ために＊BR1をアサートし、バスアービタによるアービ
トレーションの結果、＊BR1がバス支配権を獲得したな
らば、アダプタ＃１はリード・アクセス起動転送SRを開
始し、同時に＊LOCK信号をアサートしてバスをロックす
る。
のオペレーションで最初のリード・アクセス起動転送の
ために＊BR1をアサートし、バスアービタによるアービ
トレーションの結果、＊BR1がバス支配権を獲得したな
らば、アダプタ＃１はリード・アクセス起動転送SRを開
始し、同時に＊LOCK信号をアサートしてバスをロックす
る。
アダプタ＃２はリード・アクセス起動転送に対する応
答転送を開始するために＊BR2をアサートする。この場
合、応答転送の要求RRなのでバス要求信号＊BRnは無条
件でアサートされる。アダプタ＃２はバス支配権を獲得
後、応答転送RRを開始する。この一連の動作でリード・
アクセスが終了する。
答転送を開始するために＊BR2をアサートする。この場
合、応答転送の要求RRなのでバス要求信号＊BRnは無条
件でアサートされる。アダプタ＃２はバス支配権を獲得
後、応答転送RRを開始する。この一連の動作でリード・
アクセスが終了する。
アダプタ＃１は引き続きライト・アクセス起動転送を
行うために＊BR1をアサートする。通常、アクセス起動
転送要求は禁止されるが、アダプタ＃１がロック信号を
アサートしているため、禁止されずに＊BR1はアサート
される。リード・アクセスと同様にアダプタ＃２からの
応答転送が開始され、この応答転送が完了すると、リー
ド・モディファイ・ライト・オペレーションも完了する
ため、アダプタ＃１は＊LOCKをネゲート（否定）してロ
ック状態を解除する。
行うために＊BR1をアサートする。通常、アクセス起動
転送要求は禁止されるが、アダプタ＃１がロック信号を
アサートしているため、禁止されずに＊BR1はアサート
される。リード・アクセスと同様にアダプタ＃２からの
応答転送が開始され、この応答転送が完了すると、リー
ド・モディファイ・ライト・オペレーションも完了する
ため、アダプタ＃１は＊LOCKをネゲート（否定）してロ
ック状態を解除する。
上記のように、従来のバス要求信号とロック指示信号
だけでバス・ロックを行っているので、各アダプタ内に
バス要求信号の送出を禁止させるバス要求信号送出回路
を具備すれば、バスアービタは従来どおりにロック指示
信号に関係無くバス要求信号の優先順位のみを判定すれ
ばよいため、バスアービタの複雑化を抑止することがで
きる。
だけでバス・ロックを行っているので、各アダプタ内に
バス要求信号の送出を禁止させるバス要求信号送出回路
を具備すれば、バスアービタは従来どおりにロック指示
信号に関係無くバス要求信号の優先順位のみを判定すれ
ばよいため、バスアービタの複雑化を抑止することがで
きる。
以上説明したように、本発明によれば、分散型アービ
トレーションを採用したマイクロコンピュータシステム
のスプリット方式におけるロック・アクセスの制御を円
滑に行い、バスの占有時間を極力抑えてバスのスループ
ットの向上を図ることができる。
トレーションを採用したマイクロコンピュータシステム
のスプリット方式におけるロック・アクセスの制御を円
滑に行い、バスの占有時間を極力抑えてバスのスループ
ットの向上を図ることができる。
第１図は本発明の原理構成図、 第２図は本発明のバス要求信号送出回路の一実施例構成
図、 第３図は本発明の信号タイミングチャート、及び 第４図は従来の構成図である。 （符号の説明） Ａ……バス要求信号送出回路、 BA……バスアービタ、 DB……データバス、 AB……アービトレーションバス、 RS……資源、 BR……バス要求信号。
図、 第３図は本発明の信号タイミングチャート、及び 第４図は従来の構成図である。 （符号の説明） Ａ……バス要求信号送出回路、 BA……バスアービタ、 DB……データバス、 AB……アービトレーションバス、 RS……資源、 BR……バス要求信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田口 康 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−129564（ＪＰ，Ａ) 特開 昭59−216226（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/36 G06F 13/368 G06F 13/42 G06F 13/362 G06F 13/38 G06F 15/16
Claims (2)
- 【請求項１】バスで接続された複数のアダプタからな
り、前記アダプタ毎に設けられたバスアービタがスプリ
ット方式でバスをアクセスするマイクロコンピュータシ
ステムにおいて、 前記各バスアービタに、 自アダプタから出力されるアクセス起動転送の要求と応
答転送の要求のうち少なくともいずれかの要求が入力さ
れると、バス要求信号を前記バス上に出力する第１の手
段と、 バス上のロック指示信号の状態を監視し、自アダプタが
ロック指示を行わず、かつ前記バス上のロック指示がア
サートされている時に、前記アクセス起動転送の要求の
前記第１の手段への入力を禁止する第２の手段と、 を備えたことを特徴とするマイクロコンピュータシステ
ム。 - 【請求項２】前記応答転送の要求は前記アクセス起動転
送の要求とは無関係に出力される請求項１に記載のマイ
クロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317898A JP2995666B2 (ja) | 1990-11-26 | 1990-11-26 | マイクロコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317898A JP2995666B2 (ja) | 1990-11-26 | 1990-11-26 | マイクロコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199254A JPH04199254A (ja) | 1992-07-20 |
| JP2995666B2 true JP2995666B2 (ja) | 1999-12-27 |
Family
ID=18093287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317898A Expired - Fee Related JP2995666B2 (ja) | 1990-11-26 | 1990-11-26 | マイクロコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995666B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850529A (en) * | 1995-08-11 | 1998-12-15 | Kabushiki Kaisha Toshiba | Method and apparatus for detecting a resource lock on a PCI bus |
| JPH0981507A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | コンピュータシステム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58129564A (ja) * | 1982-01-27 | 1983-08-02 | Hitachi Ltd | インタロツク装置 |
| JPS59216226A (ja) * | 1983-05-25 | 1984-12-06 | Hitachi Ltd | デ−タバス制御方式 |
-
1990
- 1990-11-26 JP JP2317898A patent/JP2995666B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04199254A (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5127089A (en) | Synchronous bus lock mechanism permitting bus arbiter to change bus master during a plurality of successive locked operand transfer sequences after completion of current sequence | |
| US4423384A (en) | Asynchronous multi-port arbiter | |
| CA2050129C (en) | Dynamic bus arbitration with grant sharing each cycle | |
| US5467295A (en) | Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| EP0142820B1 (en) | Method of controlling multiprocessing system and hardware arrangement for accomplishing the method | |
| US5590299A (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
| US5442755A (en) | Multi-processor system with lock address register in each processor for storing lock address sent to bus by another processor | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| US5293491A (en) | Data processing system and memory controller for lock semaphore operations | |
| US6304923B1 (en) | Method for prioritizing data transfer request by comparing a latency identifier value received from an I/O device with a predetermined range of values | |
| JP2574976B2 (ja) | 中央アービタをスレーブアービタに変換する方法およびシステム | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| US5051946A (en) | Integrated scannable rotational priority network apparatus | |
| US6323755B1 (en) | Dynamic bus locking in a cross bar switch | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| JPS6119062B2 (ja) | ||
| JP2995666B2 (ja) | マイクロコンピュータシステム | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| US20030140189A1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| JP2504818B2 (ja) | マルチプロセッサ装置における共通メモリ制御方法 | |
| JP3626292B2 (ja) | バスインタフェース制御方式 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JP2860733B2 (ja) | バス接続装置 | |
| JPS6160162A (ja) | バス調停方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |